TWI467655B - 半導體裝置中形成開口之方法及半導體裝置 - Google Patents
半導體裝置中形成開口之方法及半導體裝置 Download PDFInfo
- Publication number
- TWI467655B TWI467655B TW098103080A TW98103080A TWI467655B TW I467655 B TWI467655 B TW I467655B TW 098103080 A TW098103080 A TW 098103080A TW 98103080 A TW98103080 A TW 98103080A TW I467655 B TWI467655 B TW I467655B
- Authority
- TW
- Taiwan
- Prior art keywords
- openings
- mask
- layout
- layer
- opening
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 82
- 239000004065 semiconductor Substances 0.000 title claims description 51
- 230000008569 process Effects 0.000 claims description 38
- 238000013461 design Methods 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 8
- 229920000642 polymer Polymers 0.000 claims description 8
- 230000003287 optical effect Effects 0.000 claims description 4
- 238000012937 correction Methods 0.000 claims description 2
- 238000001459 lithography Methods 0.000 description 16
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000006117 anti-reflective coating Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000001465 metallisation Methods 0.000 description 7
- 239000011295 pitch Substances 0.000 description 7
- 238000005286 illumination Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 238000011946 reduction process Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007687 exposure technique Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910003468 tantalcarbide Inorganic materials 0.000 description 2
- 150000004772 tellurides Chemical group 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 102100023698 C-C motif chemokine 17 Human genes 0.000 description 1
- 241001442234 Cosa Species 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 101000978362 Homo sapiens C-C motif chemokine 17 Proteins 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- MRPWWVMHWSDJEH-UHFFFAOYSA-N antimony telluride Chemical compound [SbH3+3].[SbH3+3].[TeH2-2].[TeH2-2].[TeH2-2] MRPWWVMHWSDJEH-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本發明係關於一種對一半導體裝置之一層形成開口之方法及一種半導體裝置。
用於半導體裝置及積體電路(IC)(包含半導體裝置)之製造程序包含許多微影製程以將代表一半導體裝置或一IC之不同特徵(feature)之設計佈局之幾何圖案從主光罩或微影遮罩轉印至一半導體晶圓或晶粒之一表面上之一光敏化學製品(稱為光阻(photoresist或resist))以在該半導體晶圓上形成遮罩。如該等遮罩所界定之在晶圓的佈局圖案接著可用於後續製程步驟中以製造該半導體裝置或IC。在一複雜的IC(例如，一CMOS IC)中，該晶圓將經歷一微影製程至多50次。
在光學器件中，焦距深度(DoF)為在欲被呈現在焦點之物件的前面及在該物件後面之距離。在半導體裝置及IC之製造中，利用微影製程，將包含所有較小特徵(對於32奈米技術而言，該等較小特徵包含接觸孔，該等接觸孔在微影術後將在50奈米至60奈米的範圍內)之該半導體裝置之特徵的該等佈局圖案轉印至晶圓。該等微影製程之照明條件係經選擇以平衡DoF及曝光寬容度，且該等照明條件包含諸如所用光之波長、透鏡孔徑之大小之參數及微影設備之其他參數。
對於待形成於晶圓之相同層中及需要在微影遮罩上看上去不同或具有不同密度或間距(該間距為鄰近的佈局圖案之間的距離)的佈局圖案之特徵，對於利用一單一照明條件之一單一曝光而言，此一微影遮罩之製程窗或焦距深度(DoF)較小且係由許多不同間距所限制。舉例而言，用於僅包括一密集規則圖案之一微影遮罩之諸如所用光之波長及透鏡孔徑之大小之照明條件係可予以最佳化以用於該密集規則圖案來提供一較大製程窗或DoF，及類似地，用於僅包括隔離圖案之一微影遮罩之照明條件可予以最佳化以用於該等隔離圖案來提供一較大製程窗或DoF。然而，對於在該晶圓之相同層之一單一微影遮罩上之密集規則圖案與隔離圖案之組合而言，必須對該等照明條件作出一折衷，其減少該製程窗或DoF之大小。
隨著微影遮罩上之設計佈局圖案之尺寸的減小，該DoF減小且對該DoF存在一限制，若低於該限制，則微影術無法用於將一半導體裝置之特徵轉印至一晶圓之一表面。隨著縮小化裝置大小之趨勢(其導致特徵尺寸之減小)，利用微影術印刷諸如接觸孔、介層孔、連接線之小特徵因對該DoF及可達成的解析度之限制而變得較為困難。
已有形成不同技術來最大化該製程窗或DoF之大小，特別係用於具有不同間距或不相容密度之相同層中的佈局圖案。舉例而言，一種技術利用一雙圖案化方法，其中伴隨著在不同照明條件下之兩次曝光及兩個蝕刻步驟使用兩個微影遮罩。在以上之給定實例中，該等遮罩中之一者係用於將該等密集規則圖案轉印至晶圓，且另一遮罩係用於轉印該等隔離圖案。然而，使用此方法需要兩個微影遮罩及兩個蝕刻步驟，其增加此一製程之成本。此外，對於需要臨界遮罩之諸如接觸孔之具有小尺寸之特徵而言，對兩個臨界遮罩之需要明顯增加製造成本。美國專利第6,498,105號描述一種雙圖案化方法。
另一種技術使用一雙曝光方法，其中利用不同的微影遮罩使在該晶圓上之一光阻層在兩個不同時間曝光。此允許最佳化用於不同微影遮罩之該等照明條件但不需要額外的光阻層或額外的蝕刻步驟。然而，如同使用該雙圖案化方法，該雙曝光方法亦需要兩個遮罩，其增加製造成本及多個途徑以在該晶圓上產生佈局圖案，其降低產量。此外，該兩個曝光之組合無法改良導致過大接觸孔之最小解析度限制。
美國專利第6,784,005號揭示使用一光阻平坦化熱處理製程以縮小隔離的及任意的接觸開口使得該等接觸孔之每一者實質上具有相同的臨界尺寸及藉此增加該等接觸開口之解析度及DoF。
因此，存在對一種在半導體裝置中形成諸如接觸孔之開口之經改良方法的需要。
本發明提供如隨附申請專利範圍中所述之一種對一半導體裝置之一層形成開口之方法及一種半導體裝置。
本發明之特定實施例被闡述於附屬申請專利範圍中。
本發明之此等及其他態樣將在下文所述之實施例中變得顯而易見，且將參考該等實施例予以說明。
現在將參考隨附圖式、僅藉由實例描述根據本發明之一種對一半導體裝置之一層形成開口之方法及一種半導體裝置。
在以下描述中及在圖1-7及10-13中，某些區域被識別為具有一特定材料、導電性及/或類型。然而，此僅僅係為了方便說明且非旨在限制。熟習此項技術者基於本文所給定之描述將瞭解可使用不同的半導體材料且可改變該裝置之不同區域之摻雜以獲致不同的裝置功能。
本發明將參考一包括諸如一N通道垂直MOSFET裝置之一電晶體裝置之半導體裝置而予以描述。應瞭解本發明非限於垂直裝置或N通道MOSFET裝置且同樣適用於其他半導體裝置，例如橫向裝置、P通道垂直MOSFET裝置或絕緣閘雙極電晶體(IGBT)裝置，或JFET或二極體或類似裝置或邏輯裝置或包括許多不同半導體裝置之複雜的IC。
簡言之，根據本發明之一實施例之一種對一半導體裝置之一層形成開口之方法包括：在該半導體裝置之該層上方形成一介電層；在該介電層上方形成一遮罩，該遮罩包括複數個遮罩開口，該複數個遮罩開口係以一規則圖案配置成延伸於該介電層之上方，該複數個遮罩開口包含複數個第一遮罩開口及複數個第二遮罩開口，該複數個第一遮罩開口之每一者在大小上係大於該複數個第二遮罩開口之每一者；減小該複數個第二遮罩開口之大小使得該等第二遮罩開口之每一者大致上為封閉；及穿過該複數個第一遮罩開口移除該介電層之部分以提供延伸穿過該介電層至該層之開口。
藉由根據本發明之方法所形成之開口可為延伸在一半導體裝置之兩層之間的任何開口。舉例而言，該等開口可包含接觸孔、渠溝、介層孔、線隙或任何類似開口。該方法為具有小尺寸或低容差尺寸之開口提供特定優點以最佳化或至少改良用於形成該等開口之微影製程之DoF，同時不因例如具有多個遮罩而明顯增加成本。
由於具有帶遮罩開口(包含所需開口之遮罩開口及非所需開口之遮罩開口)之一規則圖案之一遮罩，用於微影術以形成主遮罩之密集或其他的照明條件可經選擇以便為最佳化以用於該規則圖案，其確保一最佳製程窗、曝光寬容度及DoF以達成開口之最大可印刷性。
對應於非所需開口之該等第二遮罩開口係用於形成一密集規則圖案，且因此增加該DoF及製程窗但接著予以封閉使得該等開口不用於後續製造步驟中以致形成用於移除該介電層之開口。
減小該複數個第二遮罩開口之大小之步驟允許對應於非所需開口之該等遮罩開口接著予以封閉，使得在該介電質移除步驟期間在該介電層中不形成穿過此等遮罩開口之開口。此外，該減小步驟允許對應於所需開口之該等佈局開口在該微影遮罩上製成更大，其提供經改良的可印刷性。因此，該減小步驟接著可用於將該遮罩開口縮小至正確大小。
一MOSFET裝置通常包括複數個電晶體基單元，該複數個電晶體基單元形成由一終端區域包圍之該裝置的作用區域，該終端區域從該作用區域延伸至該裝置之邊緣(亦即晶粒之邊緣)。該作用區域通常利用最小大小之特徵以最小化大小或最大化密度。
圖1至圖4顯示一種形成開口或接觸孔之方法。在所示實例中，該等接觸孔係用於一電晶體基單元2之接觸開口，該電晶體基單元2形成一半導體電晶體裝置之一作用區域。然而，應瞭解該半導體裝置可為另一類型之裝置。為了簡化描述，圖中未繪示一電晶體基單元之所有特徵。舉例而言，在圖1至圖4中未繪示汲極及源極區域。
該電晶體基單元2之作用區域包含：延伸至層4中之p型井或本體區域6，該層4可為一基板，例如一n型半導體基板或設置在該基板頂部上之一層(可存在於該基板與該層4之間的中間層，圖中未繪示)，諸如一n型磊晶層；及在該層4中之一通道區域(圖中未繪示)，該通道區域係藉由形成在一層氧化層10上方之一閘極區域8而予以控制。該閘極區域8通常包括一經摻雜的多晶半導體材料，例如多晶矽或諸如氮化鈦TiN或碳化鉭TaC之金屬閘極材料。間隔件12經形成以將該閘極區域8與隨後形成的金屬接觸開口隔離。自我對準金屬矽化物區域(Salicided region)14係形成於該等本體區域6中且形成該裝置之接觸區域。該等自我對準金屬矽化物區域14可由NiPtSi形成。
接著在該層4及該等間隔件12上方形成一蝕刻阻止層18(見圖2)。在圖3中，在蝕刻阻止層18上方形成諸如硼摻雜玻璃PSG之一金屬沈積前的介電氧化層20，且在該金屬沈積前的介電氧化層20上方形成用於界定接觸開口或遮罩開口24、25之一遮罩23。
諸如接觸孔、介層孔、連接線之一些特徵具有小尺寸及低製造容差以避免裝置故障；即，其具有小臨界尺寸。因此，此等特徵需要使用臨界遮罩，該等遮罩在該晶圓上為此等特徵界定具有小尺寸及大於一非臨界遮罩之較大程度的精確性之佈局圖案。然而，由於主光罩之小尺寸、先進的遮罩技術(亦即移相)、處於遮罩水準(線寬及配準)的臨界尺寸之控制及遮罩板之品質，臨界遮罩較非臨界遮罩更為昂貴。在本發明之一實施例中，遮罩23為一臨界遮罩。
現在將進一步參考圖5-7描述根據本發明之一實施例之一種形成該遮罩23之方法。圖5顯示根據本發明之一實施例之一電晶體裝置之接觸開口之一佈局圖案500，該佈局圖案500被轉印至一微影遮罩或主光罩。該佈局圖案500係藉由如本技術中已為吾人所熟習之一設計工具而予以產生，且包括複數個佈局開口502、504，該複數個佈局開口502、504係配置成一規則圖案或格柵，鄰近的佈局開口之間的間距506實質上為相同。該間距為用於重複線及間隔圖案之線寬及間隔寬度之總和且如圖5中可見之間距506及508。
並非該佈局圖案500中之所有的佈局開口係用於在半導體裝置上形成接觸開口。該佈局圖案500包含一第一群組佈局開口502(其等對形成接觸開口係必需的)及一第二群組佈局開口504(其等對形成接觸開口係非必需的)，該第一群組中之該等佈局開口502之每一者之大小或臨界尺寸大於該第二群組中之該等佈局開口504之每一者之大小或臨界尺寸。
在製造微影遮罩之前，形成該等接觸開口所需之該第一群組佈局開口502在該半導體裝置之設計階段期間識別且可在佈局圖案之設計期間(例如根據設計準則)及/或利用諸如光學近接校正術(OPC)之一技術予以識別。OPC通常係用於在製造該主光罩之前最佳化或至少改良該半導體裝置或IC佈局以產生一最佳化主光罩設計佈局。通常，該OPC製程包括識別需要最佳化之特徵。舉例而言，一基於準則之方法可用於找出呈現特定特性(例如可在將特徵轉印至該晶圓時導致缺陷之特性)之特徵。由後續製造程序(包含光學效應)所導致之特徵失真可藉由該OPC製程予以模擬。此可包含模擬當將該等佈局圖案轉印至一晶圓時發生的光學失真及繞射效應。與任何其他特定標準比較，若所模擬之結果在任何預定容差之外或不足，則可在該等佈局圖案中識別缺陷且因此可予以校正。OPC在本技術中已為吾人所熟習。在美國專利第5,705,301號中更詳細地描述了OPC。
因此，可使用OPC或另一方法以識別對形成接觸開口所需之該等佈局開口502。亦可使用OPC或另一設計工具以識別佈局開口504(其等對形成接觸開口係非必需的)需要定位之地方以提供具有佈局開口之一規則圖案或格柵之一佈局圖案500。對於接觸開口非必需之該等佈局開口504之位置可經配置以提供鄰近佈局開口之間的一最小間距：換言之，提供一密集規則圖案。具有一具鄰近佈局開口之間的一最小間距之密集規則佈局圖案之一優點係可達成一明顯減小的DoF及因此可達成一經改良的微影製程窗。
圖8顯示根據本發明之一實施例之一佈局圖案800，其被轉印至微影遮罩。佈局圖案800具有一密集規則圖案且包含形成接觸開口所需要之一第一群組佈局開口802及形成接觸開口非必需之一第二群組佈局開口804。對於一密集規則圖案而言，該遮罩圖案之間距較小。由於具有一規則圖案，用於該等微影技術以形成主遮罩之密集或其他的照明條件經選擇以便為最佳化以用於該規則圖案，其確保一最佳製程窗及DoF。圖9顯示在該半導體裝置上方由具有用於形成該等接觸孔之遮罩開口826之佈局圖案800所形成之遮罩。
接著，將該佈局圖案500複製在一微影遮罩或一遮罩部位中之主光罩上，如在本技術中已為吾人所熟習。
一光敏材料層被形成在該金屬沈積前的介電氧化層20上方。在一實施例中，該光敏材料包含一光阻材料且進一步包括一抗反射塗層(ARC)。該ARC可形成在該光阻層之下方且在此組態中被稱為底部ARC(或BARC)或者形成在該光阻層之頂部上且在此組態中被稱為頂部ARC或TARC。該光阻/ARC層係藉由透過包含該佈局圖案500之一主光罩或微影遮罩將該光阻/ARC層曝光例如曝光於UV光而予以圖案化，且接著該光阻/ARC層經顯影以提供具有遮罩開口24、25之遮罩23(見圖3及6)。遮罩開口24對應於對形成接觸開口所需之佈局開口502且遮罩開口25對應於對形成接觸開口非必需之佈局開口504。
接著，遮罩23經歷一製程，藉此減小對形成接觸開口非必需之複數個遮罩開口25之大小使得複數個遮罩開口25之每一者大致上為封閉。亦可減小對形成接觸開口必需之遮罩開口24之大小。此在圖6中被顯示為在遮罩開口502中之較小開口600。在一實施例中，使用在一蝕刻/沈積室中之一縮小製程，例如一電漿聚合物沈積，其被描述於Advances in resist Material and Processing Technology XXIV,Proc. Of SPIE Vol. 6519,65190U,(2007)，Maaike Op De Beeck等人之名為「用以擴大45奈米及超出其之節點應用之窄渠溝及接觸開口之製程窗之一新穎電漿輔助縮小製程(A novel plasma-assisted shrink process to enlarge process windows of narrow trenches and contacts for 45nm node applications and beyond)」之文章中。亦可使用減小該光阻層中之該等遮罩開口之大小的其他製程。
在描述於以上文章中之電漿輔助聚合物沈積製程中，在微影製程後使用一LAM研究2300 MotifTM
圖案化系統以藉由交替沈積及蝕刻步驟而在包含該等遮罩開口24、25之遮罩23之頂部及側壁上沈積聚合物，其導致該等遮罩開口24及25之大小的減小。在沈積步驟期間，在所有曝光表面上方沈積一仿形層，與該等遮罩開口24、25之底部水平表面29比較，沈積於該遮罩23之一頂部水平表面27(圖3)上之聚合物較厚。以下蝕刻步驟將聚合物從該等水平表面27、29移除，留下聚合物之一薄層於該遮罩23之該頂部水平表面27上，同時保留該等遮罩開口24、25中之側壁塗層。雖然沈積/蝕刻重複循環，但是可獲致該等遮罩開口25之大小的理想減小，其導致該等遮罩開口25大致上為封閉。通常，使用若干縮小循環以在該等遮罩開口25封閉時將該等遮罩開口25之大小從40奈米減小至實質上為零。
一旦該等遮罩開口25封閉，開口或接觸孔26便藉由透過該遮罩23中之「開著的」遮罩開口24蝕刻該金屬沈積前的介電氧化層20而形成於該金屬沈積前的介電氧化層20中，且接著將該遮罩23移除，如圖4及7中所示。由於該等開口25藉由該縮小製程而大致上為封閉，所以該金屬沈積前的介電氧化層20未透過該等開口25蝕刻。
一旦該遮罩23被移除，金屬接觸開口便形成於該等開口26中。該等金屬接觸開口通常係藉由沈積諸如一層氮化鈦層之一障壁層(圖中未繪示)於該等開口26中而形成，且接著使用諸如鎢之一金屬填充該等開口26。該障壁層提供一障壁於該金屬與介電層20之間。
在一實施例中，對於形成接觸開口所需之佈局開口502經制定尺寸為大於對於形成接觸開口非必需之佈局開口504。在一實施例中，該等佈局開口504之大小係經配置以比一特定技術之為一接觸孔所指定的最小尺寸小約0.85-0.90倍。在一實施例中，該等佈局開口502之大小係經配置以成為稍微大於將正常用於一接觸孔之開口；即，稍微大於一特定技術為一接觸孔在設計準則中所指定之最小大小。此因所用之裝置技術而允許改良可印刷性及改良將遮罩開口24之大小減小至正確大小之能力。此外，此允許印刷一較大的遮罩開口，其確保遮罩誤差增強因數(MEEF)之減小。在設計階段期間及使用諸如一OPC製程之工具決定該等佈局開口502、504(及因此該等遮罩開口24、25)之大小，且調整該等大小以達成最佳條件(例如最大影像強度、最佳DoF、曝光寬容度及製程窗)且使得不需要之該等遮罩開口25藉由縮小製程而予以封閉及需要之該等遮罩開口24處於正確大小。
圖10顯示當將佈局圖案510印刷於一光阻層上時，圖11中所示之佈局圖案510之對應於非必需之開口之佈局開口504(X軸上之特徵群組1)與圖11中所示之佈局圖案510之對應於所需開口之佈局開口502(Y軸上之特徵群組2)之不同大小的影響。就兩軸而言，初始偏斜為20奈米(亦即對於X及Y軸上之0值)，其導致印刷於該光阻層上之一遮罩開口具有一70奈米的大小。方框100顯示當佈局開口502及504被印刷形成遮罩開口之最佳組合時，該等開口之大小的可能組合：換言之，提供足夠大以形成一所需大小之開口或接觸開口之一遮罩開口502及具有一較小大小之遮罩開口504之大小的可能組合，其使得此等開口可藉由一縮小製程而予以封閉，同時亦最大化DoF、曝光寬容度等等。
作為一實例，若一開口在蝕刻後的目標臨界尺寸為60奈米(如所繪製)，則該佈局圖案中之一開口502之大小或臨界尺寸經選擇使得以遮罩後微影術所形成之開口具有一85奈米的大小，且該佈局圖案中之開口504之大小經選擇為開口502之大小的50%。使用一43奈米的縮小製程以封閉遮罩中非必需(且對應於開口504)之遮罩開口，其結果係所需開口(對應於開口502)之大小為42奈米。接著使用如本技術中已為吾人所熟習之清除浮渣(descum)製程以將該等42奈米的遮罩開口之大小或臨界尺寸增加18奈米至60奈米，且接著藉由透過該等遮罩開口進行一蝕刻製程而形成該等接觸孔。
如以上所論述，在佈局設計期間，利用技術之設計準則加利用諸如OPC之工具，執行用以形成一規則圖案或密集格柵之該等佈局開口504之定位及該等佈局開口502及504之尺寸制定。
當根據半導體裝置之設計實施配置成一格柵或規則圖案之複數個遮罩開口時，與其他設計需求之間可能存在衝突。舉例而言，根據該等設計準則，具有90奈米的最小間距之遮罩開口之一規則圖案因增加的DoF而提供改良的可印刷性但可導致如圖12中可見之一接觸開口36(例如一汲極或源極接觸開口)與一多晶矽閘極32之間的距離太小或兩個多晶矽閘極32之間的距離34太小。若不遵循該等設計準則，則可導致裝置中之缺陷。圖12顯示藉由根據本發明之一第一實施例之一方法所形成之一半導體電晶體裝置之一層之部分之佈局，其包含多晶矽閘極32、一源極/汲極區域35及接觸開口36。如在圖12中可見，該等接觸開口36及多晶矽閘極32係定向於平行於Y軸之平面中。
此外，45奈米(及超出其)之CMOS製程需要閘極具有一規則格柵，且當根據本發明實施配置成一格柵或規則圖案之複數個遮罩開口時，該等接觸開口亦將予以配置成規則格柵。為了最小化佈局複雜性(凸凹部、角落等等)，一最佳組態係將該等閘極接觸開口配置成處於與該等閘極相同之x間距上(閘極接觸開口之x位置=N×閘極間距，其中N為一整數)及將源極/汲極接觸開口配置成處於該等閘極之間距離之一半處(源極/汲極接觸開口之x位置=(N+0.5)×閘極間距)。
在一第二實施例中，該複數個遮罩開口之規則圖案係經配置以就如圖13中所示之半導體裝置之一設計佈局之XY軸而予以定向，使得穿過由該等遮罩開口24所形成之一列接觸開口36之中心之一線130與設計佈局之X軸形成一角A。該角A可為45°或為根據下列等式所給定之角。
A=ArcTan(0.5/N) 等式(1)
其中N為一整數(1,2,3,....)。
因此，A可為45°或26.57°、14.94°、9.46°等等。
使該複數個遮罩開口之規則圖案定向成一45°的角A或根據以上等式(1)之角A意味著可將該等接觸開口36定位成具有下列之一間距CP：
CP=P/cosA
其中P為兩個鄰近閘極之間的間距。
此不僅確保經改良的可印刷性，而且確保遵循例如雙層多晶矽間隔(poly-poly space)之設計準則。此外，根據本發明之第二實施例之接觸格柵之旋轉允許如上所述之45奈米(及超出其)之CMOS製程的最佳組態。
根據本發明之方法允許開口形成於一半導體裝置中之層之間，其改良製程窗及DoF但不需要昂貴的雙圖案化技術或雙曝光技術。在以上所述之實施例中，使用一合適OPC技術以提供具有成一規則格柵或圖案之複數個佈局開口之微影遮罩，且使用一縮小製程以縮小對於形成開口非必需之遮罩開口。此等步驟較利用雙圖案化及雙曝光技術明顯較為廉價。
應瞭解將來隨著裝置特徵之尺寸的減小使得間距大小變得更小，根據本發明之方法由於其可最佳化小間距特徵之DoF，所以仍然可用於微影製程中以製造此等裝置。
在前述之說明書中，本發明已參考本發明之實施例之特定實例而予以描述。然而，顯然的是，在不脫離如所附申請專利範圍中所陳述之本發明之較廣範圍下，可在其中作各種修飾及改變。
舉例而言，本文所述之半導體基板可為任何半導體材料或材料之組合，例如砷化鎵、鍺化矽、絕緣體上矽(SOI)、矽、單晶矽等等及以上之組合。
然而，其他修飾、變更及替代亦係可能的。因此本說明書及圖式被認為係例示性而非限制性。
而且，若在描述及申請專利範圍中出現術語「前面」、「後面」、「頂部」、「底部」、「上方」、「下方」等等，則其係用於描述性目的且不一定是描述固定的相對位置。應瞭解如此使用之術語在適當環境下可互換使得本文所述之本發明之實施例例如可在其他定向上操作而非在本文所闡釋之該等或所描述之其他定向上操作。
除非另有說明，使用諸如「第一」、「第二」之術語以任意地區分此等術語所描述之元件。因此，此等術語不一定是旨在表示此等元件之時間或其他優先性。
此外，如本文使用之術語「一」係定義為一個或多於一個。同樣地，申請專利範圍中之例如「至少一個」、「一或多個」之介紹性片語之使用不應被解釋為意味著加有不定冠詞「一」之另一所稱元件的介紹將包含此介紹的所稱元件之任何特定請求項限於僅包含一此元件之發明，甚至當相同請求項包含介紹性片語「一或多個」、「至少一個」及諸如「一」之不定冠詞時。同樣適用於定冠詞之使用。
在申請專利範圍中，放置於括弧中之任何參考符號不應被解釋為限制請求項。詞「包括」不排除除一請求項中所列以外之其他元件或步驟之存在。此外，某些方法被敘述於相互不同的請求項中之純粹事實不表示此等方法之組合不可加以利用。
2．．．電晶體基單元
4．．．半導體裝置之一層
6．．．半導體裝置之一層
8．．．閘極區域
10．．．氧化層
12．．．間隔件
14．．．自我對準金屬矽化物區域
18．．．蝕刻阻止層
20．．．金屬沈積前的介電氧化層
23．．．遮罩
24．．．遮罩開口
25．．．遮罩開口
26．．．開口
27．．．頂部水平表面
29．．．底部水平表面
32．．．多晶矽閘極
34．．．距離
35．．．源極/汲極區域
36．．．接觸開口
100．．．方框
130．．．線
500．．．佈局圖案
502．．．佈局開口
504．．．佈局開口
506．．．間距
508．．．間距
510．．．佈局圖案
600．．．開口
800．．．佈局圖案
802．．．第一群組佈局開口
804．．．第二群組佈局開口
826．．．遮罩開口
圖1-4係根據本發明之一實施例之在不同製造階段期間一半導體電晶體裝置之一部分之簡化示意橫截面圖；
圖5係如根據本發明之一實施例之方法中所用之一半導體電晶體裝置之一層之佈局開口之一佈局圖案之一俯視平面圖；
圖6係由圖5之該佈局圖案所形成之一遮罩之遮罩開口之一俯視平面圖；
圖7係由圖6之該等遮罩開口所形成之接觸開口之一俯視平面圖；
圖8係如根據本發明之另一實施例之方法中所用之一半導體電晶體裝置之一層之密集佈局開口之一佈局圖案之一俯視平面圖；
圖9係由圖8之該等遮罩開口所形成之該等接觸開口之一俯視平面圖；
圖10係一示意圖，其顯示用於圖11中之佈局圖案之不同大小的佈局開口之遮罩開口之可印刷性；
圖11係用於印刷圖10中所示之該等開口之佈局圖案之一俯視平面圖；
圖12係用於一半導體電晶體裝置之一層之部分之一設計佈局之一簡化俯視平面圖，其顯示藉由根據本發明之一第一實施例之一方法所形成之該等接觸開口之位置；及
圖13係用於一半導體電晶體裝置之一層之部分之一設計佈局之一簡化俯視平面圖，其顯示藉由根據本發明之一第二實施例之方法所形成之該等接觸開口之位置。
20．．．金屬沈積前的介電氧化層
23．．．遮罩
24．．．遮罩開口
25．．．遮罩開口
27．．．頂部水平表面
29．．．底部水平表面
Claims (11)
- 一種對一半導體裝置之一層(4、6、14)形成開口(26)之方法，其包括：在該半導體裝置之該層上方形成一介電層(20)；在該介電層上方形成一遮罩(23)，該遮罩包括複數個遮罩開口(24、25)，該複數個遮罩開口(24、25)係配置成延伸於該介電層上方之一規則圖案，該複數個遮罩開口包含複數個第一遮罩開口(24)及複數個第二遮罩開口(25)，該複數個第一遮罩開口(24)之每一者在大小上係大於該複數個第二遮罩開口(25)之每一者；減小該複數個第二遮罩開口(25)之大小，使得該等第二遮罩開口(25)之每一者實質上為封閉，其中減小該複數個第二遮罩開口(25)之大小包括：在該遮罩上沈積一聚合物並且蝕刻該所沈積的聚合物，以及重複該沈積與蝕刻直至該等第二遮罩開口(25)實質上為封閉；及穿過該複數個第一遮罩開口(24)移除該介電層(20)之部分，以提供延伸穿過該介電層(20)至該層(4、6、14)之開口(26)。
- 如請求項1之方法，其中形成一遮罩包括：提供用於一半導體裝置之一層的一佈局圖案(500)，該佈局圖案包含配置成一規則圖案之複數個第一佈局開口(502)及複數個第二佈局開口(504)，該等第二佈局開口之大小係小於該等第一佈局開口之大小；在該介電層(20)上方形成一光敏材料層；及 將該佈局圖案(500)轉印至該光敏材料層以在該介電層上方形成該遮罩(23)，該等第一佈局開口(502)形成該等第一遮罩開口(24)且該等第二佈局開口(504)形成該等第二遮罩開口(25)。
- 如請求項2之方法，其中提供一佈局圖案包括：提供用於一半導體裝置之一層的一佈局圖案(500)，該圖案包含複數個第一佈局開口(502)；及將該複數個第二佈局開口(504)增加至該佈局圖案，使得該佈局圖案包含配置成一規則圖案之該複數個第一及第二佈局開口。
- 如請求項3之方法，其中該提供步驟及該增加步驟係藉由一光學近接校正術(OPC)製程予以執行。
- 如前述請求項中任一項之方法，其中該等第一遮罩開口(24)對應於待形成於該層中之該等開口(26)。
- 如請求項1至4中任一項之方法，其中該規則圖案為一密集規則圖案。
- 如請求項1至4中任一項之方法，其中鄰近的第一遮罩開口(24)與第二遮罩開口(25)之間的一間距實質上為相同。
- 如請求項1至4中任一項之方法，其中該複數個遮罩開口(24、25)之該規則圖案係針對該半導體裝置之一設計佈局之一XY軸予以定向，使得穿過一列該等遮罩開口之中心之一線相對於該設計佈局之該X軸傾斜一角A。
- 如請求項8之方法，其中該角A為45°或係藉由下列等式 給定：A=ArcTan(0.5/N)其中N為一整數(1,2,3,....)。
- 如請求項1至4中任一項之方法，其進一步包括在該介電層上方形成一額外層，且其中該等開口係經配置以延伸於該層(4、6、14)與該額外層之間。
- 如請求項1至4中任一項之方法，其中該等開口(26)為接觸孔、介層孔、線隙及渠溝之至少一者。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/IB2008/051303 WO2009093102A1 (en) | 2008-01-23 | 2008-01-23 | Method of forming openings in a semiconductor device and a semiconductor device fabricated by the method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200952074A TW200952074A (en) | 2009-12-16 |
| TWI467655B true TWI467655B (zh) | 2015-01-01 |
Family
ID=39769551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098103080A TWI467655B (zh) | 2008-01-23 | 2009-01-23 | 半導體裝置中形成開口之方法及半導體裝置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8435874B2 (zh) |
| TW (1) | TWI467655B (zh) |
| WO (1) | WO2009093102A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104011834B (zh) * | 2011-12-29 | 2016-08-24 | 英特尔公司 | 间隔体辅助的间距分隔光刻法 |
| US9391056B2 (en) | 2013-08-16 | 2016-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mask optimization for multi-layer contacts |
| CN113791526B (zh) * | 2021-10-25 | 2023-09-15 | 福建省晋华集成电路有限公司 | 多重图形化的光刻顺序的确定方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6033980A (en) * | 1995-12-19 | 2000-03-07 | Stmicroelectronics, Inc. | Method of forming submicron contacts and vias in an integrated circuit |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4707218A (en) * | 1986-10-28 | 1987-11-17 | International Business Machines Corporation | Lithographic image size reduction |
| JPH0997833A (ja) * | 1995-07-22 | 1997-04-08 | Ricoh Co Ltd | 半導体装置とその製造方法 |
| US5705301A (en) * | 1996-02-27 | 1998-01-06 | Lsi Logic Corporation | Performing optical proximity correction with the aid of design rule checkers |
| JPH117120A (ja) * | 1997-06-18 | 1999-01-12 | Sony Corp | マスクパターン作成方法およびマスクパターン作成装置並びにマスク作成装置 |
| JP3119217B2 (ja) * | 1997-10-31 | 2000-12-18 | 日本電気株式会社 | フォトマスクおよびフォトマスクを使用した露光方法 |
| US6228747B1 (en) * | 1998-03-25 | 2001-05-08 | Texas Instruments Incorporated | Organic sidewall spacers used with resist |
| KR100307631B1 (ko) * | 1999-06-01 | 2001-09-29 | 윤종용 | 반도체소자의 미세패턴 형성방법 |
| US6784005B2 (en) * | 2002-02-16 | 2004-08-31 | Taiwan Semiconductor Manufacturing Co., Ltd | Photoresist reflow for enhanced process window for random, isolated, semi-dense, and other non-dense contacts |
| KR100480610B1 (ko) * | 2002-08-09 | 2005-03-31 | 삼성전자주식회사 | 실리콘 산화막을 이용한 미세 패턴 형성방법 |
| WO2005024519A1 (ja) * | 2003-09-02 | 2005-03-17 | Fujitsu Limited | ダミーパターンを考慮した光近接効果補正処理方法 |
| JP4585197B2 (ja) * | 2003-12-22 | 2010-11-24 | ルネサスエレクトロニクス株式会社 | レイアウト設計方法およびフォトマスク |
| US6977219B2 (en) * | 2003-12-30 | 2005-12-20 | Intel Corporation | Solvent vapor-assisted plasticization of photoresist films to achieve critical dimension reduction during temperature reflow |
| US7083898B1 (en) * | 2005-07-07 | 2006-08-01 | International Business Machines Corporation | Method for performing chemical shrink process over BARC (bottom anti-reflective coating) |
-
2008
- 2008-01-23 US US12/812,035 patent/US8435874B2/en active Active
- 2008-01-23 WO PCT/IB2008/051303 patent/WO2009093102A1/en active Application Filing
-
2009
- 2009-01-23 TW TW098103080A patent/TWI467655B/zh not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6033980A (en) * | 1995-12-19 | 2000-03-07 | Stmicroelectronics, Inc. | Method of forming submicron contacts and vias in an integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100291770A1 (en) | 2010-11-18 |
| TW200952074A (en) | 2009-12-16 |
| WO2009093102A1 (en) | 2009-07-30 |
| US8435874B2 (en) | 2013-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI523074B (zh) | 製造半導體結構的方法 | |
| US8697339B2 (en) | Semiconductor device manufacturing methods | |
| US8518820B2 (en) | Methods for forming contacts in semiconductor devices | |
| US7847918B2 (en) | Illumination optical system, exposure method and designing method | |
| CN104155844B (zh) | 利用单次曝光形成多层图案的具有三种状态的光掩模 | |
| US8951918B2 (en) | Method for fabricating patterned structure of semiconductor device | |
| US20150371852A1 (en) | Self-aligned multiple spacer patterning schemes for advanced nanometer technology | |
| TWI463531B (zh) | 為了改善製法邊界的雙曝光半導體製法 | |
| US10685846B2 (en) | Semiconductor integrated circuit fabrication with pattern-reversing process | |
| US8129078B2 (en) | Mask, method for manufacturing the same, and method for manufacturing semiconductor device | |
| EP1752825A2 (en) | Lithography Masks and Methods | |
| US7859645B2 (en) | Masks and methods of manufacture thereof | |
| US8187978B2 (en) | Method of forming openings in a semiconductor device and semiconductor device | |
| TWI467655B (zh) | 半導體裝置中形成開口之方法及半導體裝置 | |
| CN112086433A (zh) | 半导体元件及其制备方法 | |
| US8569838B2 (en) | Control of local environment for polysilicon conductors in integrated circuits | |
| US8349528B2 (en) | Semiconductor devices and methods of manufacturing thereof | |
| US9658531B2 (en) | Semiconductor device resolution enhancement by etching multiple sides of a mask | |
| TWI789254B (zh) | 選擇光刻製程的方法及半導體處理系統 | |
| US6316340B1 (en) | Photolithographic process for preventing corner rounding | |
| US8003305B2 (en) | Method for patterning a semiconductor wafer | |
| KR100597765B1 (ko) | 반도체 소자의 제조방법 | |
| US20120196209A1 (en) | L-shaped Feature, Method of Making an L-shaped Feature and Method of Making an L-shaped Structure | |
| KR20050052576A (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |