TWI466820B - 奈米線格柵結構及奈米線的製造方法 - Google Patents

奈米線格柵結構及奈米線的製造方法 Download PDF

Info

Publication number
TWI466820B
TWI466820B TW101146738A TW101146738A TWI466820B TW I466820 B TWI466820 B TW I466820B TW 101146738 A TW101146738 A TW 101146738A TW 101146738 A TW101146738 A TW 101146738A TW I466820 B TWI466820 B TW I466820B
Authority
TW
Taiwan
Prior art keywords
nanowire
grid
sacrificial layer
layer
pattern
Prior art date
Application number
TW101146738A
Other languages
English (en)
Other versions
TW201331122A (zh
Inventor
Young Jae Lee
Kyoung Jong Yoo
Jin Su Kim
Jun Lee
Original Assignee
Lg Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Innotek Co Ltd filed Critical Lg Innotek Co Ltd
Publication of TW201331122A publication Critical patent/TW201331122A/zh
Application granted granted Critical
Publication of TWI466820B publication Critical patent/TWI466820B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00—Subject matter not provided for in other groups of this subclass
    • B81C99/0075—Manufacture of substrate-free structures
    • B81C99/008—Manufacture of substrate-free structures separating the processed structure from a mother substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067—Etchants
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/101—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by casting or moulding of conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/146—By vapour deposition
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4685—Manufacturing of cross-over conductors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Micromachines (AREA)
  • Diffracting Gratings Or Hologram Optical Elements (AREA)

Description

奈米線格柵結構及奈米線的製造方法
本發明係主張關於2011年12月13日申請之韓國專利案號No.10-2011-0133325之優先權。藉以引用的方式併入本文用作參考。
本發明係有關一種奈米線製造方法。
一奈米線係為具有一以奈米單位為尺寸之一奈米線結構，且係具有各種不同尺寸大小，其奈米線直徑之範圍一般小於10nm乃至於數百奈米。奈米線係具有優點在於：依據一特定方向而定之電子遷移性質(electromigration property)或表現出極化(polarization)之一光學性質(optical property)來被使用。據此，奈米線被廣泛地使用於各種不同領域之中，如雷射、電晶體、記憶單元等，作為下一世代的科技技術。
然而，針對奈米粒子製造方法及其物理特性之研究興起，相對之下，卻缺乏針對奈米線製造方法的研究。代表性的傳統奈米線製造方法係為：使用一催化劑(catalyst)來生長一奈米線金屬之方法；及使用模板(template)來形成奈米線之方法。首先，論及使用模板來形成奈米線之方法，其中包括：透過陽極處理(anodizing)來產生含有複數個直徑為數十奈米、深度為數微米的孔洞之一鋁膜(alumina membrane)，接著將奈米線材料填充入該些孔洞中；以及一使奈米線材料在氣態下並將其沉積於該些孔洞中之方法。特別是，關於使用模板來形成奈米線之方法，美國專利案號No.6,525,461係揭示一種藉由形成一催化劑層(catalyst film)於一基板之上來形成一鈦奈米線於一孔洞中、以及形成一多孔層(porous layer)於一上部分以進行熱處理(heat treatment)之技術。又，論及使用模板來製造一量子點固體(quantum dot solid)之方法，美國專利案號No.6,139,626係揭示一種藉由將膠體奈米晶體(colloidal nanocrystals)注入形成於模板上之孔洞中、並進行熱處理之技術。然而，根據上述技術之奈米線製造方法係具有問題在於：其製程非常複雜 緩慢，故不適用於大量生產。又，其又具有問題在於：因為很難控制一致性(uniformity)的關係，不易形成具有絕佳平直度(straightness)及排列(arrangement)之奈米線。
至於使用催化劑來生長奈米線之方法，係有：一雷射催化生長(laser assisted catalytic growth，LCG)方法或一氣液固成長(Vapor-Liquid-Solid growth method，VLS)方法，其被描述於韓國專利案號No.10-2006-0098959。亦即，有使用一奈米線材料及一金屬混合物作為一原料來生長奈米線、並使用一金屬催化劑作為一核(core)之方法。然而，上述方法係具有問題在於：該奈米線在形成較長的長度上受到限制，且製程中高溫熱處理是必須的步驟，故不適用於大量生產。又，當使用VLS生長方法時，奈米線之生長係受到金屬催化劑之一直徑及分布的限制。該方法又具有問題在於：很難精確調整寬度，也就是厚度及分布，且奈米線中的金屬催化物會產生污染。另外，VLS生長方法所需的設備價格昂貴造成製造成本高昂，且生長時間緩慢導致大量生產效率低落，故在需要大量生產會受到限制。
也就是說，在目前已知的奈米線製造方法中，大部分都不適合用來在低成本下大量製造具有絕佳物理性質之奈米線。因此，亟需發展出一種新的奈米線製造方法。
參考之習知技術
參考專利1：美國專利案號No.6,525,461(2003年02月25日)
參考專利2：美國專利案號No.6,139,626(2000年10月31日)
參考專利3：韓國專利案號No.10-2006-0098959(2006年09月19日)
據此，本發明係欲解決上述習知技術之問題與缺陷。本發明之一方面係提供一種奈米線製造方法，其係包括：形成複數個格柵圖案於一格柵基底層之上；形成一犧牲層於形成有該格柵圖案之該格柵基底層之上；形成一奈米線基底層於該犧牲層之上，藉此以產生一奈米線格柵結 構；對該奈米線基底層進行濕蝕刻，以形成一奈米線；以及對該犧牲層進行蝕刻，以將該格柵圖案與該奈米線分離；藉此可在室溫下以一低成本來製造具有高一致性之奈米線。
根據本發明之一方面，提供一種奈米線格柵結構，其係包括：一格柵基底層，其上形成有複數個格柵圖案；一犧牲層，形成於具有該些格柵圖案之該格柵基底層之上；以及一奈米線基底層，形成於該犧牲層之上，以使一孔隙得以形成於各格柵圖案之間。
根據本發明之另一方面，提供一種奈米線製造方法，其係包括：形成複數個格柵圖案於一格柵基底層之上；形成一犧牲層於形成有該格柵圖案之該格柵基底層之上；形成一奈米線基底層於該犧牲層之上，以使一孔隙得以形成於該格柵圖案之間，進而產生一奈米線格柵結構；對該奈米線基底層進行濕蝕刻，以形成一奈米線；以及對該犧牲層進行蝕刻，以將該格柵圖案與該奈米線分離。
根據本發明，即使沒有高溫熱處理步驟，仍可輕易地在室溫下製造出該奈米線；如此，可改善製程效率。
根據本發明，經由在一濕蝕刻製程中調整一濕蝕刻時間，可調整該奈米線之一寬度及一高度。
又，根據本發明，當以濕蝕刻製程製造該奈米線時，該奈米線可以在室溫下以一低製造成本製成。
另外，本發明之優點在於：分離格柵圖案與該奈米線係採用對該犧牲層進行蝕刻之方法，因此方法之進行很簡單，故可防止該奈米線在分離過程中受到破壞，並可因簡化之程序而改善製程之效率。
並且，本發明尚具有優點在於：該奈米線可被大量製造，且在大量製造之前提下仍可保持其高一致性。
A‧‧‧寬度
B‧‧‧厚度
C‧‧‧厚度
W‧‧‧寬度
100‧‧‧奈米線格柵結構
110‧‧‧基板
130‧‧‧格柵基底層
131‧‧‧格柵圖案
132‧‧‧孔隙
140‧‧‧犧牲層
150‧‧‧奈米線基底層
170‧‧‧奈米線
210‧‧‧壓印模具
211‧‧‧突起部
S10、S11、S13、15、S20、S30‧‧‧步驟
本發明以提供附圖以求更進一步理解，其被併入及被構成於本說明書之一部分中，本發明之實施例將附圖描述並說明本發明之範疇。圖示：圖1係根據本發明，繪示有一奈米線格柵結構之概略圖； 圖2、3係根據本發明，繪示有一奈米線製造方法之流程圖；以及圖4至11係根據本發明一示例實施例，繪示有一奈米線製造方法之製程圖。
以下，將配合參考所附圖式，詳細說明本發明之實施例。然而，本發明之實施例可以各種不同形式來實施，而非將本發明限制於說明書內所述者。本發明之實施例係提供以使本申請說明書更完善，並將本發明之主旨完整呈現予熟習此項技術者。又，在不影響本發明主旨之前提下，與本發明相關之技術領域中的習知結構或功能之較詳細描述將予以省略。另外應注意的是，特定用語或文句之意義應應由整個專利說明書的內容為基礎來定義。在配合圖式之說明中，相同參考的數字將會指定到圖式解說中的相同元件。
圖1係根據本發明，繪示有一奈米線格柵結構之概略圖。在本發明中，一「奈米線格柵結構」係指：一奈米線製程中，在進行濕蝕刻步驟前形成之一結構。
參閱圖1，根據本發明之一奈米線格柵結構100可包括：複數個格柵圖案131，形成於一格柵基底層130之上；一犧牲層140，形成於具有格柵圖案131之格柵基底層130之上；以及一奈米線基底層150，形成於犧牲層140之上；其中，可進一步形成用以支撐格柵基底層130之一基板110於格柵基底層130之一下部分。
基板110係為一部件，用以支撐格柵基底層130、形成於格柵基底層130之上的格柵圖案131、犧牲層140、及奈米線基底層150。基板110之材料可使用塑膠、藍寶石(sapphire)及由不同聚合物所組成的類似物其包括玻璃(glass)、石英(quartz)、丙烯醯基(acryl)、聚碳酸酯(polycarbonate，PC)、及聚對苯二甲酸乙二醇酯(polyethylene terephthalate，PET)。此外，也可使用各種不同材料。又，當格柵圖案131係由一光硬化聚合物(photo curable polymer)形成時，根據本發明之基板110可由一可透光之透明材料形成。然而，本發明並不限制於此。
格柵基底層130及該些格柵圖案131係形成於基板110之上。格柵基底層130可由一光硬化聚合物或一熱固性聚合物(thermosetting polymer)形成。格柵圖案131可由一奈米壓印方法(nano imprinting process)來形成；其中，係以一壓印模具(imprint mold)對格柵基底層130施加壓力，藉此以轉印一圖案。此時，可以考量製程及欲製造奈米線之一寬度，適當調整格柵圖案131之一寬度A。更精確而言，該寬度可落在20至200nm之一範圍內。然而，本發明並不限制於此。
如圖1所示，犧牲層140係形成於具有格柵圖案131形成於上的格柵基底層130之上。在本發明中，犧牲層140係為用以使格柵圖案得以輕易地與稍後生成之奈米線分離之一組成部件。本發明具有優點在於：其可防止該奈米線在分離過程中受到破壞，並可因簡化之程序而改善製程之效率。透過使用所有沉積方法如一濺鍍方法(sputtering method)、一化學氣相沉積法(chemical vapor deposition method)、一蒸鍍法(evaporation method)等等，包括現存已被商業化之習知技術及未來發展出可被實施之技術，將一犧牲層材料沉積於格柵圖案131之上來形成犧牲層140。此時，可依據將被沉積以形成奈米線之奈米線材料，來選擇用以形成犧牲層140之犧牲層材料。亦即，具有與該奈米線材料不同蝕刻劑(etchant)之材料可被使用作為本發明中之犧牲層材料。更精確來說，一奈米線材料及一具有高濕蝕刻選擇性(wet etching selectivity)之材料可被使用作為犧牲層材料。該奈米線係由對奈米線基底層150進行蝕刻而形成之後，犧牲層140被蝕刻，則可獲取所需之奈米線。例如，當該奈米線材料係為：聚矽(poly-Si)、碳化矽(SiC)、氮化矽(SiN)、氮化鈦(TiN)、鈦(Ti)、及鋁(Al)其中任一者時，可使用氧化物作為犧牲層材料。另外，當該奈米線材料係為：氧化物、碳化矽(SiC)、及氮化矽(SiN)其中任一者時，可使用聚矽(poly-Si)作為犧牲層材料。又，當該奈米線材料為鎳(Ni)時，銅(Cu)或鋁(Al)可被使用作為犧牲層材料；而當該奈米線材料為銀(Ag)時，鋁(Al)可被使用作為犧牲層材料。另外，當該奈米線材料為金(Au)時，銅(Cu)、鎳(Ni)、及鋁(Al)其中任一者可被使用作為犧牲層材料。當該奈米線材料為銅(Cu)時，鋁(Al)或鈦(Ti)可被使用作為犧牲層材料。當然，相反情形下，例如當該奈米線材料為鋁(Al)或鈦(Ti)時，銅(Cu)可被使用作為犧牲層材料。
然而，上述內容僅係為一舉例。除此之外，該犧牲層可依據該奈米線材料種類不同來選擇使用。也就是說，具有該奈米線材料之不同蝕刻劑可被使用作為本發明中之犧牲層。
同時，可考量製程之方便性及欲生產之奈米線之規格，來調整格柵圖案131之一寬度A以及形成在格柵圖案131之一側之犧牲層140之一厚度B之間的比。更精確而言，該寬度及該厚度可形成為使該比值A：B為1：0.1至1：0.5。例如，當格柵圖案131之寬度A係形成為50 nm時，形成在格柵圖案131之側之犧牲層140之厚度B可落在5至25 nm之範圍內。
奈米線基底層150係形成於犧牲層140之上；稍後將對其進行蝕刻，以形成奈米線。本發明中，可藉由使用各種沉積方法，如一濺鍍方法、一化學氣相沉積法、一蒸鍍法等等，包括現存已被商業化之習知技術及未來發展出可被實施之技術，將一奈米線材料沉積於犧牲層140之上來形成奈米線基底層150。此時，奈米線基底層150可形成於一內有孔隙132係形成於各格柵圖案之間的結構中。然而，本發明並不限制於此。孔隙132係形成於各格柵圖案之間，以與各格柵圖案131相隔開，藉此以使稍後在對奈米線基底層150進行蝕刻時，該濕蝕刻程序得以順利進行。
同時，可考量製程之方便性及欲生產之奈米線之規格，來適當調整格柵圖案131之寬度A以及形成在格柵圖案131之側之奈米線基底層150之一厚度C之間的比。更精確而言，該寬度及該厚度可形成為使該比值A：C為1：0.1至1：0.5。例如，當格柵圖案131之寬度A係形成為50 nm時，形成在格柵圖案131之側之奈米線基底層150之厚度C可落在5至25 nm之範圍內。
另外，亦可考量製程之方便性及欲生產之奈米線之規格，來適當調整依序形成在格柵圖案131之側之犧牲層140及奈米線基底層150之厚度B、C之間的一比值。更精確而言，該些厚度可形成為使該比值B：C為1：0.1至1：1.5。例如，當犧牲層140之厚度B係形成為20 nm時，形成在犧牲層140上之奈米線基底層150之厚度C可落在2至30 nm之範圍內。當各層之側之厚度比維持不動時，可依據隨後將進行之一濕蝕刻製程之一蝕刻時間控制來調整該奈米線之一理想厚度或直徑。舉例而言，當犧牲層140之側之厚度B係在厚度C中形成為厚或薄時，透過沉積奈米線材料而 形成在犧牲層140之側上之奈米線基底層150係可被沉積為厚或薄的。據此，可輕易隨一濕蝕刻製程之一蝕刻時間調整，來調整該奈米線之厚度或直徑。結果是，可藉此以改善製程之自由度。
當使用具有上述結構之根據本發明之奈米線格柵結構100時，可透過進一步進行簡單的濕蝕刻製程及犧牲層蝕刻製程來製造奈米線。據此，本發明係具有優點在於：即使是在室溫下，沒有高溫來進行熱處理製程亦可輕易地以低成本製造出奈米線。又，本發明另具有優點在於：防止該奈米線在分離過程中受到破壞，並因簡化之程序而改善製程之效率。另外，該奈米線可被大量製造，且在大量製造之前提下仍可保持其高一致性。
圖2、3係根據本發明，繪示有一奈米線製造方法之流程圖。
參閱圖2、3，根據本發明之奈米線製造方法係包括：製造包括圖1所示之該些格柵圖案、該犧牲層、及該奈米線基底層之該奈米線格柵結構(步驟S10)；對該奈米線基底層進行濕蝕刻，以形成奈米線(步驟S20)；以及蝕刻該犧牲層，以將該格柵圖案與該奈米線分離(步驟S30)。
此處，奈米線格柵結構製造步驟(步驟S10)係包括：首先將格柵圖案形成於格柵基底層之上(步驟S11)；然後形成犧牲層於形成有該格柵圖案之該格柵基底層之上(步驟S13)；接著形成奈米線基底層於該犧牲層之上(步驟S15)。
形成格柵圖案於格柵基底層上之步驟(步驟S11)可經由一奈米壓印製程來進行。更精確而言，其可由下述步驟來進行。先將一聚合物材料，例如作為一光硬化聚合物之一UV樹脂，塗覆於基板之上，以形成格柵基底層。有關該材料之詳細說明已在上述針對圖1之說明中提及，故此處將省略不談。接著，具有溝槽(grooves)及突起部(protrusion parts)之一壓印模具係被設置於格柵基底層之一上部分。在此，該壓印模具之該些溝槽及突起部係形成為重複地以一固定間隔彼此相隔開之形狀。又，該壓印模具之溝槽係形成對應於將形成格柵圖案之位置。
然後，壓印模具之溝槽部及格柵基底層係被加壓，使其兩相接觸，接著將紫外光照設於其上，進而使其光硬化。據此，在格柵基底層之上部分中，該些格柵圖案係形成於對應該壓印模具之溝槽之位置。此 時，該壓印模具可由一透明材料形成如石英，以使光線得以穿透，例如紫外光；或者，可由一軟材料形成，以使一輥對輥(roll-to-roll)製程得以進行。同時，該溝槽之寬度W可形成為一範圍，特別是落在20 nm至200 nm之一範圍內。然而，本發明並不限制於此。這是為了使形成在對應該溝槽之部分的格柵圖案之寬度得以落在20 nm至200 nm之一範圍內。然而，這僅為一舉例。該壓印模具之溝槽之寬度及該格柵圖案之寬度可考量稍後將製出之奈米線之寬度而修改。
同時，在上述示例實施例中，一光硬化聚合物係被使用作為形成格柵基底層之材料。然而，亦可使用一熱固性聚合物，且據此本發明之格柵圖案可由對格柵基底層和壓印模具加壓、接著進行一熱固化製程(heat curing process)來形成。舉例而言，本發明中之該格柵圖案可以下述方式形成：在以熱固性具物形成格柵基底層以後，對該格柵基底層及加熱後的壓印模具加壓，來硬化該格柵基底層。同時，當形成該格柵基底層之材料係為熱固性聚合物時，該壓印模具可由一能夠承受加熱及高壓的材料形成。
接著，犧牲層係形成於具有格柵圖案於其上之該格柵基底層之上(步驟S13)。該犧牲層形成步驟係可如下述般進行。
該犧牲層材料係被沉積於在步驟S11中形成之格柵圖案之上表面及側面上。此時，該犧牲層材料之沉積可使用所有沉積方法，如一濺鍍方法(sputtering method)、一化學氣相沉積法(chemical vapor deposition method)、一蒸鍍法(evaporation method)等等，包括現存已被商業化之習知技術及未來發展出可被實施之技術來進行。此時，可依據將被沉積以形成奈米線之奈米線材料，來選擇用以形成犧牲層140之犧牲層材料。亦即，具有與該奈米線材料不同蝕刻劑之材料可被使用作為本發明中之犧牲層材料。更精確來說，一奈米線材料及一具有高濕蝕刻選擇性之材料可被使用作為犧牲層材料。當該奈米線係由對奈米線基底層150進行蝕刻而形成時，若犧牲層140先被蝕刻，則可獲取所需之奈米線。例如，當該奈米線材料係為：聚矽(poly-Si)、碳化矽(SiC)、氮化矽(SiN)、氮化鈦(TiN)、鈦(Ti)、及鋁(Al)其中任一者時，可使用氧化物作為犧牲層材料。另外，當該奈米線材料係為：氧化物、碳化矽(SiC)、及氮化矽(SiN)其中任一者時，可使用聚矽 (poly-Si)作為犧牲層材料。又，當該奈米線材料為鎳(Ni)時，銅(Cu)或鋁(Al)可被使用作為犧牲層材料；而當該奈米線材料為銀(Ag)時，鋁(Al)可被使用作為犧牲層材料。另外，當該奈米線材料為金(Au)時，銅(Cu)、鎳(Ni)、及鋁(Al)其中任一者可被使用作為犧牲層材料。當該奈米線材料為銅(Cu)時，鋁(Al)或鈦(Ti)可被使用作為犧牲層材料。當然，相反情形下，例如當該奈米線材料為鋁(Al)或鈦(Ti)時，銅(Cu)可被使用作為犧牲層材料。同時，格柵圖案之寬度及形成在格柵圖案之側之犧牲層之厚度之間的比值係落在1：0.1至1：0.5之範圍內。相關之說明已在前文中配合圖1敘述過，故此省略之。
接著，該奈米線基底層係形成於該犧牲層之上(步驟S15)，且該奈米線基底層之形成係如下述般進行。該奈米線基底層之形成係透過使用所有沉積方法，如一濺鍍方法(sputtering method)、一化學氣相沉積法(chemical vapor deposition method)、一蒸鍍法(evaporation method)等等，包括現存已被商業化之習知技術及未來發展出可被實施之技術來進行。此處，該奈米線材料可為具有與犧牲層材料不同蝕刻劑之材料。該材料可包括至少下述任一者：一金屬、金屬氧化物、一氮化物、一陶瓷材料(ceramic material)。例如，可使用：金屬如銀(Ag)、銅(Cu)、鋁(Al)、鉻(Cr)、鎳(Ni、及金(Au)等；金屬氧化物如氧化銀(AgO)、氧化鋁(Al2O3)、氧化鋅(ZnO)、及ITO等；及陶瓷材料如矽(Si)或二氧化矽(SiO2)、氮化矽(SiN)、碳化矽(SiC)等，作為奈米線材料。然而，此僅為一舉例，而本發明之申請範疇並不限制於此。除上述材料外，尚可依據使用目的而將各種材料沉積於格柵圖案之上作為奈米線材料。此時，該奈米線材料可被沉積，以使各格柵圖案之間具有空心孔隙而非被填滿，如同上文中有關圖1之說明所述。
同時，可考量製程之方便性及欲生產之奈米線之規格，來調整格柵圖案之寬度及形成在格柵圖案之一側之奈米線基底層之側之厚度，或者形成在格柵圖案之側面上之奈米線基底層之厚度之間的比。更精確而言，該寬度及該厚度可形成為使該比值落在1：0.1至1：0.5之範圍內。又，可考量製程之方便性及欲生產之奈米線之規格，來調整該犧牲層之側之厚度或者形成在格柵圖案之側面上之犧牲層之厚度及該奈米線基底層之側之一厚度之間的比。更精確而言，該寬度及該厚度可形成為使該比值落 在1：0.1至1：1.5之範圍內。相關細節係已在上文關於圖1之說明中提及，故此省略之。
在透過步驟S11至S13製造出該奈米線格柵結構以後，對該奈米線基底層進行濕蝕刻，以形成該奈米線(步驟S20)。此時，藉由調整一濕蝕刻時間，可調整該奈米線之寬度及厚度，進而形成具備理想規格之奈米線。
在步驟S30中，於步驟S20形成之奈米線係與格柵圖案分離。此時，可藉由蝕刻在步驟S13中形成於格柵圖案上之犧牲層，來實現該奈米線與格柵圖案之分離程序。此處，可依據犧牲層材料之不同，來選擇應用各種不同的蝕刻溶液(etching solution)。
根據本發明之奈米線製造方法係包括上述步驟，且具有以下之優點：與習知方法不同，可藉由調整濕蝕刻時間來調整欲生產之奈米線之寬度及高度；可在室溫下以一低成本來製造該奈米線；可大量製造該奈米線；以及，儘管是在大量製造的情形下，製造出來的奈米線仍具有高一致性。又，除此之外，其更具有優點在於：因形成於基板上之格柵圖案可在製程中被重複使用，可進一步降低生產成本，故此方法甚為經濟。
圖4至11係根據本發明一示例實施例，繪示有一奈米線製造方法之製程圖。
參閱圖1至11，如圖4所示，格柵基底層130係由將包含有一聚合物材料之一材料塗覆於基板110之上來形成。
然後，如圖5所示，一壓印模具210係被排列於格柵基底層130之上部分。此處，如同上文中有關圖1之說明所述，壓印模具210係具有：複數個突起部211，以一固定間隔排列；以及複數個溝槽，形成於該些突起部之間。在此，更精確來說，該溝槽之寬度W可落在20 nm至200 nm之範圍內。如同上文中有關圖1之說明所述，本發明並不限制於此。
如圖6所示，在以壓印模具210對格柵基底層130之上部分施加壓力以後，如圖7所示，經由分離壓印模具210，可形成格柵圖案131。此時，在以壓印模具210對格柵基底層130施加壓力後、分離壓印模具210前，可依據形成格柵基底層130之材料種類，以光，如紫外光照射來進行一熱固化程序或一光硬化程序。
在形成格柵圖案以後，如圖8所示，係由將犧牲層材料沉積於格柵圖案131之上，來形成犧牲層140。該犧牲層材料之沉積可透過一濺鍍方法、一化學氣相沉積法、一蒸鍍法等等技術來實現。此處，該犧牲層材料可為具有與奈米線材料不同蝕刻劑之材料。更精確來說，一奈米線材料及一具有高濕蝕刻選擇性之材料可被使用作為犧牲層材料。此時，可考量製程之方便性及欲生產之奈米線之規格，來調整格柵圖案131之寬度A及形成在格柵圖案131之側之犧牲層140之厚度B之間的比。更精確的，該寬度及該直徑可形成為使該比值A：B為1：0.1至1：0.5。進一步之相關說明已在前文中配合圖1敘述過，故此省略之。
在犧牲層140形成以後，如圖9所示，係由將奈米線材料沉積於形成有犧牲層140於其上之格柵圖案131之上，以形成奈米線基底層150。此時，如同上文中有關圖1之說明所述，奈米線基底層150可形成為具有孔隙132於各格柵圖案131之間，如圖9所示，以使稍後對奈米線基底層150之蝕刻製程得以平順進行。
此處，沉積於格柵圖案131之上的奈米線材料可使用具有與犧牲層材料不同蝕刻劑之材料，且可包括至少下述任一者：一金屬、金屬氧化物、一氮化物、及一陶瓷材料。如同上文中有關圖1之說明所述，該沉積製程可使用所有沉積方法，如一濺鍍方法(sputtering method)、一化學氣相沉積法(chemical vapor deposition method)、一蒸鍍法(evaporation method)等等，包括現存已被商業化之習知技術及未來發展出可被實施之技術來進行。
同時，可考量製程之方便性及欲生產之奈米線之規格，來調整格柵圖案131之寬度A以及形成在格柵圖案131之一側之奈米線基底層150之一厚度C之間的比。更精確而言，該寬度及該厚度可形成為使該比值A：C為1：0.1至1：1.5。另外，亦可考量製程之方便性及欲生產之奈米線之規格，來調整形成在格柵圖案131之側之犧牲層140及奈米線基底層150之厚度B、C之間的比值。更精確而言，該些厚度可形成為使該比值B：C為1：0.1至1：1.5。進一步之相關說明已在前文中配合圖1敘述過，故此省略之。
在奈米線基底層150形成以後，如圖10所示，係藉由對各 格柵圖案131之間之孔隙進行濕蝕刻，來形成奈米線170。此時，可透過調整濕蝕刻時間，來調整奈米線170之寬度及厚度。
在奈米線170形成以後，使用一蝕刻溶液對犧牲層140進行蝕刻，藉此以分離奈米線及格柵圖，如圖11所示。在此處所使用之蝕刻溶液係可隨犧牲層材料種類的不同來選擇、組合。據此，本發明係具有優點在於：因分離格柵圖案與該奈米線係採用對該犧牲層進行蝕刻之方法，因此方法之進行很簡單，故可防止該奈米線在分離過程中受到破壞，並可因簡化之程序而改善製程之效率。
雖然參考實施例之許多說明性實施例來描述實施例，但應理解，熟習此項技術者可想出將落入本發明之原理的精神及範疇內的眾多其他修改及實施例。應理解的是，雖然參考實施例之許多說明性實施例來描述實施例，但僅用以描述特定實施例，而用以非限制本發明之範疇。因此，所有落入本發明範疇之修改及實施例均應被理解為被包括於本發明申請範疇之內。
S10~S30‧‧‧步驟

Claims (19)

  1. 一種奈米線格柵結構，包括：一格柵基底層，其上形成有複數個格柵圖案；一犧牲層，形成於具有該些格柵圖案之該格柵基底層之上；以及一奈米線基底層，形成於該犧牲層之上，以使一孔隙得以形成於各格柵圖案之間。
  2. 如申請專利範圍第1項所述之結構，其中該格柵圖案之一寬度及形成在該格柵圖案之一側上之該犧牲層之一厚度之間的比值為1：0.1至1：0.5。
  3. 如申請專利範圍第1項所述之結構，其中該格柵圖案之一寬度及形成在該格柵圖案之側上之該奈米線基底層之一厚度之間的比值為1：0.1至1：0.5。
  4. 如申請專利範圍第1項所述之結構，其中形成在該格柵圖案之一側上之該犧牲層之一厚度及該奈米線基底層之一厚度之間的比值為1：0.1至1：1.5。
  5. 如申請專利範圍第1項所述之結構，其中該格柵圖案之一寬度係形成為落在20nm至200nm之一範圍內。
  6. 如申請專利範圍第5項所述之結構，其中該犧牲層之一蝕刻劑以及該奈米線基底層之一蝕刻劑係由彼此不同之材料形成。
  7. 如申請專利範圍第6項所述之結構，其中該奈米線基底層係包括至少下述一者：一金屬、金屬氧化物材料、一氮化物、及一陶瓷材料。
  8. 如申請專利範圍第6項所述之結構，其中該犧牲層係包括至少下述任一者：氧化物、聚矽(poly-Si)、銅(Cu)、鋁(Al)、鎳(Ni)、鈦(Ti)、及鉻(Cr)。
  9. 如申請專利範圍第5項所述之結構，其中該格柵圖案係由一光硬化聚合物或一熱固性聚合物形成。
  10. 一種奈米線製造方法，包括：形成複數個格柵圖案於一格柵基底層之上，以形成一奈米線格柵結構；形成一犧牲層於形成有該格柵圖案之該格柵基底層之上；形成一奈米線基底層於該犧牲層之上，以使一孔隙得以形成於該格柵圖案之間；對該奈米線基底層進行濕蝕刻，以形成一奈米線；以及對該犧牲層進行蝕刻，以將該格柵圖案與該奈米線分離。
  11. 如申請專利範圍第10項所述之方法，其中該格柵圖案形成步驟，包括：以一光硬化聚合物或一熱固性聚合物形成該格柵基底層於一基板之上；以一壓印模具對該格柵基底層施加壓力；以及硬化該格柵基底層。
  12. 如申請專利範圍第10項所述之方法，其中形成該犧牲層之步驟係包括：使用下述方法其中至少一者：一濺鍍方法、一化學氣相沉積法、及一蒸鍍法，將一犧牲層材料沉積於形成有該格柵圖案於其上之該格柵基底層之上。
  13. 如申請專利範圍第12項所述之方法，其中，形成該犧牲層之步驟係將該格柵圖案之一寬度及形成在該格柵圖案之一側上之該犧牲層之一厚度之間的比值形成為1：0.1至1：0.5。
  14. 如申請專利範圍第12項所述之方法，其中該犧牲層材料係包括至少下述任一者：氧化物、聚矽(poly-Si)、銅(Cu)、鋁(Al)、鎳(Ni)、鈦(Ti)、及鉻(Cr)。
  15. 如申請專利範圍第10項所述之方法，其中形成該奈米線基底層之步驟係包括：使用下述方法其中至少一者：一濺鍍方法、一化學氣相沉積法、及一蒸鍍法，將一奈米線材料沉積於該犧牲層之上。
  16. 如申請專利範圍第15項所述之方法，其中形成該奈米線基底層之步驟係將該格柵圖案之寬度及沉積於該格柵圖案之側上之該奈米線材料之一厚度之間的比值形成為1：0.1至1：0.5。
  17. 如申請專利範圍第15項所述之方法，其中形成該奈米線基底層之步驟係將該犧牲層材料之一厚度及形成在該格柵圖案之側上之該奈米線材料之一厚度之間的比值為1：0.1至1：1.5。
  18. 如申請專利範圍第15項所述之方法，其中該奈米線材料係具有與該犧牲層材料不同之蝕刻劑。
  19. 如申請專利範圍第10項所述之方法，其中該格柵圖案之一寬度係形成為落在20nm至200nm之一範圍內。
TW101146738A 2011-12-13 2012-12-11 奈米線格柵結構及奈米線的製造方法 TWI466820B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110133325A KR101926539B1 (ko) 2011-12-13 2011-12-13 나노와이어 격자구조물 및 나노와이어 제조방법

Publications (2)

Publication Number Publication Date
TW201331122A TW201331122A (zh) 2013-08-01
TWI466820B true TWI466820B (zh) 2015-01-01

Family

ID=48612783

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101146738A TWI466820B (zh) 2011-12-13 2012-12-11 奈米線格柵結構及奈米線的製造方法

Country Status (4)

Country Link
US (1) US9456501B2 (zh)
KR (1) KR101926539B1 (zh)
TW (1) TWI466820B (zh)
WO (1) WO2013089388A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101470752B1 (ko) * 2013-08-09 2014-12-08 경희대학교 산학협력단 은 나노와이어가 매립된 고품위 유연 투명 전극 제조방법 및 이를 이용하여 제조된 고품위 유연 투명 전극
US9437699B2 (en) 2014-10-03 2016-09-06 Taiwan Semiconductor Manufacturing Company Limited Method of forming nanowires
KR101703443B1 (ko) * 2015-09-17 2017-02-07 울산과학기술원 실리콘 나노와이어가 삽입된 폴리머 태양전지의 제조 방법
US9564317B1 (en) * 2015-12-02 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a nanowire
CN107381498A (zh) * 2016-05-17 2017-11-24 边捷 一种片状液相纳米颗粒制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090263631A1 (en) * 2005-09-09 2009-10-22 Tokyo Ohka Kogyo Co., Ltd. Film forming composition for nanoimprinting and method for pattern formation
TW201100457A (en) * 2009-06-19 2011-01-01 Hon Hai Prec Ind Co Ltd Nano-imprint resist and nanoimprinting lithography method using the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL1016779C2 (nl) * 2000-12-02 2002-06-04 Cornelis Johannes Maria V Rijn Matrijs, werkwijze voor het vervaardigen van precisieproducten met behulp van een matrijs, alsmede precisieproducten, in het bijzonder microzeven en membraanfilters, vervaardigd met een dergelijke matrijs.
US7182996B2 (en) * 2002-11-22 2007-02-27 Florida State University Research Foundation, Inc. Deposting nanowires on a substrate
US7255800B1 (en) * 2003-08-15 2007-08-14 University Of South Florida Wet etching process
US7416993B2 (en) * 2003-09-08 2008-08-26 Nantero, Inc. Patterned nanowire articles on a substrate and methods of making the same
TWI223103B (en) * 2003-10-23 2004-11-01 Ind Tech Res Inst Wire grid polarizer with double metal layers
US7112525B1 (en) * 2003-12-22 2006-09-26 University Of South Florida Method for the assembly of nanowire interconnects
WO2006016914A2 (en) * 2004-07-07 2006-02-16 Nanosys, Inc. Methods for nanowire growth
KR20060018466A (ko) 2004-08-24 2006-03-02 엘지전자 주식회사 비금속 나노선 제작방법
KR100716937B1 (ko) 2006-05-02 2007-05-14 전자부품연구원 나노와이어 소자 제조 방법
WO2008022097A2 (en) * 2006-08-15 2008-02-21 Api Nanofabrication And Research Corp. Methods for forming patterned structures
US7888583B2 (en) * 2007-05-07 2011-02-15 Wisconsin Alumni Research Foundation Semiconductor nanowire thermoelectric materials and devices, and processes for producing same
WO2009108771A2 (en) * 2008-02-28 2009-09-03 3M Innovative Properties Company Methods of patterning a conductor on a substrate
KR100971587B1 (ko) 2008-02-28 2010-07-20 전북대학교산학협력단 정렬된 나노와이어의 제조방법 및 나노와이어 응용소자
CN102046357B (zh) * 2008-06-05 2014-06-25 旭硝子株式会社 纳米压印用模具、其制造方法及表面具有微细凹凸结构的树脂成形体以及线栅型偏振器的制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090263631A1 (en) * 2005-09-09 2009-10-22 Tokyo Ohka Kogyo Co., Ltd. Film forming composition for nanoimprinting and method for pattern formation
TW201100457A (en) * 2009-06-19 2011-01-01 Hon Hai Prec Ind Co Ltd Nano-imprint resist and nanoimprinting lithography method using the same

Also Published As

Publication number Publication date
KR101926539B1 (ko) 2018-12-10
TW201331122A (zh) 2013-08-01
US9456501B2 (en) 2016-09-27
US20150000963A1 (en) 2015-01-01
WO2013089388A1 (en) 2013-06-20
KR20130066724A (ko) 2013-06-21

Similar Documents

Publication Publication Date Title
TWI466820B (zh) 奈米線格柵結構及奈米線的製造方法
TWI469916B (zh) 奈米線製造方法
US9028242B2 (en) Template and method of making high aspect ratio template for lithography and use of the template for perforating a substrate at nanoscale
JP2005203797A (ja) ナノインプリントリソグラフィ用大面積スタンプ製作方法
KR101775163B1 (ko) 나노 임프린트용 몰드 제조방법 및 이를 이용하여 제조된 나노 임프린트용 몰드
KR101828293B1 (ko) 진공증착에 의한 나노구조체 패턴 형성방법, 이를 이용한 센서 소자의 제조방법 및 이에 의해 제조된 센서 소자
EP2901212B1 (en) Method for fabrication of nano-structures
KR101886056B1 (ko) 진공증착에 의한 나노구조체 패턴 형성방법 및 이를 이용한 센서 소자
KR101857647B1 (ko) 진공증착에 의한 하이브리드 패턴 형성방법, 이를 이용한 센서 소자의 제조방법 및 이에 의해 제조된 센서 소자
KR101856231B1 (ko) 나노패턴을 구비한 투명기판 및 그 제조방법
KR20050075581A (ko) 나노 임프린트용 쿼츠 스템프 제작 방법
KR101080612B1 (ko) 전기화학적 에칭을 위한 식각 구멍 형성 방법
KR20060018466A (ko) 비금속 나노선 제작방법
KR20140024510A (ko) 나노와이어, 나노와이어 격자구조물 및 나노와이어 제조방법
KR101846353B1 (ko) 나노와이어 제조방법
KR20050065955A (ko) 나노 임프린트 리쏘그라피를 이용한 메탈 리프트오프 공정
KR101806563B1 (ko) 나노와이어 제조방법
KR20130015712A (ko) 나노와이어 제조방법
KR20140078122A (ko) 나노와이어 격자구조물, 나노와이어 제조방법 및 나노와이어
CN114296168B (zh) 一种利用宽光栅纳米压印模板制作变周期窄光栅的方法
KR20050107118A (ko) 자외선 각인용 몰드 제조 방법
US20190292047A1 (en) Methods for micro and nano fabrication by selective template removal
KR101795045B1 (ko) 베이스나노몰드 및 이를 이용한 나노몰드 제조방법
Wang Advanced nanoimprint patterning for functional electronics and biochemical sensing

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees