TWI455260B - 半導體封裝件 - Google Patents

半導體封裝件 Download PDF

Info

Publication number
TWI455260B
TWI455260B TW096151306A TW96151306A TWI455260B TW I455260 B TWI455260 B TW I455260B TW 096151306 A TW096151306 A TW 096151306A TW 96151306 A TW96151306 A TW 96151306A TW I455260 B TWI455260 B TW I455260B
Authority
TW
Taiwan
Prior art keywords
carbon nanotube
semiconductor
semiconductor package
package
electromagnetic shielding
Prior art date
Application number
TW096151306A
Other languages
English (en)
Other versions
TW200929459A (en
Inventor
Wen-Hua Chen
Zheng-He Feng
Ping Yang Chuang
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Priority to TW096151306A priority Critical patent/TWI455260B/zh
Publication of TW200929459A publication Critical patent/TW200929459A/zh
Application granted granted Critical
Publication of TWI455260B publication Critical patent/TWI455260B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

半導體封裝件
本發明涉及一種半導體封裝件，尤其涉及一基於奈米碳管的半導體封裝件。
隨著電子工業的進步與數字時代的到來，消費者對於電子產品的功能要求也日漸提高。因此，如何提高半導體製造與集成電路設計的技術，製造功能更強大的高頻芯片，已成為目前研究的重要課題。對於採用高頻芯片的半導體封裝件而言，其運行過程中會產生極為嚴重的電磁波問題(請參見，Application of a Model-free Algorithm for the Packing Irregular Shaped Objects in Semiconductor Manufacture, International Conference on Robtics & Automation,P1545-1550,(2000))。這係由於高頻芯片運算與傳輸時產生的很強的電磁波往往會通過半導體封裝件傳到外界，對周圍的電子裝置產生電磁干擾(EMI，Electro Magnetic Interference)。另外，高頻芯片運算與傳輸時產生的電磁波也會降低半導體封裝件的電性品質與散熱效能，成為採用高頻芯片的半導體封裝件的一大問題。
請參閱圖1，先前技術提供一種半導體封裝件10，其包括：一基板102，且該基板102上設置有多個導電跡線(圖中未顯示)以及與該導電跡線相連的多個引腳116；一半導體芯片104設置於該基板102上，且該半導體芯片104包括多個焊墊(圖中未顯示)設置於該半導體芯片104上；多個焊線106，且該多個焊線106將半導體芯片104的焊墊與基板102上對應的導電跡線電性連接；一封裝膠層108包覆於該半導體芯片104及多個焊線106上；一電磁屏蔽層110設置於封裝膠層108外，並將整個封裝膠層108覆蓋；一保護層112設置於電磁屏蔽層110外，並將整個電磁屏蔽層110覆蓋。將該電磁屏蔽層110接地，通過該電磁屏蔽層110可以隔絕電磁波，從而阻止半導體芯片104運行時產生的電磁波傳到外界，起到電磁屏蔽功效。
先前的半導體封裝件10中，電磁屏蔽層110通常為一金屬層(如：銅層、鐵層)、合金層(如：鎳鐵合金、鐵鈷合金等)或填充有多孔性金屬粒子的有機材料層。該有機材料可以為與所述封裝膠層108的材料相同或不同的樹脂材料。
然而，採用金屬或合金製備的電磁屏蔽層110雖然可以阻止半導體芯片104運行時產生的電磁波傳到外界，然，該電磁屏蔽層110無法吸收電磁波。故，會出現電磁波在半導體封裝件10內不斷反射的現象。這些電磁波不但會影響半導體芯片104與焊線106的電性傳輸品質，而且隨著電磁波能量的衰減，會在半導體封裝件10內產生大量的熱能，從而增加了該 半導體封裝件10的散熱負擔。另外，採用金屬或合金層作為電磁屏蔽層110製備半導體封裝件10，重量較大，使用不便。
採用填充有多孔性金屬粒子的有機材料製備的半導體封裝件10的電磁屏蔽層110通常採用印刷技術製備形成，故，受製備工藝限制，其厚度不能太薄。另外，採用填充有多孔性金屬粒子的有機材料製備的電磁屏蔽層110，導電性與散熱性能較差，而且重量較大，使用不便。
有鑒於此，提供一種能夠有效吸收電磁波，且散熱性能優良，重量輕，使用方便的半導體封裝件實為必要。
一種半導體封裝件，其包括：一基板，且該基板的第一表面設置有多個導電跡線；至少一半導體預封裝件設置於該基板上，所述半導體預封裝件包括一半導體芯片，該半導體預封裝件與所述多個導電跡線設置於該基板上的同一表面，且與該多個導電跡線電連接；至少一電磁屏蔽層設置於所述至少一半導體預封裝件上，且所述電磁屏蔽層與所述半導體芯片間隔設置；至少一保護層覆蓋於該至少一電磁屏蔽層上，其中，所述的電磁屏蔽層包括一奈米碳管薄膜結構。
一種半導體封裝件，其包括：一基板，且該基板的第一表面設置有多個導電跡線；至少一半導體預封裝件設置於該基板上，該半導體預封裝件與所述多個導電跡線設置於該基板上的同一表面，且與該多個導電跡線電連接；至少一電磁屏蔽 層設置於所述至少一半導體預封裝件上；至少一保護層覆蓋於該至少一電磁屏蔽層上，其改良在於，所述的電磁屏蔽層包括一奈米碳管薄膜結構，所述的奈米碳管薄膜結構包括至少兩個重疊設置的奈米碳管層，相鄰兩個奈米碳管層之間通過凡德瓦爾力緊密連接，且相鄰兩個奈米碳管層中的奈米碳管的排列方向形成一夾角α，0°≦α≦90°。
相交於先前技術，本技術方案提供的半導體封裝件採用奈米碳管薄膜結構製備電磁屏蔽層，能夠有效吸收電磁波，且導電性與散熱性能優良，重量輕，使用方便。
10,20,30,40‧‧‧半導體封裝件
102,202,302,402‧‧‧基板
104,204,304,404‧‧‧半導體芯片
106,206,306,406‧‧‧焊線
108,208,308,408‧‧‧封裝膠層
110,210,310,410‧‧‧電磁屏蔽層
112,212,312,412‧‧‧保護層
116,216,316,416‧‧‧引腳
214,314,414‧‧‧散熱片
218,318,418‧‧‧半導體預封裝件
220,320,420‧‧‧金屬填充顆粒
圖1為先前技術中的半導體封裝件的示意圖。
圖2為本技術方案第一實施例的半導體封裝件的示意圖。
圖3為本技術方案第二實施例的半導體封裝件的示意圖。
圖4為本技術方案第三實施例的半導體封裝件的示意圖。
下面將結合附圖對本技術方案作進一步的詳細說明。
請參閱圖2，本技術方案第一實施例提供一種半導體封裝件20，其包括：一基板202，且該基板202上設置有多個導電跡線(圖中未顯示)以及與該導電跡線相連的多個引腳216；一半導體預封裝件218設置於該基板202上；一電磁屏蔽層210設置於半導體預封裝件218上，並將整個半導體預封裝件218覆蓋；一保護層212覆蓋於該至少一電磁屏蔽層210上。其中 ，所述半導體預封裝件218包括：一半導體芯片204，且該半導體芯片204包括多個焊墊(圖中未顯示)設置於該半導體芯片204上；多個焊線206，且該多個焊線206將半導體芯片204的焊墊與基板202上對應的導電跡線電性連接；一封裝膠層208包覆於該半導體芯片204及多個焊線206上。
所述基板202為一覆銅層壓板，其厚度與大小不限，可以根據實際情況選擇。在基板202的第一表面形成有按照預定規律排列的多個導電跡線。在基板202上與第一表面相對的第二表面設置有多個引腳216。所述導電跡線通過引腳216將上述半導體芯片204與外電路連接。
所述半導體芯片204可以為任意半導體芯片，如：RAM、DRAM等的記憶體件或其他類型的集成電路(IC)。該半導體芯片204還可以為功率晶體管的分立器件。所述半導體芯片204的尺寸大小不限，可以根據實際情況選擇。
所述焊線206為一般的導線，如：金屬絲等。本實施例中優選為金絲或鉑絲。
所述封裝膠層208的材料為一樹脂材料，如：環氧樹脂。該封裝膠層208的厚度不限，可以根據實際情況製備。該封裝膠層208採用印刷技術形成於基板202上，並將該半導體芯片204及多個焊線206包覆。
所述電磁屏蔽層210包括一奈米碳管薄膜結構。所述奈米碳管薄膜結構可以為任意形式的奈米碳管薄膜構成的奈米碳管 薄膜結構。本實施例中，奈米碳管薄膜結構包括一奈米碳管層或至少兩個平行且重疊鋪設的奈米碳管層，且相鄰兩個奈米碳管層之間通過凡德瓦爾力緊密連接。每個奈米碳管層包括一奈米碳管薄膜或至少兩個平行且無間隙排列的奈米碳管薄膜，且相鄰兩個奈米碳管薄膜之間通過凡德瓦爾力緊密連接。奈米碳管薄膜結構的面積與厚度不限，可根據實際需求製備。可以理解，通過將多個奈米碳管薄膜平行且無間隙鋪設或/和重疊鋪設，可以製備不同面積與厚度的奈米碳管薄膜結構。可以理解，奈米碳管薄膜結構的面積取決於每層奈米碳管層中奈米碳管薄膜的個數，而厚度取決於奈米碳管薄膜結構中奈米碳管層的層數。所述每個奈米碳管薄膜包括多個首尾相連且擇優取向排列的奈米碳管束，該奈米碳管束之間通過凡德瓦爾力緊密連接，且每個奈米碳管束的長度基本相同。所述每個奈米碳管束包括多個具有相同長度且相互平行排列的奈米碳管。所述每個奈米碳管薄膜中的奈米碳管具有相同的排列方向。可以理解，在由多個奈米碳管層組成的奈米碳管薄膜結構中，相鄰兩個奈米碳管層中的奈米碳管的排列方向有一夾角α，且0°≦α≦90°，相鄰兩個奈米碳管層中的奈米碳管束之間存在多個微孔結構，該微孔結構均勻且規則分佈於奈米碳管薄膜結構中，其中微孔直徑為1奈米~0.5微米。
所述奈米碳管薄膜的厚度為0.01~100微米。該奈米碳管薄膜中的奈米碳管為單壁奈米碳管、雙壁奈米碳管及多壁奈米碳 管中的一種。該奈米碳管的長度為200~400微米。當該奈米碳管薄膜中的奈米碳管為單壁奈米碳管時，該單壁奈米碳管的直徑為0.5奈米~50奈米。當該奈米碳管薄膜中的奈米碳管為雙壁奈米碳管時，該雙壁奈米碳管的直徑為1.0奈米~50奈米。當該奈米碳管薄膜中的奈米碳管為多壁奈米碳管時，該多壁奈米碳管的直徑為1.5奈米~50奈米。採用奈米碳管薄膜結構製備電磁屏蔽層，能夠有效吸收電磁波，且導電性與散熱性能優良。
可以理解，本實施例中提供的電磁屏蔽層210，還可以進一步包括設置於所述奈米碳管薄膜結構中的金屬填充顆粒220。所述金屬填充顆粒220均勻分散於奈米碳管薄膜結構中的微孔中或夾在相鄰兩個奈米碳管層之間。該金屬填充顆粒220包括一多孔性金屬顆粒或合金顆粒，其材料為銅、鐵、鎳、鈷中的一種或幾種的合金。所述金屬填充顆粒220的平均粒徑小於1微米。本實施例中，金屬填充顆粒220優選為鐵顆粒。由於該金屬填充顆粒220可以有效吸收電磁波，所以會提高電磁屏蔽層210對電磁波的屏蔽效果。
所述保護層212的材料可以為與封裝膠層208材料相同或不同的樹脂材料，或者金屬材料等其他保護材料。所述保護層212可以保護電磁屏蔽層210不被外力破壞。
可以理解，本實施例中，還可以進一步包括一散熱片214設置於保護層212上，用來將電磁屏蔽層210中轉換的熱量快速傳導出去。所述散熱片214的材料為金屬或合金，本實施例 中，散熱片214優選為一銅片或鋁片。
可以理解，本實施例中，還可以進一步將多個上述半導體預封裝件218封裝在同一基板202上，且每個半導體預封裝件218外包覆一電磁屏蔽層210，每個電磁屏蔽層210外包覆一保護層212，每個保護層212上設置一散熱片214。
請參閱圖3，本技術方案第二實施例提供一種半導體封裝件30，其包括：一基板302，且該基板302上設置有多個導電跡線(圖中未顯示)以及與該導電跡線相連的多個引腳316；至少兩個半導體預封裝件318設置於該基板302上，且相鄰兩個半導體預封裝件318之間可以填充有封裝膠；一電磁屏蔽層310設置於所述至少兩個半導體預封裝件318上，並將整個半導體預封裝件318覆蓋；一保護層312覆蓋於該至少一電磁屏蔽層310上。所述每個半導體預封裝件318包括：一半導體芯片304，且該半導體芯片304包括多個焊墊(圖中未顯示)設置於該半導體芯片304上；多個焊線306，且該多個焊線306將半導體芯片304的焊墊與基板302上對應的導電跡線電性連接；一封裝膠層308包覆於該半導體芯片304及多個焊線306上。
所述電磁屏蔽層310包括一奈米碳管薄膜結構。可以理解，電磁屏蔽層310還可以進一步包括設置於奈米碳管薄膜結構中的金屬填充顆粒320。其中，所述奈米碳管薄膜結構以及金屬填充顆粒320與本技術方案第一實施例提供的奈米碳管薄膜結構以及金屬填充顆粒220相同。
可以理解，本實施例中的半導體封裝件30還可以進一步包括一散熱片314設置於保護層312上，且所述散熱片314的材料與本技術方案第一實施例提供的散熱片214的材料相同。
請參閱圖4，本技術方案第三實施例提供一種半導體封裝件40，其包括：一基板402，且該基板402上設置有多個導電跡線(圖中未顯示)以及與該導電跡線相連的多個引腳416；至少兩個半導體預封裝件418設置於該基板402上，且相鄰兩個半導體預封裝件418間隔設置；至少兩個電磁屏蔽層410分別設置於所述至少兩個半導體預封裝件418上，且每一個電磁屏蔽層410將一半導體預封裝件418整個覆蓋；一保護層412覆蓋於該至少一電磁屏蔽層410上。所述半導體預封裝件418包括：一半導體芯片404，且該半導體芯片404包括多個焊墊(圖中未顯示)設置於該半導體芯片404上；多個焊線406，且該多個焊線406將半導體芯片404的焊墊與基板402上對應的導電跡線電性連接；一封裝膠層408包覆於該半導體芯片404及多個焊線406上。
所述電磁屏蔽層410包括一奈米碳管薄膜結構。可以理解，電磁屏蔽層410還可以進一步包括設置於奈米碳管薄膜結構中的金屬填充顆粒420。其中，所述奈米碳管薄膜結構以及金屬填充顆粒420與本技術方案第一實施例提供的奈米碳管薄膜結構以及金屬填充顆粒220相同。
可以理解，本實施例中的半導體封裝件40還可以進一步包括一散熱片414設置於保護層412上，且所述散熱片414的材料 與本技術方案第一實施例提供的散熱片214的材料相同。
本實施例中提供的半導體封裝件工作時，將所述電磁屏蔽層接地，通過該電磁屏蔽層中的奈米碳管薄膜結構以及設置於該奈米碳管薄膜結構中的金屬填充顆粒可以吸收或反射電磁波，從而阻止半導體芯片運行時產生的電磁波傳到外界，起到電磁屏蔽功效。
本技術方案實施例提供的半導體封裝件，採用奈米碳管薄膜結構製備電磁屏蔽層，能夠有效吸收電磁波，且導電性與散熱性能優良，重量輕，使用方便。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施例，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
20‧‧‧半導體封裝件
202‧‧‧基板
204‧‧‧半導體芯片
206‧‧‧焊線
208‧‧‧封裝膠層
210‧‧‧電磁屏蔽層
212‧‧‧保護層
214‧‧‧散熱片
216‧‧‧引腳
218‧‧‧半導體預封裝件
220‧‧‧金屬填充顆粒

Claims (20)

  1. 一種半導體封裝件，其包括：一基板，且該基板的第一表面設置有多個導電跡線；至少一半導體預封裝件設置於該基板上，所述半導體預封裝件包括一半導體芯片，該半導體預封裝件與所述多個導電跡線設置於該基板上的同一表面，且與該多個導電跡線電連接；至少一電磁屏蔽層設置於所述至少一半導體預封裝件上，且所述電磁屏蔽層與所述半導體芯片間隔設置；至少一保護層覆蓋於該至少一電磁屏蔽層上，其改良在於，所述的電磁屏蔽層包括一奈米碳管薄膜結構。
  2. 如請求項1所述的半導體封裝件，其中，所述的奈米碳管薄膜結構包括至少一個奈米碳管層，且該奈米碳管層中的奈米碳管沿同一方向擇優取向排列。
  3. 如請求項2所述的半導體封裝件，其中，所述的奈米碳管薄膜結構包括至少兩個重疊設置的奈米碳管層，相鄰兩個奈米碳管層之間通過凡德瓦爾力緊密連接，且相鄰兩個奈米碳管層中的奈米碳管的排列方向形成一夾角α，0°≦α≦90°。
  4. 如請求項2所述的半導體封裝件，其中，所述奈米碳管層包括一奈米碳管薄膜或至少兩個平行且無間隙排列的奈米碳管薄膜，且相鄰兩個奈米碳管薄膜之間通過凡德瓦爾力緊密連接。
  5. 如請求項4所述的半導體封裝件，其中，所述奈米碳管薄膜的厚度為0.01~100微米。
  6. 如請求項4所述的半導體封裝件，其中，所述的奈米碳管薄膜包括多個首尾相連且擇優取向排列的奈米碳管束，且所述的奈米碳管束之間通過凡德瓦爾力緊密連接。
  7. 如請求項6所述的半導體封裝件，其中，所述的奈米碳管束包括多個具有相同長度且相互平行排列的奈米碳管。
  8. 如請求項7所述的半導體封裝件，其中，所述的奈米碳管的長度為200~400微米，直徑小於50奈米。
  9. 如請求項3所述的半導體封裝件，其中，所述的奈米碳管薄膜結構中包括均勻且規則分佈的微孔結構，且該微孔孔徑小於1微米。
  10. 如請求項9所述的半導體封裝件，其中，所述的電磁屏蔽層進一步包括金屬填充顆粒設置於該奈米碳管薄膜結構中。
  11. 如請求項10所述的半導體封裝件，其中，所述的金屬填充顆粒均勻分散於奈米碳管薄膜結構中的微孔中或夾在相鄰兩個奈米碳管層之間。
  12. 如請求項10所述的半導體封裝件，其中，所述的金屬填充顆粒的平均粒徑小於1微米。
  13. 如請求項10所述的半導體封裝件，其中，所述的金屬填充顆粒包括一多孔性金屬顆粒或多孔性合金顆粒。
  14. 如請求項1所述的半導體封裝件，其中，所述半導體芯片包括多個焊墊設置於其上；多個焊線，且該多個焊線將半導體芯片的焊墊與基板上對應的導電跡線電性連接；一封裝膠層包覆於該半導體芯片及多個焊線上。
  15. 如請求項14所述的半導體封裝件，其中，所述的封裝膠層的 材料為一樹脂材料。
  16. 如請求項1所述的半導體封裝件，其中，所述的半導體封裝件包括一個電磁屏蔽層及多個半導體預封裝件，且該電磁屏蔽層將該多個半導體預封裝件覆蓋。
  17. 如請求項1所述的半導體封裝件，其中，所述的半導體封裝件包括多個電磁屏蔽層及多個半導體預封裝件，且每一個電磁屏蔽層將一個對應的半導體預封裝件覆蓋。
  18. 如請求項1所述的半導體封裝件，其中，所述的基板進一步包括多個引腳設置於基板上與第一表面相對的第二表面上，且該多個引腳與所述多個導電跡線對應電連接。
  19. 如請求項1所述的半導體封裝件，其中，所述的半導體封裝件進一步包括一散熱片設置於保護層上。
  20. 一種半導體封裝件，其包括：一基板，且該基板的第一表面設置有多個導電跡線；至少一半導體預封裝件設置於該基板上，該半導體預封裝件與所述多個導電跡線設置於該基板上的同一表面，且與該多個導電跡線電連接；至少一電磁屏蔽層設置於所述至少一半導體預封裝件上；至少一保護層覆蓋於該至少一電磁屏蔽層上，其改良在於，所述的電磁屏蔽層包括一奈米碳管薄膜結構，所述的奈米碳管薄膜結構包括至少兩個重疊設置的奈米碳管層，相鄰兩個奈米碳管層之間通過凡德瓦爾力緊密連接，且相鄰兩個奈米碳管層中的奈米碳管的排列方向形成一夾角α，0°≦α≦90°。
TW096151306A 2007-12-31 2007-12-31 半導體封裝件 TWI455260B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW096151306A TWI455260B (zh) 2007-12-31 2007-12-31 半導體封裝件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW096151306A TWI455260B (zh) 2007-12-31 2007-12-31 半導體封裝件

Publications (2)

Publication Number Publication Date
TW200929459A TW200929459A (en) 2009-07-01
TWI455260B true TWI455260B (zh) 2014-10-01

Family

ID=44864485

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096151306A TWI455260B (zh) 2007-12-31 2007-12-31 半導體封裝件

Country Status (1)

Country Link
TW (1) TWI455260B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9055667B2 (en) 2011-06-29 2015-06-09 Tangitek, Llc Noise dampening energy efficient tape and gasket material
US8854275B2 (en) 2011-03-03 2014-10-07 Tangitek, Llc Antenna apparatus and method for reducing background noise and increasing reception sensitivity
US8692137B2 (en) 2011-06-29 2014-04-08 Tangitek, Llc Noise dampening energy efficient tape and gasket material
US8657066B2 (en) 2011-06-29 2014-02-25 Tangitek, Llc Noise dampening energy efficient enclosure, bulkhead and boot material
US8658897B2 (en) 2011-07-11 2014-02-25 Tangitek, Llc Energy efficient noise dampening cables
US20170021380A1 (en) 2015-07-21 2017-01-26 Tangitek, Llc Electromagnetic energy absorbing three dimensional flocked carbon fiber composite materials

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040265489A1 (en) * 2003-06-25 2004-12-30 Dubin Valery M. Methods of fabricating a composite carbon nanotube thermal interface device
US20060033203A1 (en) * 2004-08-13 2006-02-16 Hon Hai Precision Industry Co., Ltd. Integrated circuit package and method for manufacturing same
US20060269668A1 (en) * 2005-03-16 2006-11-30 Tsinghua University Method for making carbon nanotube array
US20070144780A1 (en) * 2005-11-04 2007-06-28 Tsinghua University Field emission element and method for manufacturing same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040265489A1 (en) * 2003-06-25 2004-12-30 Dubin Valery M. Methods of fabricating a composite carbon nanotube thermal interface device
US20060033203A1 (en) * 2004-08-13 2006-02-16 Hon Hai Precision Industry Co., Ltd. Integrated circuit package and method for manufacturing same
US20060269668A1 (en) * 2005-03-16 2006-11-30 Tsinghua University Method for making carbon nanotube array
US20070144780A1 (en) * 2005-11-04 2007-06-28 Tsinghua University Field emission element and method for manufacturing same

Also Published As

Publication number Publication date
TW200929459A (en) 2009-07-01

Similar Documents

Publication Publication Date Title
CN101471329B (zh) 半导体封装件
TWI455260B (zh) 半導體封裝件
US8564954B2 (en) Thermally enhanced electronic package
JP5295932B2 (ja) 半導体パッケージ及びその評価方法、並びにその製造方法
TWI590392B (zh) 電子封裝件及其製法
TWI555166B (zh) 層疊式封裝件及其製法
US20090072013A1 (en) Nano-scale particle paste for wiring microelectronic devices using ink-jet printing
JP5790023B2 (ja) 電子部品の製造方法
TW200822323A (en) Semiconductor device
JP2008519454A (ja) ナノチューブをベースにした回路の接続方法
TW200537659A (en) High-density layout substrate for flip-chip package
TWI618205B (zh) 薄膜覆晶封裝體及其散熱方法
TWI434629B (zh) 半導體封裝結構及其製法
WO2013004083A1 (zh) 一种基于柔性基板封装的屏蔽结构及其制作工艺
CN110299354A (zh) 半导体封装
US20150327397A1 (en) Semiconductor device, heat conductor, and method for manufacturing semiconductor device
US20090256255A1 (en) Composite interconnect
JP7005851B2 (ja) 多層異方性導電フィルム
TWI391084B (zh) 具有散熱件之電路板結構
KR20230052867A (ko) 반도체 패키지 제조 방법
CN103354228A (zh) 半导体封装件及其制造方法
TWI645518B (zh) 封裝結構及其製法
JP5418308B2 (ja) 実装構造
TWI653721B (zh) 晶片堆疊封裝結構
JP2004356436A (ja) 熱交換部品及びこれを用いた表示装置、放熱フィン及びこれを用いた表示装置