TWI452844B - 電荷域管線類比至數位轉換器 - Google Patents

Description

電荷域管線類比至數位轉換器

本發明有關於一種類比至數位轉換器，並特別相關於一種電荷域管線類比至數位轉換器。

在電荷域訊號處理電路中，訊號係表示為電荷封包。這些電荷封包儲存、從一儲存位置轉移至另一個、此外將之處理藉以實現特定的訊號處理功能。電荷封包能夠代表類比量，而以庫倫為單位的電荷封包的大小則正比於所代表的訊號。藉由一”時脈”電壓來驅動電荷域之操作，諸如電荷的轉移，以提供離散時間之處理。因此，電荷域電路提供類比與離散時間之訊號處理能力。此能力相當適合執行使用管線演算法之類比至數位轉換。

電荷域電路實現如同電荷耦合裝置(CCDs)、MOS貯體隊伍裝置(BBDs)、以及雙極性BBD。本發明係有關於MOS BBD。

管線類比至數位轉換器(ADC)在ADC設計之一般領域中為眾所周知的。其廣泛地使用在高取樣率與高解析度必須組合之應用中。管線ADC實現眾所周知的連續－趨近類比至數位(A/D)轉換演算法，其中在連續的次數下進行逐漸精微的評估。在此演算法的管線描述中，於每個管線階層(pipeline stage)解析一個或者數個位元，從訊號中減去量化的估算，並且將所剩餘者傳至下一個管線階層，以為進一步的處理之用。基本連續－趨近演算法一般所使用的變動 量為RSD演算法，其中每一階層的解析度會比此階層的額定位元權重更好。此種演算法提供本質的數位碼冗位，此可減輕每一階層中的比較器之精準度需求。

各種不同的電路技術已經被開發使用，包含切換式電容器電路與電荷域電路，實現了管線ADC。本發明有關於電荷域管線ADC。使用本發明的電路技術便能夠實現所有眾所周知的傳統管線ADC所使用之演算法。

在習知技術中，利用切換式電容器電路技術實現了大多數的管線ADC。在這些電路中，將訊號表示成暫時儲存於電容器上的電壓。透過使用MOS開關以及運算放大器來實現訊號之管線操作技術。由於需要使用運算放大器，這些方法會消耗相對較大量的電力，並且受限於取樣率。

電荷域管線ADC具有不需運算放大器充當管線必要組件之優點。其反而是直接將電荷封包從每個管線階層以必要的電荷增益轉移至下一個。

習知技術之電荷域管線ADC已因諸多不同的結構缺陷而受限於準確度或者操作速度。由於管線階層之間BBD電荷轉移不精準的本質，因此BBD基礎之ADC已遭遇到非線性以及其他不準確之問題。CCD基礎之實現方式則由於需要以高速時脈訊號驅動數個CCD閘而已遭遇到電力消耗過大之問題。

本發明提供一種使用MOS BBD之改良ADC實現方式。藉由使用錐形管線，此種實現方式相較於其他電荷域 方法，實現較低之電力消耗以及改良之解析度，其中在後端的管線階層中，相較於前端者，會減少所要處理的電荷數量。在其中之一實施例中，藉由改善眾所周知的”提升”電荷轉移電路之傳統BBD，提供高速以及高準確度(A/D)轉換。

本發明範例實施例的說明如下。所有專利、公開申請書、以及所引證的參考文獻之學說，在此合併參考其全部。

傳統使用共閘極之FET充當電荷轉移裝置，藉以實現MOS BBD管線，其將電荷從一管線階層傳達至下一個管線階層。在同一發明者的先前專利申請書中(美國專利申請書第11/807,914號，於2007年3月30日入檔，標題為”提升電荷轉移電路”)，在此合併參考其全部。能夠使用傳統或者提升電荷轉移電路來實現本發明之ADC；較佳實施例則是利用提升電荷轉移電路，其提供較高的操作速度以及準確度。在以下的探討與圖示中，抽象地描繪電荷轉移電路，並且說明這些電路的某些行為觀點，但不提供如此電路之操作細節。

在以下的說明中，假設電子為訊號之電荷載子，而NFETs則是用於訊號電荷之轉移，以探討所有的電路。藉由利用PFETs與反相的訊號及控制電壓極性，使用電動充當電荷載子，便能夠同樣適當地應用相同的電路。

圖1輔助說明本發明所利用之通用型式BBD管線基本原理，其敘述單階層的如此管線。在此階層中，將電荷儲 存在連接於儲存節點2以及電壓V_C1 之間的電容器5上。電荷經由電荷轉移電路1進入此階層中，並且之後經由電荷轉移電路3而退離此階層。電壓V_C1 為數位時脈訊號，其控制此階層中的電荷處理時序。其他並無顯示的數位時脈訊號可用來控制電荷轉移電路之行動。

管線階層之操作波形顯示於圖2。在時間t₀ ，時脈電壓V_C1 具有正值25。圖1儲存節點2的電壓V₂ 同樣也位於高初始電壓21。在t₁ ，負電荷經由電荷轉移電路1開始由前一個階層轉移(圖1的左邊)進入所示之該階層。隨著此一負電荷累加於電容器5上，V₂ 會降至一更負之數值。如果轉移相對較小的負電荷，節點2的電壓便會安定至相對較高之數值22A；而較大的電荷轉移，節點2則會安定於更負之電壓22B。在時間t₂ ，完成電荷進入此階層之轉移。藉由眾所周知的表示式Q＝CV，節點2的電壓與電荷便有所關係，其中C為節點2的總電容量。在圖1中，C由電容器的電容量C加上節點2的任何寄生電容量所構成；如此的寄生電容量通常微小，而在此探討中予以忽略。

當時脈電壓V_C1 切換至低態時，脫離此階層的電荷轉移便會開始於時間t₃ 。電容器5連接此一電壓轉變至節點2，同樣也驅使V₂ 為低態。電荷轉移電路會吸收來自電容器5之電荷，限制節點2之負偏離，並且最終致使節點2在t₄ 安定於電壓23。電壓23為電荷轉移電路3之特性，並且與已經儲存在節點2上的電荷數量無關。電荷轉移電路會將從電容器5所吸收的電荷轉移至節點4，其為所顯 示的階層後端之一階層部分。在t₄ 之後，電荷的轉移便完成。

最後，在時間t₅ ，時脈電壓V_C1 返回至其初始狀態(電壓25)。此正向之轉變會藉由電容器5耦合至節點2，使節點2上升至電壓24。忽略寄生電容，在此一轉變期間中，無任何的電荷會流過或流離節點2；在t₅ 之轉變期間中，V₂ 之電壓變化因此等於V_C1 之電壓變化。由於在此一轉變一開始2的數值，即電壓23，與所處理的電荷無關，因此電壓24同樣也與所處理的電荷無關。此一轉變完成操作循環週期；所產生的節點2之電壓24因此為下一個循環週期之初始電壓。因此，此一階層的初始電壓狀態為固定而週期性的，而電壓21＝電壓24。所以，節點2上的初始與最終電荷同樣也會相等，而且所轉移出的電荷會等於轉入的電荷。

總之：在t₁ －t₂ 期間中，電荷會轉移至圖1所示的階層之中；在時間t₂ 與t₃ 之間，其暫時儲存在電容器5上，並且呈現出V₂ 的數值；在時間t₃ －t₄ 期間中，此電荷會全部轉移至下一階層；在t₅ ，此一階層會返回至其初始狀態，在此準備接收輸入之電荷。因此，所示的基本階層充當一種類比電荷封包之位移暫存器。

應該了解到的是，實際的電路在諸多細節上不同於此一理想化之敘述。如此的偏差包含諸如非零的寄生電容以及非理想的電荷轉移。然而，這些效應並不會改變上述的基本操作原理；而且就有用的目的而言，這些原理能夠充 分準確地施加於實際的電路。

傳統BBD電荷管線已經用於同時控制電荷儲存電容器以及電荷轉移FETs之簡單兩相數位時脈訊號。諸如圖1以及以下所要說明的管線電路同樣也使用兩相時脈激勵系統來操作。然而，在這些電路中，需要提供電荷轉移電路的行動以及其階層中時脈所激勵的其他諸如電容器切換事件之獨立控制。以此，本發明之電路利用控制著電荷轉移電路行動之額外時脈訊號。將以圖3與4為輔助來解釋這些訊號及其功能。

圖3顯示包含兩個連續階層之管線節段，每階層皆相似於圖1的基本管線階層。此一管線階層節段由共同建構第一管線階層之第一電荷轉移電路31、第一儲存節點32與第一電容器35、以及一起建構第二管線階層之第二電荷轉移電路33、第二儲存節點34與第二電容器36、以及並無顯示的下一個管線及輸入點之第三電荷轉移電路37所構成。時脈電壓V_C1 與V_C2 分別會驅動這兩個電容器；而數位時脈訊號S_CT1 與S_CT2 則控制電荷轉移電路。

與圖3電路操作相關的波形顯示於圖4。有關於圖3中第一階層之波形V₃₂ 與V_C1 分別相同於圖2中的V₂ 與Vc₁ 。有關於圖3中第二階層之波形V₃₄ 與V_C2 相似，但偏移第一階層一半時脈週期。因此，圖3的兩階層以整個時脈週期交替半週操作。在所示的第一半週期間中，當電荷透過電路轉移電路31轉移至圖3的第一階層之中，電荷便會透過電荷轉移電路37轉移出第二階層(進入下一階 層，並無顯示)。相似的是，在第二半週期間中，隨著電荷透過電荷轉移電路33而轉移出第一階層，電荷便會轉移進入第二階層之中。

為了控制電荷轉移之方向，需要有所選擇地將適當的電荷轉移電路致能。數位訊號S_CT1 與S_CT2 提供此種控制。如圖4所示的，在t₁ －t₂ 期間中，宣告S_CT1 設定(高態)。此一控制訊號會致能電荷轉移電路31與37，在上述的此一時間區間中，其為有效的。在第二半週t₃ －t₄ 所相應的時間區間中，宣告S_CT2 設定，致能電荷轉移電路33。數位訊號S_CT1 與S_CT2 用以控制電荷轉移電路行動之確切機構與本發明不相干。如此的控制之某些範例說明於前述的專利申請書美國專利申請書第11/807,914號，於2007年月30日建檔，標題為”提升電荷轉移電路”)。

方才所說明的兩相操作模式隨同電荷轉移電路之控制(由等效於S_CT1 與S_CT2 之訊號所控制者)使用於以下所要說明的所有管線電路中。為文脈清晰起見，在之後的圖示或說明中不再重複這些細節。

為了從相似於圖1層階層所組成的管線來形成電荷域ADC，除了電荷儲存與偏移之外，尚需要最少的兩種操作：電荷必須與一參考數值比較，典型為另一電荷；以及參考電荷必須有條件地附加於訊號電荷(此”附加”可以是不同符號的)。在本發明的ADC中，這兩種操作實現於數個管線階層每一者之中。這些操作的實現說明於下，以電荷的條件附加開始。

有條件的電荷附加所使用的基本原理敘述於圖5，其操作波形顯示於圖6。就此一探討之目的而言，顯示一單端階層。在實際的ADC設計上，差動操作通常為較佳的，在本發明的範疇內，兩模式皆為可行。

圖5所示的管線階層保留圖1所示的所有構件。此外，圖5包含兩個新構件：連接於電荷儲存節點2與電壓V_QR1 之間的電容器6(以C₆ 為其數值)、以及連接於節點2與電壓V_P 之間的開關7。開關7受控於週期性的數位時脈訊號(視同圖6的S₇ )。

圖6顯示圖5電路之操作波形。圖6中的初始條件相似於圖2：Vc₁ 處於高態電壓45，而節點2的電壓V₂ 則是處於高態電壓41。此外，V_QR1 處於高態電壓47，而開關則是處於截止狀態，由圖6其控制訊號S₇ 之低態數值所指明的。如圖2，電荷轉移至t₁ 與t₂ 之間的層階層之中，致使V₂ 以輸入電荷之比例降低，安定於電壓42。V₂ 因輸入電荷所致的改變反比於節點2的電容量，如以上所解釋的。在圖5中(忽略寄生電容)，此一總電容量為C＝C₅ ＋C₆ 。

在電荷轉入之後，圖5的新特徵便會開始有所作用。在時間t_3A ，電壓V_QR1 有條件地從其高態47切換至低態48。V_QR1 此種有條件的轉變會因電容分壓而透過C₆ 連接至節點2，此處其產生相似但較小的電壓改變。如果V_QR1 切換，則節點2上的電壓會改變為電壓49(虛線)，而如果不切換，則保持在電壓42(實線)。

在時間t₃ ，V_C1 會從高態電壓45切換至低態電壓46， 使電荷轉移出此階層。如同參照圖2所解釋的，由於透過電容器5之耦合而將節點2驅動至較低的電壓。電荷轉移電路會從節點2移除電荷，並且將之轉移至下一階層。在t₄ ，V₂ 會安定於電壓43，其與之前在節點2上的電荷無關，且此階層之電荷轉出完成。

在t₅ ，V_C1 與V_QR1 兩者皆會返回至其初始高態(分別為電壓45與47)。在每一時脈週期中，對V_C1 而言此一轉變相同。然而，V_QR1 可能已經處於其高態電壓47，端視其是否在t_3A 切換而定。因此，在t₅ 連接至節點2之正步階會端視V_QR1 之狀態而具有不同的數值，導致不同的終值電壓。圖5中所附加的開關7用以將節點2上的電壓(以及電荷)恢復至可重複的狀態，而不論在t₅ V_QR1 的狀態為何。在t₅ －t₆ 期間中，開關7導通，如同其控制訊號S7之高態所指示的，因此在節點2上建立一可重複之電壓，以便開始下一個週期，所以電壓44＝電壓41。以理想開關來說，電壓44＝V_P ；實際的MOS開關會引進一小”柱腳”，致使電壓44≠V_P 。然而，此種非理想性質為一週期接著一週期可重複的，所以在實際電路中，電壓44＝電壓41的條件仍然符合。

不像圖1的狀態，其轉移進入此階層的電荷隨後便轉出，而不需更改，在圖5電路中所輸出的電荷通常會不同於輸入的電荷： Q_OUT ＝Q_IN ＋C₆ △V_QR1 ＋Q_CONST 方程式1

其中C₆ 為電容器6之電容量，△V_QR1 為V_QR1 在t_3A 之變化量，而Q_CONST 則為固定之電荷，端視V_P 、電壓43、45與46、以及電容器數值而定。如同圖6中所顯而易見的，如果V_QR1 切換，則△V_QR1 等於(電壓48－電壓47)，而如果不切換，則等於零。所要注意的是，C₆ △V_QR1 與Q_CONST 兩者可以是正或者負的量。

當圖5的電路用來形成管線ADC其中一階層，便會致使(電壓48－電壓47)量等於參考電壓，為方便起見將稱之為V_R1 。所以，C₆ △V_R1 量因C₆ 固定於所給定的例證而成為參考電荷。因此，在t_3A △V_QR1 ＝V_R1 或者△V_QR1 ＝0之有條件選擇於方程式1中乃是相應於參考電荷C₆ 條件的附加至輸入電荷封包Q_IN 。圖5的電路因此提供電荷域ADC實現方式所需的兩操作之其中一種。

所要強調的是，t_3A 確切的位置對圖5電路之操作而言並不要緊。V_QR1 能夠發生在t₀ 與t₃ 之間的任何時間，而無電路性能之改變；在某些可實行的條件下，其同樣也可發生於t₃ －t₄ 之時間區間中。

在某些ADC實現方式中，於單一管線階層期望提供超過一個的有條件之電荷附加。如此一階層的範例顯示於圖7。除了圖5電路之構件之外，此一電路尚包含額外的電容器6A與電壓源V_QR2 。除了在t_3A 電壓V_QR1 與V_QR2 每個皆會經歷一獨立的有條件轉變之外，分別為V_R1 與V_R2 之大小，如此一階層的操作相同於圖5者。此階層所產生的電荷轉移函數給定為：

Q_OUT ＝Q_IN ＋C₆ △V_QR1 ＋C_6A △V_QR2 ＋Q_CONST 方程式2

相同的原理能夠延伸至任何數目之電容器與V_R 數值。

電荷域ADC操作所需的剩餘運算為電荷之比較。圖8顯示提供此一操作之電路。圖8的電路相同於圖1者，然附加電壓比較器8與閂鎖器9。

比較器8會比較節點2之電壓與參考電壓V_RC 。如同連結圖1與2所指出的，在t₂ 之後節點2上的電壓端視所轉入此階層的電荷數量而定：在圖2中，例如兩個不同的輸入電荷量在節點2上分別產生電壓22A與22B。由於此一從屬關係，電壓比較器8達成節點2上的電壓與參考值之比較。閂鎖器9會在數位時脈訊號V_C2 所定義的t₂ 與t₃ 之間的時間點上捕捉此比較之結果，並且提供一數位輸出電壓V_B 。

如上述，諸多實際的電荷域管線ADCs利用差動電路。在如此的電路中，以電荷對來表示訊號，其中電荷對之差量正比於訊號。此種設置允許以單極性電荷封包之雙極性訊號表示方式，並且同樣也能夠提供動態範圍與雜訊免疫優點。

圖9闡述一種差動管線階層，其在功能上類似於圖的單端階層。圖9的電路包含兩個電荷管線，每個皆相同於圖1者。上管線包含構件1A、2A、3A、4A與5A，等效於圖1的構件1、2、3、4與5。下管線包含構件1B..5B，等效於圖1的構件1..5。此一電路中的閂鎖器9提供相同 於圖8之功能。然而，在此種差動配置中，比較器8會比較兩電荷儲存節點A與B之電壓，而非如同圖8者比較一固定之參考值。因此，圖9比較器之判斷乃是基於t₂ －t₃ 時間區間中差動電荷訊號之符號。

上述的數種電路配置提供實現管線電荷域A/D轉換所需之所有的操作：亦即電荷儲存與轉移、電荷比較、以及有條件與固定電荷之附加。這些操作能夠以各種不同方式組合，藉以實現諸多不同的ADC演算法。基於這些操作的兩個ADCs範例給定於下；其中一者每個管線階層實現一次基本的一位元轉換；而另一者則每個管線階層實現一次RSD(有時稱為”1.5位元”)轉換。

圖10闡述一種差動電荷域管線ADC階層，其每階層解析一個位元。所示的電路組合圖9的基本差動管線、比較器與閂鎖器、以及圖5條件性電荷附加能力(在此以差動形式所使用的)。這些構件相似地視為先前圖示中所相應的構件，並且以相同的方式運作。此外，圖10的電路包含一邏輯電路區塊，由反相器71與OR邏輯閘72和73、加上準位偏移器74與75所構成。

在操作上，兩管線及每個皆相似於圖5電路運作，V_QR1A 與V_QR1B 每個作用於其個別的管線，相似於圖5的V_QR1 。圖10中的邏輯方塊會致使不是V_QR1A 便是V_QR1B (但並非兩者皆是)在適當的時間點從高態切換至低態。相應於OR－邏輯閘輸出端上的邏輯準位，藉由準位偏移器74與75提供確切的高與低態電壓V_H 和V_L 。此一電路中兩管線每個的 操作波形相同於圖6者。時脈電壓V_C3 判斷V_QR1A/B 切換之時序，等效於圖6之t_3A 。在V_QR1A/B 切換之前或者同時的時間點上以時脈激勵閂鎖器9(藉由時脈電壓V_C2 )。由於這些操作條件，圖10中的兩管線便會根據以下的方程式來處理電荷： Q_OUT ＝Q_INA ＋C₆ △V_QR1A ＋Q_CONST 方程式3A Q_OUT ＝Q_INB ＋C₆ △V_QR1B ＋Q_CUNST 方程式3B

其中C6為電容器6A與6B之數值，而△V_QR1A 與△V_QR1B 則等於△V_R ＝V_L －V_H ，或者等於零。(為簡化起見而在此假設電容器6A與6B之數值相等，以及假設兩者皆由相同的△V_R 數值所驅動；這些限制並非必要的)。在比較器的判斷上，方程式3A與3B中有條件的電荷從屬關係能夠表示為： C₆ △V_QR1A ＝bC₆ △V_R 方程式4A C₆ △V_QR1A ＝(1－b)C₆ △V_R 方程式4B

其中b為輸出位元判斷之數值，數值1或0。

在差動管線配置中，藉由”A”電荷與”B”電荷之間的差量來表示其訊號：Q＝Q_A －Q_B 。因此，方程式3A、3B、4A與4B可組合以表示差動訊號電荷之整階層轉移函數： Q_OUT ＝Q_IN ＋(2b－1)C₆ △V_R ＝Q_IN ＋(2b－1)Q_STAGE 方程式5

其中Q_STAGE ＝C₆ △V_R 。方程式5顯示此階層不是附加Q_STAGE 至輸入電荷(若b＝1)便是從輸入電荷中減去Q_STAGE (若b＝0)。在眾所周知用於A/D轉換的連續－趨近演算法中，此一操作可識為其中一個階段，如同施加至一預示訊號。

N個如此層階層之管線因此會產生電荷轉移函數： Q_OUT(N) ＝Q_IN ＋(2b₁ －1)Q_STAGE(1) ＋(2b₂ －1)Q_STAGE(2) ...＋(2b_N －1)Q_STAGE(N) 方程式6

如果階層電荷Q_STAGE(k＋1) 每個皆較小於前一者Q_STAGE(k) ，則此一階層數之電荷比較與預示加法便會收斂至Q_OUT(N) ＝0。特別的是，如果階層電荷縮小尺度致使Q_STAGE(k＋1) ＝(1/2)Q_STAGE(k) ，則比較器判斷序列b₁ 、b₂ ...b_N 便會組成N位元偏移二進制趨近之位元成為Q_IN /2Q_STAGE(1) 。在此一狀況下，能夠趨近之全尺度範圍為－2Q_STAGE(1) Q_IN <2Q_STAGE(1) 。

此種演算法其中一個特性為，就位於轉換處理全尺度範圍之內的管線輸入訊號而言，來自每個階層(k)的輸出差動電荷皆遵從以下條件： |Q_OUT(N) ||Q_STAGE(k) | 方程式7

因此，每個連續階層需要處理較少於前一個階層之差 動電荷。就二進制階層縮放尺度而言，每個連續階層需要處理前一階層大半部分的電荷。此一事實可能會致使本發明其他之優點。

如同以上所點出的，在電荷儲存節點(例如，圖5的節點2)上的電壓變量為△V＝Q_IN /C，其中C為節點上的總電容量。在實際的電荷域電路中，在此一儲存節點上最大的電壓變量△V必須侷限於所使用的半導體處理、有效的時脈電壓等等所指定之限制。就進入此階層所給定的電荷而言，如此的限制會在此階層中總節點電容量上增加最小可能尺寸之負擔；如果我們稱電荷儲存節點上最大可容許的電壓擺幅為△V_MAX ，則我們便能夠將節點電容量上的限制表示為： C_NODE >Q_IN /△V_MAX 方程式8

然而，大的C_NODE 數值所具有的缺點為：其降低給定的電荷訊號所呈現於比較器的電壓。所以，就所給定的比較器電壓解析度(例如，為電壓雜訊或偏移量所限制者)而言，最小可解析的電荷反比於C_NODE 。將期望盡可能地降低C_NODE ，藉以最大化電荷解析度(乃至有效位元中的整個ADC解析度)。因此，方程式之限制與高ADC解析度之目標有所抵觸。

本發明提供一種滿足方程式8之工具，同時提供高ADC解析度。方程式7指示相較於前一階層，管線中每個階層所要處理的差動電荷訊號減少。(在二進制管線中，其乃是 以二的因數減少)。因此，就每個連續管線層級而言，滿足有關於差動電荷訊號之方程式8所需的最小可容許之節點電容量較小。然而，為了利用此種機會，在每個連續階層上，不僅是差動電荷，連包含差動對的個別電荷也必須減少。

每個階層上的共模(CM)電荷定義為這兩個電荷封包的平均值。即使在每個階層上，訊號之電荷(亦即，電荷封包之差量)因比較器與電荷附加之組合行為而有所減低，但CM並不會。使用其定義，我們便能夠組合方程式A、3B、4A與4B、以及Q_STAGE 之定義，得到： Q_CM－OUT ＝1/2(Q_OUTA ＋Q_OUTB )＝1/2{(Q_OUTA ＋Q_OUTB )＋[b＋(1－b)]C₆ △V_R ＋2Q_CONST }＝Q_CM－IN ＋1/2C₆ △V_R ＋Q_CONST ＝Q_CM－IN ＋1/2Q_STAGE ＋Q_CONST 方程式9

方程式9顯示每階層上的CM電荷變動其階層一固定的數量特性。(此一數量與階層的位元判斷無關)。如以上所述，Q_STAGE 端視C₅ 以及數個其他之電壓而定。因此，諸如可選擇C₆ 以及V_P 的數值，藉以致使Q_CM－OUT 從一階層至另一階層地減少，恰如Q_STAGE 所從事一般。此結果為能夠使每階層的總電容量較小於前一者；就二進制之尺度縮放而言，能夠趨近其大小的一半。

併入此種電荷與電容量從一階層至另一階層減低之管 線ADC結構稱為”錐形管線”。其具有超越習知技術BBD基礎ADCs之數個重要優點：藉由降低一連串階層之總電容量，其減少操作之電路；同理，其降低附加於管線中的總”kTC”雜訊(因而改善ADC之解析度)；其增加管線後端階層比較器之電荷解析度，因而實現較高之整體解析度；以其降低管線所需的總電容量，因而減小電路之面積。

為了利用錐形管線中後端管線階層所增加的比較器電荷解析度，必須利用一種避免在前端階層中不確切比較器判斷連累最後A/D轉換精準度之演算法。此種需求眾所周知的解決方式為利用冗位，致使後端的階層能夠修正不確切的前端判斷。基於此種觀念所廣泛使用的演算法為RSD(有時稱為”每階層1.5位元”)之演算法。在此種方式中，每個管線階層具有兩個不同臨界值之獨立比較器、以及兩個相應的有條件切換電容器對。RSD演算法已經廣泛地實現於切換式電容器管線之中，但並無實現於之前的電荷域管線中。其在BBD電荷管線中的使用為本發明之一特徵。

圖11闡述實現RSD演算法的差動電荷域管線ADC階層其中之一階層。除了比較器、閂鎖器、邏輯方塊、以及有條件切換式電容器完全一樣之外，其相似於圖10之電路。再者，提供兩個比較器偏移之臨界值，致使每一者皆會在”A”與”B”儲存節點之間的特定電荷不平衡下進行切換，而不是在圖10所示的平衡點上切換。儘管並非必需的，然其比較器典型地具有大約對稱於平衡點之臨界值， 如圖11所指示的。兩閂鎖比較器之判斷從其階層輸出充當數位訊號b與b’。

假設圖11之階層置於管線中，其中輸入電荷範圍相同於圖10之二進制階層，再且圖11每個有條件切換式電容器為圖10所相應的電容器之一半大小。因此，如果驅動圖11中的兩比較器成為相同的判斷，指示”A”與”B”儲存節點之間的大電荷差量，則輸入位元b與b’會具有相同的數值，而且差動電荷對相同分支上的有條件切換電容器兩者皆會切換。在此一狀況下，階層轉移函數給定為方程式5，正如圖10之電路。然而，如果輸入電荷接近平衡，則b與b’便會互補，而且將1/2Q_STAGE 之電荷附加於每個輸出電荷封包。在此一狀況下，輸出(差動)訊號電荷並不會改變(Q_OUT ＝Q_IN )。

這些操作的其中一個結果為階層輸出電荷仍會遵從方程式7。另一個結果則是每階層所解析的額外位元會提供所需的冗位，致使能夠使用後端的位元判斷來修正前端較不確切者。因此，在後端階層錐形管線所提供的已改善之電荷解析度能夠用來提供整個改良的ADC解決方式。在此一範例中從一階層至另一階層的電荷縮放仍為因數2，正如上述的二進制管線ADC。

圖8與9闡述本發明的管線對A/D轉換之兩個典範應用。對熟知目前ADC技術者而言，基於相同管線之相似方法將會是顯而易見的。範例包含藉由使用多個比較器與有條件切換電容器對而每階層解析兩個或者多個位元之管 線ADCs。

主要已經參照差動電荷管線說明了錐形管線原理。在某些應用中，諸如所要轉換的輸入訊號為單端電荷者(如同在成像儀中的)，單端ADC管線的配置乃是較佳的。錐形管線原理同樣也能夠適當地應用於如此的應用中。

儘管已經參照範例實施例而特別地說明顯示以及說明了本發明，然熟知本項技術者將會了解到可從事型式與細節上各種不同的改變，而不違反所附的申請專利範圍所包含之本發明範疇。

1‧‧‧電荷轉移電路

1A‧‧‧電荷轉移電路

1B‧‧‧電荷轉移電路

2‧‧‧儲存節點

2A‧‧‧儲存節點

2B‧‧‧儲存節點

3‧‧‧電荷轉移電路

3A‧‧‧電荷轉移電路

3B‧‧‧電荷轉移電路

4‧‧‧節點

4A‧‧‧節點

4B‧‧‧節點

5‧‧‧電容器

5A‧‧‧電容器

5B‧‧‧電容器

6‧‧‧電容器

6A‧‧‧電容器

6B‧‧‧電容器

7‧‧‧開關

7A‧‧‧開關

7B‧‧‧開關

8‧‧‧電壓比較器

9‧‧‧閂鎖器

31‧‧‧第一電荷轉移電路

32‧‧‧第一儲存節點

33‧‧‧第二電荷轉移電路

34‧‧‧第二儲存節點

35‧‧‧第一電容器

36‧‧‧第二電容器

37‧‧‧第三電荷轉移電路

71‧‧‧反相器

72‧‧‧OR邏輯閘

73‧‧‧OR邏輯閘

74‧‧‧準位偏移器

75‧‧‧準位偏移器

從以下本發明範例實施例更特別的說明，前述者將顯而易見，如所附的圖示中所闡述的，其中在所有不同的圖示中，相似的參考字元指稱相同的部件。附圖並不需要按比例繪製，基於闡述本發明之實施例而強調其設置。

圖1顯示一種BBD電荷管線階層之簡化電路圖。

圖2闡述與圖1相關之電壓波形。

圖3顯示兩階層之BBD電荷管線。

圖4闡述與圖3有關之電壓波形。

圖5顯示一種包含有條件的電荷附加之BBD電荷管線階層。

圖6闡述與圖5有關之電壓波形。

圖7顯示一種包含有條件的電荷附加之BBD電荷管線階層，所附加的電荷則是由兩個獨立的組件所構成。

圖8顯示一種包含電荷比較之單端BBD電荷管線階 層。

圖9顯示一種包含電荷比較之差動BBD電荷管線階層。

圖10顯示每階層解析一個位元的差動電荷管線ADC之其中一階層。

圖11顯示實現RSD演算法的差動電荷管線ADC之其中一階層。

1‧‧‧電荷轉移電路

2‧‧‧儲存節點

3‧‧‧電荷轉移電路

4‧‧‧節點

5‧‧‧電容器

Claims (18)

1. 一種使用貯體隊伍電荷轉移之電荷域管線，包含：一第一電荷轉移電路；一第二電荷轉移電路；一連接至第一電荷轉移電路與第二電荷轉移電路之節點；一連接至其節點進而連接至一時脈電壓之電容器；一連接至其節點之切換電壓；第一或第二電荷轉移電路其中至少一者為一種提升電荷轉移電路；配置用以提供第一電荷轉移電路與第二電荷轉移電路之間的電荷儲存與電荷轉移時序獨立控制之控制電路；以及其中控制電路更進一步提供管線中電荷轉移方向之控制。
2. 如申請專利範圍第1項之電荷域管線，包含：一連接至節點進而連接至條件電壓之第二電容器，此第二電容器則是配置用以提供條件電荷至其節點。
3. 如申請專利範圍第2項之電荷域管線，其中的第二電容器乃是基於比較節點電壓與一參考電壓而提供條件電荷至其節點。
4. 如申請專利範圍第2項之電荷域管線，進一步包含連接至節點進而連接至條件電壓之多數電容器，多數電容器其中每個皆是配置用以提供條件電荷給予其節點。
5. 如申請專利範圍第1項之電荷域管線，其設置用以提供一種差動電荷域管線，並且進一步包含：一第三電荷轉移電路；一第四電荷轉移電路；一連接至第三電荷轉移電路與第四電荷轉移電路之第二節點；一連接至其節點進而連接至第二時脈電壓之第二電容器；以及一分別連接至第一節點與第二節點之第三與第四電容器，其並配置用以提供條件電荷至第一電荷轉移電路以及第三電荷轉移電路其中一者。
6. 如申請專利範圍第5項之電荷域管線，其中第三電荷轉移電路以及第四電荷轉移電路至少其中一者為提升電荷轉移電路。
7. 如申請專利範圍第5項之電荷域管線，其中的第三電容器乃是基於比較第一節點以及第二節點之電壓而提供條件電荷。
8. 如申請專利範圍第5項之電荷域管線，進一步包含連接至第一與第二節點並且配置用以提供條件電荷至第一電荷轉移電路以及第三電荷轉移電路其中一者之多數條件電荷電容器。
9. 如申請專利範圍第8項之電荷域管線，其中的多數電容器乃是基於不同臨界值下比較第一節點以及第二節點之電壓而提供條件電荷。
10. 一種使用貯體隊伍電荷轉移之管線電荷域類比至數位轉換器，包含：一第一電荷轉移電路；一第二電荷轉移電路；一連接至第一電荷轉移電路與第二電荷轉移電路之節點；一連接至其節點進而連接至一時脈電壓之電容器；一連接至其節點之切換電壓；其中第一或第二電荷轉移電路其中至少一者為一種提升電荷轉移電路；以及配置用以提供第一電荷轉移電路與第二電荷轉移電路之間的電荷儲存與電荷轉移時序獨立控制之控制電路以及其中控制電路更進一步提供管線中電荷轉移方向之控制。
11. 如申請專利範圍第10項之管線電荷域類比至數位轉換器，其設置用以提供一種差動電荷域管線，其更包含：一第三電荷轉移電路；一第四電荷轉移電路；一連接至第三電荷轉移電路與第四電荷轉移電路之第二節點；一連接至其節點進而連接至第二時脈電壓之第二電容器；以及一分別連接至第一節點與第二節點並且配置用以提供條件電荷至第一電荷轉移電路與第三電荷轉移電路其中一者之第三與第四電容器。
12. 一種使用貯體隊伍電荷轉移之管線電荷域類比至數位轉換器，包含：一第一電荷轉移電路；一第二電荷轉移電路；一連接至第一電荷轉移電路與第二電荷轉移電路之節點；一連接至其節點進而連接至一時脈電壓之第一時脈電容器；連接至其節點進而連接至條件電壓之多數條件電荷電容器，多數條件電荷電容器其中每者皆配置用以提供條件電荷至其節點。
13. 如申請專利範圍第12項之管線電荷域類比至數位轉換器，其更包含：一第三電荷轉移電路；一第四電荷轉移電路；一連接至第三電荷轉移電路與第四電荷轉移電路之第二節點；一連接至其節點且連接至第二時脈電壓之第二時脈電容器；一連接至第一節點與第二節點並且配置用以基於不同臨界值下比較第一節點與第二節點之電壓來提供條件電荷至第一電荷轉移電路與第三電荷轉移電路其中一者之第二多數條件電荷電容器。
14. 如申請專利範圍第12項之管線電荷域類比至數位 轉換器，其中該管線係致能以實現一種RSD類比至數位轉換演算法。
15. 如申請專利範圍第12項之管線電荷域類比至數位轉換器，其中該管線係致能以實現二進制階層縮放。
16. 一種使用貯體隊伍電荷轉移之管線電荷域類比至數位轉換器，包含：透過多數節點串聯設置之多數電荷轉移電容器，每個節點皆進一步連接至個別之電容器，管線中連接至電容器之後端節點相較於連接至前端節點之電容器，具有較小的電容量。
17. 如申請專利範圍第16項之管線電荷域類比至數位轉換器，其設置以提供一種差動電荷域管線，並且進一步包含：一第三電荷轉移電路；一第四電荷轉移電路；一連接至第三電荷轉移電路與第四電荷轉移電路之第二節點；一連接至其節點進而連接至第二時脈電壓之第二電容器；以及一分別連接至第一節點與第二節點並且配置用以提供條件電荷至第一電荷轉移電路與第三電荷轉移電路其中一者之第三與第四電容器。
18. 一種使用貯體隊伍電荷轉移之管線電荷域類比至數位轉換器，包含： 透過多數節點串聯設置之多數電荷轉移電容器，每個節點皆進一步連接至個別之電容器，其中每個節點所提供的最大輸出電荷則是小於前端節點；以及配置用以提供多數電荷轉移電路之間的電荷儲存與電荷轉移時序獨立控制之控制電路。