TWI448161B - 於視訊解碼時動態頻率調整之方法、系統、與時鐘頻率控制器 - Google Patents

Description

於視訊解碼時動態頻率調整之方法、系統、與時鐘頻率控制器

本發明屬於視訊解碼領域。更具體而言，本發明係關於在視訊解碼期間動態頻率調整之方法。

例如活動圖像專家組(MPEG)標準(例如MPEG-3和MPEG-4)以及H.264標準等許多視訊標準均包括在視訊解碼期間之可變長度解碼(VLD)操作。在一硬體視訊解碼器中，可在特定處理器(例如，音訊/視訊處理器(AVP))處執行VLD操作。MPEG和H.264視訊編碼係複雜，且可能視壓縮比而定存在位元率變化。位元率變化在執行VLD操作時需要多麼快地計時AVP態樣引起波動。換言之，視訊訊框在執行VLD操作時可能需要可變之處理時間量。

在一典型之硬體視訊解碼系統中，藉由使系統能夠以解碼一視訊剪輯所需之最高處理速度解碼來執行VLD操作。該最高處理速度是"最壞情況"處理速度，且藉由確定該系統可解碼的視訊剪輯之最高位元率來選擇。舉例而言，可在裝運之前在製造工廠將最壞情況頻率硬連線至系統中。對最壞情況頻率之選擇可基於在硬體視訊解碼系統之設計期間對自客戶接收之視訊剪輯的分析。具體而言，典型之硬體視訊解碼系統不能在視訊解碼操作期間改變操作AVP之頻率。

對於構建於具有恆定電源之電腦系統中的硬體 視訊解碼系統(例如，桌上型電腦)而言，以最高頻率計時AVP會導致使用時間減少，且亦導致功率消耗增加。然而，構建於由電池供電之可攜式計算裝置中之典型硬體視訊解碼系統將遭受過量且不必要之功率消耗，因為即使對於無需以此一高頻率解碼之視訊剪輯，AVP亦消耗解碼最壞情況視訊剪輯所需之功率。過量之功率消耗會明顯減少可攜式計算裝置之使用時間，因為電池將更快需要充電。此外，儘管其他硬體視訊解碼系統使用時鐘閘控來節約功率，然而該等系統之時鐘樹仍繼續雙態轉換，從而亦導致過量且不必要之功率消耗。

本發明之實施例達成視訊解碼期間之動態頻率調整。本發明之實施例能夠在視訊解碼期間自適應地調整音訊/視訊處理器(AVP)之頻率。本發明之實施例藉由降低未使用之處理頻率來減少AVP之功率消耗。

在一實施例中，本發明提供在視訊解碼期間動態頻率調整之方法。量測用於在一處理器處對一視訊剪輯之一部分執行硬體可變長度解碼(VLD)之解碼時間。在一實施例中，該處理器係一圖形處理單元(GPU)之音訊/視訊處理器。在一實施例中，該部分包括該視訊剪輯之複數個訊框，並藉由對該複數個訊框之解碼時間平均化來確定該複數個訊框中每一個之平均解碼時間。

至少部分地基於該解碼時間來調整在視訊剪輯之視訊解碼期間控制處理器之頻率。在一實施例中，基於該頻率將解碼時間與所分配解碼時間加以比較。若解碼時間與所分配解碼時間不同，則調整頻率。在一實施例中，若解碼時間大於所分配解碼時間，則提高頻率，而若解碼時間小於所分配解碼時間，則降低頻率。在一實施例中，依據最大頻率調整限制調整頻率。在一實施例中，根據平均解碼時間線 性地按比例縮放頻率。在一實施例中，在一主機處理器之時鐘處產生頻率。

在另一實施例中，本發明提供一種視訊解碼系 統，其包括：音訊/視訊處理器，其用於對一視訊剪輯之一部分執行可變長度解碼(VLD)；解碼計時器，其用於量測對該部分執行VLD操作之解碼時間；時鐘，其用於產生該音訊/視訊處理器用以執行VLD操作之頻率；及自適應時鐘頻率控制器，其用於至少部分地基於解碼時間來調整頻率。在一實施例中，時鐘及自適應時鐘頻率控制器被包含於主機處理器中，且其中音訊/視訊處理器被包含於圖形處理單元(GPU)中。

在一實施例中，該部分包括複數個視訊剪輯訊 框，且自適應時鐘頻率控制器可操作以藉由對該複數個訊框之解碼時間平均化來確定該複數個訊框中每一個之平均解碼時間。在一實施例中，自適應時鐘頻率控制器包括活動平均濾波器，以用於確定該複數個訊框之平均解碼時間。在一實施例中，自適應時鐘頻率控制器可操作以基於頻率將該解碼時間與所分配解碼時間加以比較，且可操作以在該解碼時間不同於所分配解碼時間時調整頻率。在一實施例中，自適應時鐘頻率控制器可操作以在該解碼時間大於所分配解碼時間時增加頻率，且可操作以在該解碼時間小於所分配解碼時間時降低頻率。在一實施例中，自適應時鐘頻率控制器可操作以依據最大頻率調整限制調整頻率。在一實施例中，自適應時鐘頻率控制器可操作以根據平均解碼時間線性地按比例縮放頻率。

在另一實施例中，本發明提供音訊/視訊處理器 之自適應時鐘頻率控制器，其包括：平均解碼時間模組，其用於確定視訊剪輯之複數個訊框之平均解碼時間，其中該平均解碼時間係用於在音訊/視訊處理器處對該複數個訊框執行可變長度解碼(VLD)之總時間除以該複數個訊框；及自適 應頻率調整器，其用於至少部分地基於該平均解碼時間來調整控制VLD之頻率。

在一實施例中，平均解碼時間模組包括活動平均 濾波器。在一實施例中，自適應頻率調整器可操作以基於頻率來將平均解碼時間與所分配解碼時間加以比較，且可操作以在平均解碼時間不同於所分配之解碼時間時調整頻率。在一實施例中，自適應頻率調整器可操作以在平均解碼時間大於所分配解碼時間時提高頻率，且可操作以在平均解碼時間小於所分配解碼時間時降低頻率。在一實施例中，自適應頻率調整器可操作以依據最大頻率調整限制調整頻率。在一實施例中，自適應頻率調整器可操作以根據平均解碼時間線性地按比例縮放頻率。在一實施例中，其中自適應時鐘頻率控制器被包含於一主機處理器中，且其中音訊/視訊處理器被包含於一圖形處理單元(GPU)中。

100‧‧‧電腦系統

101‧‧‧主機處理器

102‧‧‧揮發性記憶體

103‧‧‧非揮發性記憶體

104‧‧‧資料儲存裝置

105‧‧‧顯示裝置

106‧‧‧字母數字輸入裝置

107‧‧‧光標控制裝置

108‧‧‧I/O裝置

110‧‧‧匯流排

120‧‧‧圖形處理單元

205‧‧‧視訊轉發器

206‧‧‧視訊

208‧‧‧視訊轉發時間

210‧‧‧計時器

213‧‧‧VLD完成時間

220‧‧‧自適應時鐘頻率控制器

225‧‧‧時鐘

228‧‧‧頻率

230‧‧‧平均器

235‧‧‧調整器

310‧‧‧音訊/視訊處理器

315‧‧‧VLD

320‧‧‧訊框緩衝器

在附圖之圖式中以實例方式而非限定方式闡述本發明，且在附圖中相同參考編號均指類似元件，在附圖中：圖1圖解說明一根據本發明一實施例之電腦系統之基本組件之概況圖。

圖2圖解說明一根據本發明一實施例用於自適應地控制時鐘頻率之主機處理器之方塊圖。

圖3圖解說明一根據本發明一實施例包括可變長度解碼(VLD)之圖形處理單元(GPU)之方塊圖。

圖4圖解說明根據本發明一實施例一視訊解碼期間動態頻率調整之過程之流程圖。

現在將詳細地介紹本發明之較佳實施例，其實例 圖解說明於附圖中。儘管將結合較佳實施例來闡述本發明，但應瞭解，該等較佳實施例並非意欲將本發明限定至這些實施例。相反地，本發明意欲涵蓋可包含於隨附申請專利範圍所界定之本發明精神及範疇內之替代、修改及等效方案。此外，在本發明實施例之如下詳細闡述中，列舉了眾多特定細節以提供對本發明之透徹理解。然而，熟悉此項技術者應瞭解，可在不具備該等特定細節之情況下實施本發明。在其他示例中，未詳細闡述眾所周知之方法、程序、組件和電路，以避免不必要地淡化本發明實施例之各態樣。

符號和命名法

下文詳細說明之某些部分係依據程序、步驟、邏輯塊、處理、及其他對電腦記憶體中資料位元之操作之符號表示法來呈現。此等說明和表示法係資料處理領域之技術人員用來向所屬領域之其他技術人員最有效地傳達其工作實質之手段。程序、電腦執行步驟、邏輯塊、過程等在此處且大體地設想為一導致所期望結果之自相容步驟或指令序列。該等步驟係需要對物理量實施物理調處之步驟。通常(儘管未必一定)，該些量採取電信號或磁信號之形式，其能夠在一電腦系統中儲存、轉移、組合、比較及以其它方式調處。已證實，主要出於常用之原因，將該些信號稱作位元、值、要素、符號、字符、項、數字或諸如此類有時比較方便。

然而，應記住，所有該些術語及類似術語均與適當之物理量相關聯，且僅作為應用於該些物理量之方便標記。除非可自下述論述中明顯看出另有具體規定外，應瞭解，在整個本發明中，使用例如"執行"或"量測"或"調整"或"確定"或"比較"或"增加"或"減少"或"控制"或"按比例縮放"或"緩衝"或"排序"或"轉發"或"解析"或"交錯"或"旋轉"或"再定位"或"儲存"等術語之論述係指一視訊解碼系統(例如圖1及2之主機處理器101及圖1及3之圖形處理單元(GPU)109、或類 似電子計算裝置)之行為和處理，該視訊解碼系統將電腦系統暫存器和記憶體內表示為物理(電子)量之資料調處並轉換為在電腦系統記憶體或暫存器內或其他此類資訊儲存、傳輸或顯示裝置內類似地表示為物理量之其他資料。

電腦系統平臺： 圖1圖解說明可在其上實施本發明實施例之實例性電腦系統100。一般而言，電腦系統100包括：用於傳送資訊之匯流排110，與匯流排110耦合以處理資訊和指令之處理器101，與匯流排110耦合以儲存處理器101之資訊和指令之揮發性記憶體102(亦稱作隨機存取記憶體(RAM))，及與匯流排110耦合以儲存處理器101之靜態資訊和指令之非揮發性記憶體103(在本文中亦稱作唯讀記憶體(ROM))。

在一實施例中，電腦系統100包括一可選資料儲存裝置104，例如一磁碟或光碟，及一與匯流排110耦合以儲存資訊和指令之磁碟驅動器。在一實施例中，電腦系統100包括：一可選使用者輸出裝置，例如耦合至匯流排110用於向電腦使用者顯示資訊之顯示裝置105；一可選使用者輸入裝置，例如包括字母數字鍵和功能鍵之字母數字輸入裝置106，其耦合至匯流排110以將資訊和命令選擇傳送至處理器101；及/或一可選使用者輸入裝置，例如游標控制裝置107，其耦合至匯流排110以將使用者輸入資訊和命令選擇傳送至處理器101。此外，一可選輸入/輸出(I/O)裝置108用於將電腦系統100耦合至(例如)一網路。

在一實施例中，電腦系統100還包括用於提供專用圖形渲染功能之GPU 120。GPU 120包括複數個用於執行解碼操作之硬體解碼塊，該解碼操作包括可變長度解碼(VLD)操作和逆轉換操作，例如分立餘弦逆轉換(iDCT)操作。應瞭解，GPU 120可經組態以根據任一在視訊解碼中使用VLD操 作之視訊編碼標準來解碼視訊。舉例而言，GPU 120可經組態以對使用活動圖像專家組(MPEG)標準(例如MPEG-3和MPEG-4)或H.264標準編碼之視訊實施解碼。

應瞭解，GPU 120可構建為一分立組件、一經設計以經由一連接器(例如，AGP槽、PCi-Express槽等)耦合到電腦系統100之分立圖形卡、一分立積體電路晶粒(例如，直接安裝在主板上)，或構建為包含於一電腦系統晶片組組件之積體電路晶粒中之積體解碼器裝置。另外，GPU 120上可包含一用於資料儲存之本地圖形記憶體。

視訊解碼期間之動態頻率調整

圖2圖解說明一根據本發明一實施例用於自適應地控制時鐘頻率之主機處理器101之方塊圖。在一實施例中，主機處理器101包括自適應時鐘頻率控制器220，其能夠基於處理器(例如，圖3所示AVP 310)執行硬體VLD操作所花費之時間來調整時鐘225之頻率228。在一實施例中，主機處理器101係一簡化指令集電腦(RISC)處理器。然而，應瞭解，主機處理器101可係任何類型之計算用於控制硬體視訊解碼器之頻率之微處理器。

主機處理器101之時鐘225產生頻率信號228。硬體視訊解碼系統(例如，GPU 120)之組件使用頻率228來解碼視訊剪輯。時鐘225係可動態控制，以使得在主機處理器101之操作期間能夠調整頻率228且無需對主機處理器101硬重設。具體而言，可在硬體視訊解碼系統之視訊解碼操作期間調整頻率228。在一實施例中，可以遞增方式調整時鐘225，例如0.5x、2.0x或2.5x。在另一實施例中，時鐘225以特定頻率操作，且操作頻率可在下述值之間切換：例如，333 MHz、666 MHz、1.0 GHz、1.33 GHz。

視訊轉發器205可操作以將視訊剪輯或視訊流之某些部分(例如，視訊206)轉發至硬體視訊解碼系統供解 碼。在一實施例中，該等部分係一視訊剪輯之訊框。在另一實施例中，該等部分係一視訊剪輯之巨集區塊。應瞭解，該等部分可係視訊剪輯之任一單元。一般而言，該部分越小，且因而需要處理之部分之數量越多，則執行視訊解碼所需處理速度越高。儘管本文使用一視訊剪輯之訊框來闡述本發明實施例，但應瞭解，熟悉此項技術者將理解該等實施例還可如何應用於一視訊流之其他部分，例如巨集區塊。還應瞭解，視訊轉發器205可構建為主機處理器101之硬體組件、韌體組件、軟體組件或其任一組合形式。

應瞭解，視訊轉發器205可操作以在時間上超前於供顯示之訊框來轉發供解碼之訊框。舉例而言，在自適應時鐘頻率控制器可操作以基於三個訊框之平均解碼時間來調整頻率228時，將三個訊框解碼並在顯示訊框之前確定解碼時間。

計時器210可操作以量測用於對硬體視訊解碼系統執行VLD操作所需之解碼時間。在一實施例中，視訊轉發器205在將視訊訊框轉發至硬體視訊解碼系統時通知計時器210。計時器210自視訊轉發器205接收視訊轉發時間208。在一實施例中，視訊轉發時間208係將特定部分轉發至硬體視訊解碼系統之時間(以毫秒為單位)。然而，應瞭解，視訊轉發時間208之格式可能與操作系統有關，且因此可能因操作系統而異。

在一實施例中，計時器210在完成對特定訊框之VLD操作時自硬體視訊解碼系統接收VLD完成時間213。計時器210可操作以藉由用訊框之VLD完成時間213減去訊框之視訊轉發時間208來確定特定訊框之解碼時間。在一實施例中，將訊框之解碼時間儲存於與計時器210相關聯之暫存器中。應瞭解，計時器210經組態以儲存任一數量之訊框解碼時間，且計時器210可包括任一數量之暫存器。在一實施 例中，計時器210可操作以維持複數個訊框之解碼時間直方圖。

自適應模組頻率控制器220可操作以至少部分地基於訊框之解碼時間在主機處理器101之運行期間調整時鐘225之頻率228。在一實施例中，自適應時鐘頻率控制器220包括平均解碼時間模組230(例如，一平均器)，以用於確定複數個視訊訊框之平均解碼時間。在一實施例中，平均解碼時間模組230係活動平均濾波器，例如盒形濾波器。應瞭解，平均解碼時間模組230可包括其他類型之濾波器。然而，濾波器之選擇通常係一部分地基於主機處理器101之處理能力之設計選擇。

平均解碼時間係複數個視訊訊框之總解碼時間除以包括該複數個訊框在內之訊框數量。舉例而言，計時器210可儲存解碼時間分別為13、14和18毫秒之三個訊框之解碼時間，此時平均解碼時間為15毫秒。

自適應頻率調整器235可操作以至少部分地基於訊框之解碼時間來調整時鐘225之頻率228。在一實施例中，自適應頻率調整器235可操作以至少部分地基於複數個視訊訊框之平均解碼時間來調整模組225之頻率228。在一實施例中，自適應頻率調整器235基於頻率228之當前值將平均解碼時間和所分配之解碼時間加以比較。所分配之解碼時間係分配用於執行VLD操作之時間，且基於頻率228。舉例而言，所分配用於每秒解碼30個訊框之解碼時間為每訊框30毫秒。

自適應頻率調整器235可操作以在所分配解碼時間不同於平均解碼時間時調整頻率228。在一實施例中，若解碼時間大於所分配解碼時間，由於所分配解碼時間不足以完全解碼該訊框，則自適應頻率調整器235可操作以提高頻率228。另一選擇為，若解碼時間小於所分配解碼時間， 則自適應頻率調整器235可操作以降低頻率228，從而減少執行VLD操作所不需要之過大處理速度。在一實施例中，若下一最低頻率增量過慢以致於無法解碼該訊框，則自適應頻率調整器235降低頻率。

在一實施例中，自適應頻率調整器235可操作以根據平均解碼時間線性地按比例縮放頻率228。在一實施例中，基於平均使用時間(例如，平均解碼時間除以所分配解碼時間)線性地按比例縮放頻率。舉例而言，在所分配解碼時間為每訊框30毫秒且平均解碼時間為每訊框15毫秒時，將頻率228按比例縮小一半。在一實施例中，藉由執行線性內插以確定處理器原本應以多快或多慢地來解碼先前複數個訊框而確定頻率228之新值。

在一實施例中，自適應頻率調整器可操作以依據最大頻率調整限制調整頻率228。最大頻率調整限制用於確保該頻率在解碼期間不會波動過大。在一實施例中，最大頻率調整限制將頻率調整量限定為一百分比變化量。在一實施例中，最大頻率調整限制限定頻率之降低量，以確保頻率228不會變得過慢。舉例而言，頻率調整量可被限定至頻率228減小25%。最大頻率調整限制亦可以包括最小頻率，以使頻率228不能低於最小頻率。

圖3圖解說明一根據本發明一實施例之圖形處理單元(GPU)120之方塊圖。GPU 120包括用於執行視訊解碼操作之硬體組件。在一實施例中，GPU 120包括包含硬體VLD 315之AVP 310。應瞭解，GPU 120可包括其他用於執行其他視訊解碼操作(例如逆變換操作)之組件。該等其他組件為熟悉此項技術者眾所周知，且在本文中未加以贅述，以避免不必要地淡化本發明實施例之各態樣。

如上文闡述，AVP 310自主機處理器101接收視訊206。VLD 315根據模組225所產生之頻率228對視訊206 執行硬體VLD操作。應瞭解，VLD 315經組態以根據動態頻率執行VLD操作。在完成VLD操作時，AVP 310將VLD完成時間213傳輸至主機處理器101。

在一實施例中，GPU 120還包括用於緩衝訊框之訊框緩衝器。由於AVP 310在顯示之前將訊框解碼，因而訊框緩衝器允許緩衝訊框。在一實施例中，在AVP 310處在音訊解碼之前將視訊解碼。在顯示之前，將已解碼訊框與已解碼視訊合併。該訊框緩衝器還用於在訊框解碼所花費時間長於當前頻率時減少影響。在一實施例中，訊框緩衝器能夠藉由一常數緩衝其解碼時間儲存於主機處理器101處之數量之訊框。舉例而言，在儲存四個訊框之解碼時間之情況下，訊框緩衝器可經組態以緩衝兩個訊框。

圖4圖解說明根據本發明一實施例在視訊解碼期間之動態頻率調整過程400之流程圖。儘管過程400中揭示了特定步驟，但該等步驟僅為實例性。換言之，本發明之實施例極適用於實施各種其他步驟或圖4所述步驟之變化形式。在一實施例中，由一控制視訊解碼系統之處理器執行過程400，例如由圖2所示用於控制圖3所示GPU 120之主機處理器101。

在過程400之步驟405處，量測用於在處理器處對視訊剪輯之一部分執行硬體可變長度解碼(VLD)之解碼時間。在一實施例中，如步驟410處顯示，記錄轉發訊框以供解碼之時間，例如視訊轉發時間208。在一實施例中，如步驟412處顯示，接收完成對訊框之VLD之時間，例如VLD完成時間213。在本實施例中，藉由用完成VLD之時間減去轉發訊框供解碼之時間來確定該訊框之解碼時間。應瞭解，步驟410和412為可選，且可以其他方式執行用於對訊框執行VLD之解碼時間。

在一實施例中，如步驟415處顯示，藉由對複數 個訊框之解碼時間平均化來確定該複數個訊框之平均解碼時間。應瞭解，可使用任何正數個訊框來執行本發明實施例，且該平均解碼時間用於與所分配解碼時間進行比較。

在步驟420處，將解碼時間(例如，平均解碼時間)與所分配解碼時間加以比較。所分配解碼時間係基於控制VLD之頻率而分配用於執行VLD之時間。若該解碼時間不同於所分配解碼時間，則調整頻率。在一實施例中，基於平均使用時間線性地按比例縮放頻率，該平均使用時間例如為解碼時間除以所分配解碼時間。在一實施例中，如步驟425處顯示，若該解碼時間大於所分配解碼時間，則提高頻率。如步驟430處顯示，若該解碼時間小於所分配解碼時間，則降低頻率。

如步驟428處顯示，若解碼時間與所分配解碼時間大致相同，則維持該頻率而不加以改變。應瞭解，若該解碼時間及所分配解碼時間二者均需要一可操作以便以指定增量提供頻率之時鐘之相同最小頻率增量，則該解碼時間與所分配解碼時間大致相同。舉例而言，若所分配解碼時間需要頻率為800 MHz而解碼時間為750 MHz，且時鐘可以666 MHz及1.0 GHz操作，則所分配解碼時間及解碼時間二者因均需要頻率1.0 GHz而大致近似。

在步驟435處，確定該調整是否在最大頻率調整限制內。舉例而言，最大頻率調整限制可限制頻率降低超過25%。若該調整量在最大頻率調整限制內，例如不大於25%，則過程400前進至步驟445。如步驟440處顯示，若該調整量不在最大頻率調整限制內，例如大於25%，則根據最大頻率調整限制來限制該調整量。

在步驟445處，在主機處理器之時鐘處依據任何調整產生該頻率。

本發明之實施例提供視訊解碼期間進態頻率調 整之方法和系統。本發明之實施例能夠自適應地在視訊解碼期間調整控制硬體VLD之頻率。本發明實施例能夠以訊框位準粒度調整頻率。本發明之其他實施例能夠以巨集區塊位準粒度調整頻率。藉由在視訊解碼期間基於執行VLD所花費時間之最近歷史來自適應地調整頻率，使未使用之處理速度所導致之過量功率損耗減少。若解碼進行得快於所需速度，則可降低頻率以放慢VLD，從而節省功率。

本文已出於例證和說明之目的提供了對本發明特定實施例之前述說明。其並非旨在作為窮盡性說明或將本發明限定為所揭示之確切形式，且根據上述教示可做大量修改及變化。本文所選擇及描述之實施例旨在對本發明之原理及其實際應用進行最佳解釋，從而使熟悉此項技術之其他人員能夠最佳地利用本發明及具有各種適合於所涵蓋具體應用之修改形式之各種實施例。本發明之範疇意欲由隨附申請專利範圍及其等效內容來界定。

Claims (21)

1. 一種在視訊解碼期間動態頻率調整之方法，該方法包括：量測在一處理器處對一視訊剪輯之一部分執行硬體可變長度解碼(VLD)之解碼時間；及至少部分地基於該解碼時間來調整在該視訊剪輯之該視訊解碼期間控制該處理器之頻率。
2. 如請求項1之方法，其中該部分包括該視訊剪輯之複數個訊框，且其中該方法進一步包括：藉由對該複數個該等訊框之該解碼時間平均化來確定該複數個該等訊框中每一個之平均解碼時間。
3. 如請求項1或2之方法，其中該至少部分地基於該解碼時間來調整控制該處理器之該頻率包括：根據該平均解碼時間線性地按比例縮放該頻率。
4. 如請求項1之方法，其中該處理器係一圖形處理單元(GPU)之音訊/視訊處理器。
5. 如請求項1之方法，其進一步包括在一主機處理器之時鐘處產生該頻率。
6. 如請求項1之方法，其中該部分包括該視訊剪輯之複數個 巨集區塊，且其中該方法進一步包括：藉由對該複數個該等巨集區塊之該解碼時間平均化來確定該複數個該等巨集區塊中每一個之平均解碼時間。
7. 一種視訊解碼系統，其包括：一音訊/視訊處理器，其用於對一視訊剪輯之一部分執行可變長度解碼(VLD)；一解碼計時器，其用於量測用於對該部分執行該VLD操作之解碼時間；一時鐘，其用於產生該音訊/視訊處理器藉以執行該VLD操作之頻率；及一自適應時鐘頻率控制器，其用於至少部分地基於該解碼時間來調整該頻率。
8. 如請求項7之視訊解碼系統，其中該部分包括該視訊剪輯之複數個訊框，且其中該自適應時鐘頻率控制器可操作以藉由對該複數個該等訊框之該解碼時間平均化來確定該複數個該等訊框中每一個之平均解碼時間。
9. 如請求項8之視訊解碼系統，其中該自適應時鐘頻率控制器包括一活動平均濾波器，以用於確定該複數個該等訊框之該平均解碼時間。
10. 如請求項7或8之視訊解碼系統，其中該自適應時鐘頻率 控制器可操作以根據該平均解碼時間線性地按比例縮放該頻率。
11. 如請求項7之視訊解碼系統，其中該時鐘及該自適應時鐘頻率控制器係包含於一主機處理器中，且其中該音訊/視訊處理器係包含於一圖形處理單元(GPU)中。
12. 如請求項7之視訊解碼系統，其中該部分包括該視訊剪輯之複數個巨集區塊，且其中該自適應時鐘頻率控制器可操作以藉由對該複數個該巨集區塊的該解碼時間平均化來確定該複數個該等巨集區塊中每一個之平均解碼時間。
13. 一種用於一音訊/視訊處理器之自適應時鐘頻率控制器，該自適應時鐘頻率控制器包括：一平均解碼時間模組，其用於確定一視訊剪輯之複數個訊框之平均解碼時間，其中該平均解碼時間係用於在該音訊/視訊處理器處對該複數個訊框執行可變長度解碼(VLD)之總量測時間除以該複數個訊框；及一自適應頻率調整器，其用於至少部分地基於該平均解碼時間來調整控制該VLD之頻率。
14. 如請求項13之自適應時鐘頻率控制器，其中該平均解碼時間模組包括一活動平均濾波器。
15. 如請求項13或14之自適應時鐘頻率控制器，其中該自適應頻率調整器可操作以根據該平均解碼時間線性地按比例縮放該頻率。
16. 如請求項13之自適應時鐘頻率控制器，其中該自適應時鐘頻率控制器係包含於一主機處理器中，且其中該音訊/視訊處理器係包含於一圖形處理單元(GPU)中。
17. 一種在視訊解碼期間動態頻率調整之方法，該方法包括：量測對應一時間長度的複數個解碼時間，以在一處理器處對一視訊剪輯之複數個第一訊框執行硬體可變長度解碼操作；根據該複數個解碼時間，確定該複數個第一訊框的平均解碼時間；儲存該複數個解碼時間於複數個暫存器；調整控制該處理器之頻率，以對該視訊剪輯之複數個第二訊框執行該可變長度解碼操作；其中，該頻率係根據該平均解碼時間而調整。
18. 如請求項17之方法，其中決定該複數個第一訊框的平均解碼時間之步驟係由一活動平均濾波器執行。
19. 一種視訊解碼系統，其包括：一音訊/視訊處理器，用於對一視訊剪輯之複數個第一訊框執行可變長度解碼操作；一解碼計時器，其用於量測用於對該複數個第一訊框執行可變長度解碼操作之解碼時間；一暫存器，與該解碼計時器關聯，用於儲存該解碼時間；一時鐘，其用於產生該音訊/視訊處理器藉以對該視訊剪輯之複數個第二訊框執行該可變長度解碼操作之頻率；及一自適應時鐘頻率控制器，其用於確定該複數個第一訊框的平均解碼時間，並基於該平均解碼時間來調整該頻率。
20. 如請求項19之視訊解碼系統，其中該自適應時鐘頻率控制器包含一活動平均濾波器，用以將該複數個第一訊框的解碼時間平均化以確定該複數個第一訊框的平均解碼時間。
21. 一種用於一音訊/視訊處理器之自適應時鐘頻率控制器，該自適應時鐘頻率控制器包括：一平均解碼時間模組，其用於為對應一視訊剪輯之複數個訊框的複數個儲存解碼時間而參考一暫存器以及從該對應的複數個儲存解碼時間確定該視訊剪輯之該複數 個訊框之平均解碼時間，其中該平均解碼時間係用於在該音訊/視訊處理器處對該複數個訊框執行可變長度解碼操作之總量測時間除以該複數個訊框；及一自適應頻率調整器，其用於至少部分地基於該平均解碼時間，來調整控制欲對該視訊剪輯之至少一其他訊框所執行之可變長度解碼操作之頻率。