CN101137064A - 在视频解码期间用于动态频率调整的方法和系统 - Google Patents

Abstract

本发明提供一种用于在视频解码期间进行动态频率调整的方法和系统。测量用于在处理器处对视频剪辑的一部分执行硬件可变长度解码(VLD)的解码时间。至少部分地基于所述解码时间来调整在视频解码期间控制所述处理器的频率。

Description

在视频解码期间用于动态频率调整的方法和系统

技术领域

本发明属于视频解码领域。更具体地说，本发明涉及在视频解码期间进行动态频率调整的方法。

背景技术

例如活动图像专家组(MPEG)标准(例如MPEG-3和MPEG-4)以及H.264标准等许多视频标准均包括在视频解码期间进行的可变长度解码(VLD)操作。在硬件视频解码器中，可在特定处理器(例如，音频/视频处理器(AVP))上执行VLD操作。MPEG和H.264视频编码较为复杂，而且可能视压缩比而存在比特率变化。比特率变化会在执行VLD操作时引起需要多快地对AVP进行计时的波动。换句话说，在执行VLD操作时，视频帧可能需要可变的处理时间量。

在典型的硬件视频解码系统中，通过使系统能够以视频剪辑解码所需的最高处理速度进行解码来执行VLD操作。所述最高处理速度是“最坏情况下的”处理速度，且通过确定可由所述系统进行解码的视频剪辑的最高比特率来选择。举例来说，最坏情况下的频率可以在发运之前在制造场所处硬连线至系统中。对最坏情况下的频率的选择可基于在硬件视频解码系统的设计期间对从客户处接收的视频剪辑的分析。具体来说，典型的硬件视频解码系统不能够在视频解码操作期间改变操作AVP的频率。

对于在具有恒定电源的计算机系统中构建的硬件视频解码系统(例如，桌上型计算机)来说，以最高频率对AVP进行计时会导致使用时间减少，还会导致功率消耗增加。然而，在以电池为动力的便携式计算装置中构建的典型硬件视频解码系统会遭受过量且不必要的功率消耗一在此种装置中，AVP会消耗将最坏情况下的视频剪辑解码所需的功率，即使是对于无需以如此高的频率进行解码的视频剪辑。过量的功率消耗会明显减少便携式计算装置的使用时间，因为电池将更快地要求充电。此外，尽管其他硬件视频解码系统使用时钟门控来节约功率，然而这些系统的时钟树仍继续双态转换，也导致过量且不必要的功率消耗。

发明内容

本发明的实施例能够在视频解码期间进行动态频率调整。本发明的实施例能够在视频解码期间以自适应方式调整音频/视频处理器(AVP)的频率。本发明的实施例通过降低未使用的处理频率来减少AVP的功率消耗。

在一实施例中，本发明提供在视频解码期间进行动态频率调整的方法。测量用于在处理器处对视频剪辑的一部分执行硬件可变长度解码(VLD)的解码时间。在一实施例中，所述处理器是图形处理单元(GPU)的音频/视频处理器。在一实施例中，所述部分包括所述视频剪辑的多个帧，并通过对所述多个帧的解码时间进行平均来确定所述多个帧中每一个的平均解码时间。

至少部分地基于所述解码时间来调整在视频剪辑的视频解码期间控制处理器的频率。在一实施例中，基于所述频率将解码时间与所分配解码时间相比较。如果解码时间与所分配解码时间不同，则调整频率。在一实施例中，如果解码时间大于所分配解码时间，则提高频率，而如果解码时间小于所分配解码时间，则降低频率。在一实施例中，在最大频率调整限制条件下调整频率。在一实施例中，根据平均解码时间对频率进行线性缩放。在一实施例中，在主处理器的时钟处产生频率。

在另一实施例中，本发明提供一种视频解码系统，其包括：音频/视频处理器，其用于对视频剪辑的一部分执行可变长度解码(VLD)；解码计时器，其用于测量对所述部分执行VLD操作的解码时间；时钟，其用于产生所述音频/视频处理器用以执行VLD操作的频率；及自适应性时钟频率控制器，其用于至少部分地基于解码时间来调整频率。在一实施例中，时钟及自适应性时钟频率控制器包含于主处理器中，且其中音频/视频处理器包含于图形处理单元(GPU)中。

在一实施例中，所述部分包括多个视频剪辑帧，且自适应性时钟频率控制器可操作以通过对所述多个帧的解码时间进行平均来确定所述多个帧中每一个的平均解码时间。在一实施例中，自适应性时钟频率控制器包括移动平均滤波器，以用于确定所述多个帧的平均解码时间。在一实施例中，自适应性时钟频率控制器可操作以基于频率将所述解码时间与所分配解码时间相比较，且可操作以在所述解码时间不同于所分配解码时间时调整频率。在一实施例中，自适应性时钟频率控制器可操作以在所述解码时间大于所分配解码时间时提高频率，且可操作以在所述解码时间小于所分配解码时间时降低频率。在一实施例中，自适应性时钟频率控制器可操作以在最大频率调整限制条件下调整频率。在一实施例中，自适应性时钟频率控制器可操作以根据平均解码时间对频率进行线性缩放。

在另一实施例中，本发明提供音频/视频处理器的自适应性时钟频率控制器，其包括：平均解码时间模块，其用于确定视频剪辑的多个帧的平均解码时间，其中所述平均解码时间是用于在音频/视频处理器处对所述多个帧执行可变长度解码(VLD)的总时间除以所述多个帧；及自适应性频率调整器，其用于至少部分地基于所述平均解码时间来调整控制VLD的频率。

在一实施例中，平均解码时间模块包括移动平均滤波器。在一实施例中，自适应性频率调整器可操作以基于频率来将平均解码时间与所分配解码时间相比较，且可操作以在平均解码时间不同于所分配的解码时间时调整频率。在一实施例中，自适应性频率调整器可操作以在平均解码时间大于所分配解码时间时提高频率，且可操作以在平均解码时间小于所分配解码时间时降低频率。在一实施例中，自适应性频率调整器可操作以在最大频率调整限制条件下调整频率。在一实施例中，自适应性频率调整器可操作以根据平均解码时间对频率进行线性缩放。在一实施例中，其中自适应性时钟频率控制器包含于主处理器中，且其中音频/视频处理器包含于图形处理单元(GPU)中。

附图说明

在附图图式中以实例方式而非限定方式阐述本发明，且在附图中相同参考编号均指类似的元件，在附图中：

图1图解说明根据本发明一实施例的计算机系统基本组件的概述图。

图2图解说明根据本发明一实施例用于自适应性地控制时钟频率的主处理器的方块图。

图3图解说明根据本发明一实施例包括可变长度解码(VLD)的图形处理单元(GPU)的方块图。

图4图解说明根据本发明一实施例用于在视频解码期间进行动态频率调整的过程的流程图。

具体实施方式

现在将详细地介绍本发明的较佳实施例，其实例显示在附图中。尽管本发明将结合较佳实施例来阐述，但应了解，所述较佳实施例并不打算将本发明限定至这些实施例。相反，本发明打算涵盖可包含于随附权利要求所界定的本发明精神及范畴内的替代、修改及等价方案。此外，在本发明实施例的下列详细阐述中，列举了众多特定细节以达到对本发明的透彻理解。然而，所属技术领域的技术人员应了解，本发明可在不具备这些特定细节的情况下实施。在其他示例中，未详细阐述众所周知的方法、程序、组件和电路，以避免不必要地淡化本发明实施例的各方面。

符号和命名法

下文详细说明的某些部分是以程序、步骤、逻辑块、处理、和其他对计算机存储器中数据位的操作的符号表示形式来表示。这些说明和表示形式是数据处理领域的技术人员用来向所属领域的其他技术人员最有效地传达其工作实质的手段。程序、计算机执行的步骤、逻辑块、过程等在此处且大体地设想为能达到所要结果的自相容的步骤或指令序列。所述步骤是需要对物理量进行物理操纵的步骤。通常(尽管未必一定)，这些量采取电信号或磁信号的形式，其能够在计算机系统中存储、传送、组合、比较及以其它方式进行操纵。已证实，主要出于常用的原因，将这些信号称作位、值、要素、符号、字符、项、编号或类似物有时比较便利。

然而，应记住，所有这些术语及类似术语均与适合的物理量相关联，且仅作为应用于这些物理量的便利标记。除非可自下述论述中明显看出另有具体规定外，应了解，贯穿本发明全文，使用例如“执行”或“测量”或“调整”或“确定”或“比较”或“增加”或“减少”或“控制”或“缩放”或“缓冲”或“排序”或“转发”或“解析”或“交错”或“旋转”或“重置”或“存储”等术语进行的论述是指视频解码系统(例如图1及2的主处理器101及图1及3的图形处理单元(GPU)109、或类似电子计算装置)的动作和过程，所述视频解码系统操纵计算机系统寄存器和存储器内表示为物理(电子)量的数据并将其转换为在计算机系统存储器或寄存器内或其它此类信息存储、传输或显示装置内类似地表示为物理量的其他数据。

计算机系统平台：

图1图解说明可在其上实施本发明实施例的实例性计算机系统100。大体说来，计算机系统100包括：用于传送信息的母线110，与母线110耦接以处理信息和指令的处理器101，与母线110耦接以存储处理器101的信息和指令的易失性存储器102(也称作随机存取存储器(RAM))，及与母线110耦接以存储处理器101的静态信息和指令的非易失性存储器103(在本文中也称作只读存储器(ROM))。

在一实施例中，计算机系统100包括可选数据存储装置104，例如磁盘或光盘，以及与母线110耦接以存储信息和指令的磁盘驱动器。在一实施例中，计算机系统100包括：可选用户输出装置，例如耦接到母线110以向计算机用户显示信息的显示装置105；可选用户输入装置，例如包括字母数字键和功能键的字母数字输入装置106，其耦接到母线110以将信息和命令选择传送到处理器101；及/或可选用户输入装置，例如光标控制装置107，其耦接到母线110以将用户输入信息和命令选择传送到处理器101。此外，可选输入/输出(I/O)装置108用于将计算机系统100耦接到例如网络上。

在一实施例中，计算机系统100还包括用于提供专用图形渲染功能的GPU 120。GPU 120包括多个用于执行解码操作的硬件解码块，所述解码操作包括可变长度解码(VLD)操作和反向转换操作，例如离散余弦反转换(iDCT)操作。应了解，GPU 120可经配置以根据任一使用VLD操作将视频解码的视频编码标准来将视频解码。举例来说，GPU 120可经配置以将使用活动图像专家组(MPEG)标准(例如MPEG-3和MPEG-4)或H.264标准进行编码的视频解码。

应了解，GPU 120可构建为离散组件、经设计以经由连接器(例如，AGP槽、PCi-Express槽等)耦接到计算机系统100的离散图形卡、离散集成电路小片(例如，直接安装在主板上)，或构建为包含于计算机系统芯片组组件的集成电路小片中的集成解码器装置。另外，GPU 120上可包含用于数据存储的本地图形存储器。

视频解码期间的动态频率调整

图2图解说明根据本发明一实施例用于自适应性地控制时钟频率的主处理器101的方块图。在一实施例中，主处理器101包括自适应性时钟频率控制器220，其能够基于处理器(例如，图3所示AVP310)执行硬件VLD操作所花费的时间来调整时钟225的频率228。在一实施例中，主处理器101是精简指令集计算机(RISC)处理器。然而，应了解，主处理器101可能是能计算用于控制硬件视频解码器的频率的任何类型的微处理器。

主处理器101的时钟225产生频率信号228。硬件视频解码系统(例如，GPU 120)的组件使用频率228来解码视频剪辑。时钟225是可动态控制的，以使得在主处理器101的操作期间能够调整频率228且不需要对主处理器101硬复位。具体来说，可在硬件视频解码系统的视频解码操作期间调整频率228。在一实施例中，可以递增方式(例如0.5x、2.0x或2.5x)调整时钟225。在另一实施例中，时钟225以指定频率操作，且操作频率可在下述值之间交换：例如，333MHz、666MHz、1.0GHz、1.33GHz。

视频转发器205可操作以将视频剪辑或视频流的某些部分(例如，视频206)转发至硬件视频解码系统来进行解码。在一实施例中，所述部分是视频剪辑的帧。在另一实施例中，所述部分是视频剪辑的宏块。应了解，所述部分可以是视频剪辑的任一单元。一般来说，所述部分越小，且因而需要处理的部分的数量越多，则执行视频解码所要求的处理速度越高。尽管本文使用视频剪辑的帧来阐述本发明实施例，但应了解，所属技术领域的技术人员将了解所述实施例还可以如何用于视频流的其他部分，例如宏块。还应该了解，视频转发器205可以构建为主处理器101的硬件组件、韧件组件、软件组件或其任一组合形式。

应了解，视频转发器205可操作以在时间上超前于供显示的帧来转发供解码的帧。举例来说，在其中自适应性时钟频率控制器可操作以基于三个帧的平均解码时间来调整频率228时，将三个帧解码并在所显示的帧之前确定解码时间。

计时器210可操作以测量用于对硬件视频解码系统执行VLD操作所需的解码时间。在一实施例中，视频转发器205在将视频帧转发至硬件视频解码系统时通知计时器210。计时器210从视频转发器205处接收视频转发时间208。在一实施例中，视频转发时间208是以毫秒为单位的将特定部分转发至硬件视频解码系统的时间。然而，应了解，视频转发时间208的格式可能与操作系统有关，且因此可能因操作系统而异。

在一实施例中，计时器210在完成对特定帧的VLD操作时从硬件视频解码系统接收VLD完成时间213。计时器210可操作以通过用帧的VLD完成时间213减去帧的视频转发时间208来确定特定帧的解码时间。在一实施例中，将帧的解码时间存储在与计时器210相关联的寄存器中。应了解，计时器210经配置以存储任一数量的帧解码时间，且计时器210可包括任一数量的寄存器。在一实施例中，计时器210可操作以保持多个帧的解码时间柱状图。

自适应性模块频率控制器220可操作以至少部分地基于帧的解码时间在主处理器101的运行期间调整时钟225的频率228。在一实施例中，自适应性时钟频率控制器220包括平均解码时间模块230(例如，平均器)，以用于确定多个视频帧的平均解码时间。在一实施例中，平均解码时间模块230是移动平均滤波器，例如箱式滤波器。应了解，平均解码时间模块230可包括其他类型的滤波器。然而，滤波器的选择通常是部分地基于主处理器101的处理能力进行的设计选择。

平均解码时间是多个视频帧的总解码时间除以包括所述多个帧的帧数量。举例来说，计时器210可存储解码时间分别是13、14和18毫秒的三个帧的解码时间，此时平均解码时间是15毫秒。

自适应性频率调整器235可操作以至少部分地基于帧的解码时间来调整时钟225的频率228。在一实施例中，自适应性频率调整器235可操作以至少部分地基于多个视频帧的平均解码时间来调整模块225的频率228。在一实施例中，自适应性频率调整器235基于频率228的当前值来将平均解码时间和所分配的解码时间相比较。所分配的解码时间是分配用于执行VLD操作的时间，且基于频率228。举例来说，为每秒解码30个帧所分配的解码时间是每帧30毫秒。

自适应性频率调整器235可操作以在所分配解码时间不同于平均解码时间时调整频率228。在一实施例中，如果解码时间大于所分配解码时间，由于所分配解码时间不足以完全解码所述帧，则自适应性频率调整器235可操作以提高频率228。另一选择为，如果解码时间小于所分配解码时间，则自适应性频率调整器235可操作以降低频率228，从而减少执行VLD操作所不需要的过大处理速度。在一实施例中，如果下一最低频率增量过慢以至于不能解码所述帧，则自适应性频率调整器235降低频率。

在一实施例中，自适应性频率调整器235可操作以根据平均解码时间对频率228进行线性缩放。在一实施例中，基于平均使用时间(例如，平均解码时间除以所分配解码时间)对频率进行线性缩放。举例来说，在其中所分配解码时间是每帧30毫秒且平均解码时间是每帧15毫秒时，将频率228按比例缩小一半。在一实施例中，通过执行线性内插以确定处理器原本应以多快或多慢的频率运行而将先前多个帧解码，来确定频率228的新值。

在一实施例中，自适应性频率调整器可操作以在最大频率调整限制条件下调整频率228。最大频率调整限制用于确保所述频率在解码期间不会波动过大。在一实施例中，最大频率调整限制将频率调整量限定为一百分比变化量。在一实施例中，最大频率调整限制限定频率的降低量，以确保频率228不会变得过慢。举例来说，频率调整量可被限定至频率228减小25％。最大频率调整限制也可以包括最小频率，以使频率228不能低于最小频率。

图3图解说明根据本发明一实施例的图形处理单元(GPU)120的方块图。GPU 120包括用于执行视频解码操作的硬件组件。在一实施例中，GPU 120包括包含硬件VLD315的AVP 310。应了解，GPU 120可包括其他用于执行其他视频解码操作(例如反变换操作)的组件。这些其他组件为所属技术领域的技术人员众所周知，且在本文中未加以赘述，以避免不必要地淡化本发明实施例的各方面。

如上文阐述，AVP 310从主处理器101接收视频206。VLD 315根据模块225所产生的频率228对视频206执行硬件VLD操作。应了解，VLD 315经配置以根据动态频率执行VLD操作。在完成VLD操作时，AVP 310将VLD完成时间213传输至主处理器101。

在一实施例中，GPU 120还包括用于缓冲帧的帧缓冲器。由于AVP 310在显示之前将帧解码，因而帧缓冲器允许缓冲帧。在一实施例中，在AVP 310处在音频解码之前将视频解码。在显示之前，将已解码的帧与已解码的视频合并。所述帧缓冲器还有助于在帧解码所花费的时间比当前频率长时减少影响。在一个实施例中，帧缓冲器能够通过一常数缓冲其对应解码时间存储在主处理器101处的所述数目的帧。举例来说，在其中存储四个帧的解码时间的情况下，帧缓冲器可经配置以缓冲两个帧。

图4图解说明根据本发明一实施例在视频解码期间的动态频率调整过程400的流程图。尽管过程400中揭示了具体步骤，但这些步骤只是实例性的。换句话说，本发明的实施例很好地适用于实施各种其他步骤或图4所述步骤的变化形式。在一实施例中，由一控制视频解码系统的处理器执行过程400，例如由图2所示用于控制图3所示GPU 120的主处理器101。

在过程400的步骤405处，测量用于在处理器处对视频剪辑的一部分执行硬件可变长度解码(VLD)的解码时间。在一实施例中，如步骤410处显示，记录转发帧以进行解码的时间，例如视频转发时间208。在一实施例中，如步骤412处显示，接收完成所述帧的VLD的时间，例如VLD完成时间213。在本实施例中，通过用完成VLD的时间减去转发帧以进行解码的时间来确定所述帧的解码时间。应了解，步骤410和412是可选的，且用于对帧执行VLD的解码时间可以其他方式执行。

在一实施例中，如步骤415处显示，通过对多个帧的解码时间进行平均来确定所述多个帧的平均解码时间。应了解，本发明实施例可使用任一正数个帧来执行，且所述平均解码时间用于与所分配解码时间进行比较。

在步骤420处，将解码时间(例如，平均解码时间)与所分配解码时间相比较。所分配解码时间是基于控制VLD的频率而分配用于执行VLD的时间。如果所述解码时间不同于所分配解码时间，则调整频率。在一实施例中，基于平均使用时间对频率进行线性缩放，所述平均使用时间例如为解码时间除以所分配解码时间。在一实施例中，如步骤425处显示，如果所述解码时间大于所分配解码时间，则提高频率。如步骤430处显示，如果所述解码时间小于所分配解码时间，则降低频率。

如步骤428处显示，如果解码时间与所分配解码时间大致相同，则维持所述频率而不加以改变。应了解，如果所述解码时间及所分配解码时间二者均要求一可操作而以指定增量提供频率的时钟具有相同的最小频率增量，则所述解码时间与所分配解码时间大致相同。举例来说，如果所分配解码时间要求频率为800 MHz而解码时间为750MHz，且时钟可以666 MHz及1.0 GHz操作，则所分配解码时间及解码时间二者由于均要求频率1.0 GHz而大致近似。

在步骤435处，判定所述调整是否在最大频率调整限制范围内。举例来说，最大频率调整限制可限制频率降低超过25％。如果所述调整量在最大频率调整限制范围内，例如不大于25％，则过程400前进至步骤445。如步骤440处显示，如果所述调整量不在最大频率调整限制范围内，例如大于25％，则根据最大频率调整限制来限制所述调整量。

在步骤445处，在任意调整量条件下在主处理器的时钟处产生所述频率。

本发明实施例提供在视频解码期间进行动态频率调整的方法和系统。本发明实施例能够自适应性地在视频解码期间调整控制硬件VLD的频率。本发明实施例能够以帧级别的粒度来调整频率。本发明的其他实施例能够以宏块级别的粒度来调整频率。通过在视频解码期间基于执行VLD所花费时间的最近历史而自适应性地调整频率，使未使用的处理速度所导致的过量功率损耗减少。如果解码的进行比所需的要快，则可降低频率以放慢VLD，从而节省功率。

本文已出于例证和说明的目的提供对本发明特定实施例的前述说明。其并非旨在作为穷尽性说明或将本发明限定为所揭示的确切形式，且根据上述教示可作出大量修改及变化。本文所选择及描述的实施例旨在对本发明的原理及其实际应用进行最佳解释，从而使所属技术领域的其他技术人员能够最佳地利用本发明及具有适用于所涵盖具体应用的各种修改形式的各种实施例。本发明的范畴打算由随附权利要求书及其等效范围界定。

Claims (25)

1.一种在视频解码期间进行动态频率调整的方法，所述方法包括：

测量用于在处理器处对视频剪辑的一部分执行硬件可变长度解码(VLD)的解码时间；及

至少部分地基于所述解码时间来调整在所述视频剪辑的所述视频解码期间控制所述处理器的频率。

2.如权利要求1所述的方法，其中所述部分包括所述视频剪辑的多个帧，且其中所述方法进一步包括：通过对所述多个所述帧的所述解码时间进行平均来确定所述多个所述帧中每个帧的平均解码时间。

3.如权利要求1所述的方法，其中所述基于所述解码时间来调整控制所述处理器的频率包括：

基于所述频率将所述解码时间与所分配的解码时间相比较；

如果所述解码时间不同于所述所分配的解码时间，则调整所述频率。

4.如权利要求3所述的方法，其进一步包括：

如果所述解码时间大于所述所分配的解码时间，则提高所述频率；及

如果所述解码时间小于所述所分配的解码时间，则降低所述频率。

5.如权利要求3所述的方法，进一步，其中所述调整所述频率包括在最大频率调整限制条件下调整所述频率。

6.如权利要求2所述的方法，其中所述至少部分地基于所述解码时间来调整控制所述处理器的所述频率包括：根据所述平均解码时间对所述频率进行线性缩放。

7.如权利要求1所述的方法，其中所述处理器是图形处理单元(GPU)的音频/视频处理器。

8.如权利要求1所述的方法，其进一步包括在主处理器的时钟处产生所述频率。

9.如权利要求1所述的方法，其中所述部分包括所述视频剪辑的多个宏块，且其中所述方法进一步包括：通过对所述多个所述宏块的所述解码时间进行平均来确定所述多个所述宏块中每个宏块的平均解码时间。

10.一种视频解码系统，其包括：

音频/视频处理器，其用于对视频剪辑的一部分执行可变长度解码(VLD)；

解码计时器，其用于测量用于对所述部分执行所述VLD操作的解码时间；

时钟，其用于产生所述音频/视频处理器用以执行所述VLD操作的频率；及

自适应性时钟频率控制器，其用于至少部分地基于所述解码时间来调整所述频率。

11.如权利要求10所述的视频解码系统，其中所述部分包括所述视频剪辑的多个帧，且其中所述自适应性时钟频率控制器可操作以通过对所述多个所述帧的所述解码时间进行平均来确定所述多个所述帧中每个帧的平均解码时间。

12.如权利要求11所述的视频解码系统，其中所述自适应性时钟频率控制器包括移动平均滤波器，以用于确定所述多个所述帧的所述平均解码时间。

13.如权利要求10所述的视频解码系统，其中所述自适应性时钟频率控制器可操作以基于所述频率将所述解码时间与所分配的解码时间相比较，且可操作以在所述解码时间不同于所述所分配的解码时间时调整所述频率。

14.如权利要求13所述的视频解码系统，其中所述自适应性时钟频率控制器可操作以在所述解码时间大于所述所分配的解码时间时提高所述频率，且可操作以在所述解码时间小于所述所分配的解码时间时降低所述频率。

15.如权利要求13所述的视频解码系统，进一步，其中所述自适应性时钟频率控制器可操作以在最大频率调整限制条件下调整所述频率。

16.如权利要求11所述的视频解码系统，其中所述自适应性时钟频率控制器可操作以根据所述平均解码时间对所述频率进行线性缩放。

17.如权利要求10所述的视频解码系统，其中所述时钟及所述自适应性时钟频率控制器包括在主处理器中，且其中所述音频/视频处理器包括在图形处理单元(GPU)中。

18.如权利要求10所述的视频解码系统，其中所述部分包括所述视频剪辑的多个宏块，且其中所述自适应性时钟频率控制器可操作以通过对所述多个所述宏块的所述解码时间进行平均来确定所述多个所述宏块中每个宏块的平均解码时间。

19.一种用于音频/视频处理器的自适应性时钟频率控制器，所述自适应性时钟频率控制器包括：

平均解码时间模块，其用于确定视频剪辑的多个帧的平均解码时间，其中所述平均解码时间是用于在所述音频/视频处理器处对所述多个所述帧执行可变长度解码(VLD)的总时间除以所述多个帧；及

自适应性频率调整器，其用于至少部分地基于所述平均解码时间来调整控制所述VLD的频率。

20.如权利要求19所述的自适应性时钟频率控制器，其中所述平均解码时间模块包括移动平均滤波器。

21.如权利要求19所述的自适应性时钟频率控制器，其中所述自适应性频率调整器可操作以基于所述频率将所述平均解码时间与所分配的解码时间相比较，且可操作以在所述平均解码时间不同于所述所分配的解码时间时调整所述频率。

22.如权利要求21所述的自适应性时钟频率控制器，其中所述自适应性频率调整器可操作以在所述平均解码时间大于所述所分配的解码时间时提高所述频率，且可操作以在所述平均解码时间小于所述所分配的解码时间时降低所述频率。

23.如权利要求19所述的自适应性时钟频率控制器，其中所述自适应性频率调整器可操作以在最大频率调整限制条件下调整所述频率。

24.如权利要求19所述的自适应性时钟频率控制器，其中所述自适应性频率调整器可操作以根据所述平均解码时间对所述频率进行线性缩放。

25.如权利要求19所述的自适应性时钟频率控制器，其中所述自适应性时钟频率控制器包括在主处理器中，且其中所述音频/视频处理器包括在图形处理单元(GPU)中。

Images