TWI445471B - 線路板及其製作方法 - Google Patents

線路板及其製作方法 Download PDF

Info

Publication number
TWI445471B
TWI445471B TW100145319A TW100145319A TWI445471B TW I445471 B TWI445471 B TW I445471B TW 100145319 A TW100145319 A TW 100145319A TW 100145319 A TW100145319 A TW 100145319A TW I445471 B TWI445471 B TW I445471B
Authority
TW
Taiwan
Prior art keywords
layer
circuit
groove
via hole
circuit board
Prior art date
Application number
TW100145319A
Other languages
English (en)
Other versions
TW201325349A (zh
Inventor
Cheng Po Yu
Chi Min Chang
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW100145319A priority Critical patent/TWI445471B/zh
Publication of TW201325349A publication Critical patent/TW201325349A/zh
Application granted granted Critical
Publication of TWI445471B publication Critical patent/TWI445471B/zh

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

線路板及其製作方法
本發明是有關於一種線路板及其製作方法,且特別是有關於一種利用化學沈積製程形成線路層的線路板及其製作方法。
近年來,隨著電子技術的日新月異,高科技電子產業的相繼問世,使得更人性化、功能更佳的電子產品不斷地推陳出新,並朝向輕、薄、短、小的趨勢設計。在這些電子產品內通常會配置具有導電線路的線路板。
一般來說,在製作線路板時,通常會先於具有線路層的核心基板上依序形成介電層與離型層(releasing layer)。然後,利用雷射進行圖案化製程,於介電層與離型層中形成線路凹槽以及暴露出上述線路層的盲孔。接著,於線路凹槽、盲孔以及離型層的表面上形成種子層。而後,移除離型層以及位於其上的種子層。之後,進行化學沈積製程,以於線路凹槽與盲孔中形成導電層。
然而,由於線路凹槽與盲孔具有不同的寬度與深度,因此在上述化學沈積的過程中,導電層往往無法填滿盲孔,亦即介電層的表面以及由導電層所形成的線路層與導通孔的表面不為共平面,導致線路板的表面不為平坦表面,因而無法進行後續的增層製程。
本發明提供一種線路板的製作方法,其利用化學沈積製程形成線路層。
本發明另提供一種線路板,其中線路層的表面、介電層的表面以及導通孔的表面為共平面。
本發明提出一種線路板的製作方法,此方法是先於介電層中形成導通孔。然後,於介電層上形成離型層(releasing layer)。接著,於介電層與離型層中形成與導通孔連接的線路凹槽。線路凹槽包括多個第一凹槽與一第二凹槽,其中第一凹槽的一端與導通孔連接,且這些第一凹槽以導通孔為中心呈輻射狀排列,而第二凹槽連接第一凹槽的另一端。而後,於介電層與離型層上形成種子層(seed layer)。繼之,移除離型層與位於離型層上的種子層。隨後,進行化學沈積製程,以於線路凹槽中形成線路層,其中線路層的表面、介電層的表面以及導通孔的表面為共平面。之後,移除離型層。
依照本發明實施例所述之線路板的製作方法,上述之第一凹槽以及第二凹槽例如具有相同的寬度與深度。
依照本發明實施例所述之線路板的製作方法,上述之導通孔的形成方法例如是先於介電層中形成貫孔。之後,將導電材料填滿貫孔。
依照本發明實施例所述之線路板的製作方法,上述之離型層的材料例如為低聚合的高分子疏水性材料。
依照本發明實施例所述之線路板的製作方法,上述之線路凹槽更包括與第二凹槽連接的第三凹槽。
本發明另提出一種線路板,其包括介電層、導通孔以及線路層。導通孔配置於介電層中。線路層內埋於介電層中。線路層包括多個第一線路層與一第二線路層。這些第一線路層的一端與導通孔連接,且這些第一線路層以導通孔為中心呈輻射狀排列。第二線路層連接這些第一線路層的另一端。線路層的表面、介電層的表面以及導通孔的表面為共平面。
依照本發明實施例所述之線路板,上述之第一線路層以及第二線路層例如具有相同的寬度與深度。
依照本發明實施例所述之線路板,上述之導通孔的材料例如為金屬或導電膠。
依照本發明實施例所述之線路板,上述之連接第一線路層的另一端的第二線路層的俯視形狀例如為圓形。
依照本發明實施例所述之線路板,上述之線路層更包括與第二線路層連接的第三線路層。
基於上述,在本發明中,先於介電層中形成導通孔,然後再於介電層中形成線路溝槽,並利用化學沈積的方式於線路溝槽中形成線路層。如此一來,可以避免在化學沈積的過程中因線路凹槽與用以形成導通孔的孔洞具有不同的寬度與深度而造成線路層覆蓋度不均勻的問題。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1F為依照本發明實施例所繪示的線路板的製作方法之俯視示意圖。圖2A至圖2F為依照圖1A至圖1F中的I-I'剖面所繪示的剖面示意圖。在本實施例中,為了使圖式清晰且便於說明,僅繪示出一個導通孔,但本發明並不以此為限。
首先,請同時參照圖1A與圖2A,於介電層100中形成導通孔102。導通孔102的形成方法例如是先於介電層100中形成貫孔,再將導電材料填滿貫孔。上述的貫孔例如是以雷射鑽孔或機械鑽孔的方式來形成。此外,上述的導電材料例如是金屬或導電膠。進一步說,當導電材料為金屬時,例如是進行電鍍製程以形成填滿貫孔的導電材料;當導電材料為導電膠時,例如是進行塞孔製程以將導電材料填滿貫孔。
在本實施例中,導通孔102的俯視形狀為圓形,但本發明並不以此為限。在其他實施例中,導通孔102的俯視形狀亦可為其他形狀。
然後,請同時參照圖1B與圖2B,於介電層100上形成離型層104。離型層104覆蓋介電層100的表面與導通孔102的表面。離型層104的材料為易於與介電材料分離的材料,例如為低聚合的高分子疏水性材料。
接著,請同時參照圖1C與圖2C,於介電層100與離型層104中形成與導通孔102連接的線路凹槽106。線路凹槽106的形成方法例如是利用雷射進行圖案化製程。詳細地說,在本實施例中,線路凹槽106包括多個第一凹槽106a與一第二凹槽106b。在本實施例中,第一凹槽106a為條狀凹槽。每一個條狀的第一凹槽106a的一端與導通孔102連接,且這些條狀的第一凹槽106a以導通孔102為中心呈輻射狀排列。此外,第二凹槽106b連接這些第一凹槽106a的另一端(未與導通孔102連接的一端)。連接這些第一凹槽106a的另一端的第二凹槽106b的俯視形狀例如為圓形。也就是說,環狀的第二凹槽106b圍繞這些輻射狀排列的第一凹槽106a,且同時與每一個第一凹槽106a連接。當然,在其他實施例中,第二凹槽106b的俯視形狀也可以是其他形狀(例如矩形),只要能夠同時連接這些第一凹槽106a的另一端即可。此外,在本實施例中,線路凹槽106更包括與第二凹槽106b連接的第三凹槽106c。在形成線路凹槽106之後,還可以進一步進行去膠渣處理,以去除上述圖案化製程後的殘留物。
此外,在本實施例中,這些第一凹槽106a的每一者以及第二凹槽106b、第三凹槽106c例如具有相同的寬度與深度,使得在後續利用化學沈積於第一凹槽106a、第二凹槽106b與第三凹槽106c中形成導電層時,導電層可以均勻地形成於第一凹槽106a、第二凹槽106b與第三凹槽106c中而不會有覆蓋度不均勻而導致厚度不一的情況發生。當然,在其他實施例中,視實際需求,這些第一凹槽106a的每一者以及第二凹槽106b、第三凹槽106c也可以具有不同的寬度。
而後,請同時參照圖1D與圖2D,於介電層100與離型層104上形成種子層107。種子層107的材料例如為鈀,其用以進行後續的化學沈積製程。
繼之,請同時參照圖1E與圖2E,移除離型層104與位於離型層104上的種子層107。此時,剩餘的種子層107僅位於第一凹槽106a、第二凹槽106b與第三凹槽106c的表面上。
之後,請同時參照圖1F與圖2F,進行化學沈積製程,以於線路凹槽106中形成線路層108,且使得線路層108的表面與介電層100的表面以及導通孔102的表面共平面,以完成本實施例的線路板10的製作。詳細地說,由於種子層107僅位於第一凹槽106a、第二凹槽106b與第三凹槽106c的表面上,因此由化學沈積製程所形成的線路層108僅會形成於第一凹槽106a、第二凹槽106b與第三凹槽106c中,且可藉由控制製程時間而使所形成的線路層108的表面與介電層100的表面以及導通孔102的表面共平面。此外,在進行化學沈積時,導電材料會形成於第一凹槽106a、第二凹槽106b與第三凹槽106c中。因此,線路層108包括位於第一凹槽106a中的第一線路層108a、位於第二凹槽106b中的第二線路層108b以及位於第三凹槽106c中的第三線路層108c。這些第一線路層108a的一端與導通孔102連接,且以導通孔102為中心呈輻射狀排列,而第二線路層108b則連接這些第一線路層108a的另一端。也就是說,環狀的第二線路層108b圍繞這些輻射狀排列的第一線路層108a,且同時與每一個第一線路層108a連接。此外,第三線路層108c連接第二線路層108b。
在本實施例中,由於導通孔102已預先形成於介電層100中,因此在進行化學沈積製程時僅需於線路凹槽106中沈積導電材料,而不需考量導電材料是否填滿用以形成導通孔的孔洞。此外,在本實施例中,由於線路凹槽106中的每一部分可具有相同的寬度與深度,因此上述的導電材料可以均勻地形成於線路凹槽106中,直到導電材料的表面、介電層100的表面以及導通孔102的表面共平面。也就是說,所形成的線路層108的表面、介電層100的表面以及導通孔102的表面為共平面。如此一來,所形成的線路板10可以具有平坦的表面,以利後續所進行的增層製程。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10...線路板
100...介電層
102...導通孔
104...離型層
106‧‧‧線路凹槽
106a‧‧‧第一凹槽
106b‧‧‧第二凹槽
106c‧‧‧第三凹槽
107‧‧‧種子層
108‧‧‧線路層
108a‧‧‧第一線路層
108b‧‧‧第二線路層
108c‧‧‧第三線路層
圖1A至圖1F為依照本發明實施例所繪示的線路板的製作方法之俯視示意圖。
圖2A至圖2F為依照圖1A至圖1F中的I-I'剖面所繪示的剖面示意圖。
10...線路板
100...介電層
102...導通孔
108...線路層
108a...第一線路層
108b...第二線路層
108c...第三線路層

Claims (8)

  1. 一種線路板的製作方法,包括:於一介電層中形成一導通孔;於該介電層上形成一離型層;於該介電層與該離型層中形成一線路凹槽,其中該線路凹槽與該導通孔連接,且該線路凹槽包括多個第一凹槽與一第二凹槽,該些第一凹槽的一端與該導通孔連接,且該些第一凹槽以該導通孔為中心呈輻射狀排列,而該第二凹槽連接該些第一凹槽的另一端,且該些第一凹槽以及該第二凹槽具有相同的寬度;於該介電層與該離型層上形成一種子層;移除該離型層與位於該離型層上的該種子層;以及進行一化學沈積製程,以於該線路凹槽中形成一線路層,其中該線路層的表面、該介電層的表面以及該導通孔的表面為共平面。
  2. 如申請專利範圍第1項所述之線路板的製作方法,其中該導通孔的形成方法包括:於該介電層中形成一貫孔;以及將一導電材料填滿該貫孔。
  3. 如申請專利範圍第1項所述之線路板的製作方法,其中該離型層的材料包括低聚合的高分子疏水性材料。
  4. 如申請專利範圍第1項所述之線路板的製作方法,其中該線路凹槽更包括一第三凹槽,該第三凹槽與該第二線路凹槽連接。
  5. 一種線路板,包括:一介電層;一導通孔,配置於該介電層中;以及一線路層,內埋於該介電層中,該線路層包括多個第一線路層與一第二線路層,該些第一線路層的一端與該導通孔連接,且該些第一線路層以該導通孔為中心呈輻射狀排列,而該第二線路層連接該些第一線路層的另一端,其中該線路層的表面、該介電層的表面以及該導通孔的表面為共平面,且該些第一線路層以及該第二線路層具有相同的寬度。
  6. 如申請專利範圍第5項所述之線路板,其中該導通孔的材料包括金屬或導電膠。
  7. 如申請專利範圍第5項所述之線路板,其中連接該些第一線路層另一端的該第二線路層的俯視形狀為圓形。
  8. 如申請專利範圍第5項所述之線路板,其中該線路層更包括一第三線路層,該第三線路層與該第二線路層連接。
TW100145319A 2011-12-08 2011-12-08 線路板及其製作方法 TWI445471B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100145319A TWI445471B (zh) 2011-12-08 2011-12-08 線路板及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100145319A TWI445471B (zh) 2011-12-08 2011-12-08 線路板及其製作方法

Publications (2)

Publication Number Publication Date
TW201325349A TW201325349A (zh) 2013-06-16
TWI445471B true TWI445471B (zh) 2014-07-11

Family

ID=49033268

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100145319A TWI445471B (zh) 2011-12-08 2011-12-08 線路板及其製作方法

Country Status (1)

Country Link
TW (1) TWI445471B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160088231A (ko) 2015-01-15 2016-07-25 지피 테크놀로지 코포레이션 박형 키보드 커맨드 트리거 구조체

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160088231A (ko) 2015-01-15 2016-07-25 지피 테크놀로지 코포레이션 박형 키보드 커맨드 트리거 구조체

Also Published As

Publication number Publication date
TW201325349A (zh) 2013-06-16

Similar Documents

Publication Publication Date Title
TW201435936A (zh) 用樹脂基板並藉由電鑄造而製造線圈元件的方法
CN103491729A (zh) 线路板及其制作方法
TWI445471B (zh) 線路板及其製作方法
TWI573506B (zh) 電路板的製作方法
TWI606763B (zh) 電路板及其製作方法
CN108112175A (zh) 一种阶梯槽底部图形化pcb的制作方法及pcb
TWI399143B (zh) 線路板及其製程
CN108401385B (zh) 一种侧壁非金属化的阶梯槽的制作方法
JP2013106015A (ja) 半導体装置、及びその製造方法
TW201705262A (zh) 包括界定空隙之材料之電子裝置及其形成程序
TWI754982B (zh) 封裝基板及其製造方法
CN107205311B (zh) 无焊垫多层电路板及其制作方法
TWI531293B (zh) 電路板及其製作方法
JP2007234889A (ja) 配線の形成方法
US20140174791A1 (en) Circuit board and manufacturing method thereof
CN103179794B (zh) 线路板及其制作方法
TWI417018B (zh) 線路板及其製造方法
TW201635876A (zh) 線路板及其製作方法
TWI607678B (zh) 中介層結構及其製作方法
TWI437942B (zh) 線路板及其製作方法
EP1432026A1 (en) Method of forming a metal interconnect in a trench
TWI566297B (zh) 半導體裝置及其製造方法
TWI613946B (zh) 電路板及其製作方法
KR101102789B1 (ko) 이종금속 종자층을 기반으로 하는 에스에이피 공법의 홀 도금처리 방법
KR100813441B1 (ko) 회로 선폭 및 피치를 미세화한 다층 인쇄 회로 기판 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees