TWI444833B - Ｓａｓ擴充器之資料預取 - Google Patents

Ｓａｓ擴充器之資料預取 Download PDF

Info

Publication number
TWI444833B
TWI444833B TW100104369A TW100104369A TWI444833B TW I444833 B TWI444833 B TW I444833B TW 100104369 A TW100104369 A TW 100104369A TW 100104369 A TW100104369 A TW 100104369A TW I444833 B TWI444833 B TW I444833B
Authority
TW
Taiwan
Prior art keywords
data
data block
target end
target
connection
Prior art date
Application number
TW100104369A
Other languages
English (en)
Other versions
TW201224777A (en
Inventor
Gabriel L Romero
Frederick G Smith
Original Assignee
Lsi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lsi Corp filed Critical Lsi Corp
Publication of TW201224777A publication Critical patent/TW201224777A/zh
Application granted granted Critical
Publication of TWI444833B publication Critical patent/TWI444833B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/6022—Using a prefetch buffer or dedicated prefetch cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0038—System on Chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Information Transfer Between Computers (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

SAS擴充器之資料預取
本發明大體上關於串接式小型電腦系統介面(SAS)裝置領域，且更特別地，關於一種利用串接式小型電腦系統介面擴充器來執行資料預取之裝置、系統及方法。
在串接式小型電腦系統介面中，裝置係串接式小型電腦系統介面起始端、串接式小型電腦系統介面目標端或串接式小型電腦系統介面擴充器。串接式小型電腦系統介面起始端係產生裝置服務請求及任務管理請求之裝置。串接式小型電腦系統介面目標端係接收並處理來自串接式小型電腦系統介面目標端之請求之裝置。串接式小型電腦系統介面擴充器係用以協助多個串接式小型電腦系統介面起始端或目標端間對單一通訊埠之通訊之裝置。在串接式小型電腦系統介面拓樸中，多個串接式小型電腦系統介面擴充器彼此間可以一串接方式互相連接。在一串接式小型電腦系統介面拓樸內發生多個請求送達一串接式小型電腦系統介面起始端或串接式小型電腦系統介面目標端時，那個串接式小型電腦系統介面起始端或串接式小型電腦系統介面目標端也許正忙著其它任務。
一種用於協助一儲存系統內之資料讀取之方法包含下列步驟但不限於此：收集與一起始端及一目標端間之連接有關之資料存取資訊、決定該起始端及該目標端間之連接是否超過一利用臨界值，該決定依據與該起始端及該目標端間之連接有關之資料存取資訊而定、接收來自該初始端對該目標端之至少一第一資料區塊之第一資料請求、在決定該起始端及該目標端間之連接超過該利用臨界值時，依據該第一資料請求來辨識該目標端中用以包含於來自該起始端之未來資料請求內容之至少一第二可能資料區塊、發送對該至少一第二可能資料區塊之第二資料請求至該目標端、接收來自該目標端之至少一第二可能資料區塊、及將來自該目標端之至少一第二可能資料區塊儲存於一串接式小型電腦系統介面擴充器內。
一種系統可包含下列元件但不限於此：用於收集與一起始端及一目標端間之連接有關之資料存取資訊之裝置、用於決定該起始端及該目標端間之連接是否超過一利用臨界值之裝置，該決定依據與該起始端及該目標端間之連接有關之資料存取資訊而定、用於接收來自該初始端對該目標端之至少一第一資料區塊之第一資料請求之裝置、用於在決定該起始端及該目標端間之連接超過該利用臨界值時，依據該第一資料請求來辨識該目標端中用以包含於來自該起始端之未來資料請求內容之至少一第二可能資料區塊之裝置、用於發送對該至少一第二可能資料區塊之第二資料請求至該目標端之裝置、用於接收來自該目標端之至少一第二可能資料區塊之裝置、及用於儲存來自該目標端之至少一第二可能資料區塊之裝置。
一種串接式小型電腦系統介面擴充器裝置可包含下列元件但不限於此：用於通訊性地耦接一起始端以進行資料通訊之第一埠、用於通訊性地耦接一目標端以進行資料通訊之第二埠、用於儲存資料之快取記憶體、及通訊性地耦接至該第一埠、該第二埠及該快取記憶體之處理器，該處理器被組態以執行一種用於協助一資料讀取之方法，該方法包括之步驟為：收集與一起始端及一目標端間之連接有關之資料存取資訊、決定該起始端及該目標端間之連接是否超過一利用臨界值，該決定依據與該起始端及該目標端間之連接有關之資料存取資訊而定、接收來自該初始端對該目標端之至少一第一資料區塊之第一資料請求、在決定該起始端及該目標端間之連接超過該利用臨界值時，依據該第一資料請求來辨識該目標端中用以包含於來自該起始端之未來資料請求內容之至少一第二可能資料區塊、發送對該至少一第二可能資料區塊之第二資料請求至該目標端、接收來自該目標端之至少一第二可能資料區塊、及將來自該目標端之至少一第二可能資料區塊儲存於該快取記憶體內。
要了解，上述一般性說明及下列詳細說明兩者只是示範及說明，並不必限制本揭示。整合並構成本說明書一部分之附圖說明本揭示主題。連帶地，使用該些說明及該些圖式來說明本揭示之原理。
現在將詳細參考至所揭示之主題，其係示於該些附圖中。
根據本發明一示範性實施例之以一串接式小型電腦系統介面擴充器為特徵之串接式小型電腦系統介面(SAS)網路係示於第1圖。該網路100可包含串接式小型電腦系統介面擴充器110。網路100可包含連接至擴充器100以進行資料通訊之一或更多來源裝置120。例如，一來源裝置120可包含一起始端(例如，主機系統、伺服器系統)或另一串接式小型電腦系統介面擴充器。該一或更多來源裝置120可透過擴充器110之來源裝置埠130來連接至擴充器110。網路100可包含連接至擴充器110以進行資料通訊之一或更多目的地裝置140。例如，一目的地裝置140可包含一目標端(例如，串接式小型電腦系統介面碟片、串接式小型電腦系統介面相容碟片、串接式小型電腦系統介面磁碟陣列或串列式先進附加技術磁碟陣列)或另一串接式小型電腦系統介面擴充器。該一或更多目的地裝置140可透過擴充器110之目的地裝置埠150來連接至擴充器110。
擴充器110可進一步包含一處理器160，用於控制及操作擴充器110。擴充器110可進一步包含通訊性地耦接至處理器160之記憶體170，用於將資料儲存於擴充器110內。擴充器110可進一步被組態以在透過來源裝置埠130連接至擴充器110之起始端及透過目的地埠150連接至擴充器110之目標端之間建立一連接。擴充器110可建立一連接以透過來源裝置埠130(例如，來源裝置120)將一起始端直接連接至擴充器110，或者可建立一連接以藉由透過來源裝置埠130來連接至擴充器110之一或更多擴充器之網路而將一起始端連接至擴充器110。擴充器110可建立與透過來源裝置埠130(例如，目的地裝置120)來直接連接至擴充器110之目標端之連接，或者可建立與藉由透過目的地裝置埠150來連接至擴充器110之一或更多擴充器之網路而連接至擴充器110之目標端之連接。包含網路100中之特定起始端及網路100中之特定目標端所建立之連接被稱之為一核心。如第1圖所示，處理器160及記憶體170可操作於擴充器110內。在另一實施例中，處理器160及記憶體170中之一者[A1][A2] 或更多可操作於擴充器110外部以充當一儲存系統之一部分。
擴充器110之處理器160可收集與網路100之特定荷心有關之資料存取資訊。連線利用資訊可包含與一單埠(例如，來源裝置埠130或目的地裝置埠150中之一者)有關之資訊。例如，連線利用資訊可包含利用比(例如，該連線利用時間對該連線建立時間之比值)或頻寬請求(例如，該連線之資料傳輸率)中之一者或更多。[A5] 處理器160可收集多組連線利用資料以供一特定起始端及一特定目標端建立一連接使用，並改寫該連線利用資訊以提供核心利用資訊。核心利用資訊可包含核心利用比(例如，該核心利用時間對該核心建立時間之比值[A6] )或核心頻寬請求(例如，該核心之資料傳輸率[A7] )中之一者或更多。[A8] 處理器160可透過核心利用資訊來收集與網路100之特定核心有關之資料存取資訊。
與網路100之特定核心有關之資料存取資訊可進一步包含與擴充器110所執行之儲存再轉送方法有關之資訊。在一儲存再轉送方法中，一擴充器可接收來自一起始端之連接。該擴充器可在與一連接所要目標端建立連接前先暫存由該起始端送出之訊框。執行一儲存再轉送方法可提供一擴充器對包含一連接之酬載大小(例如，傳送於單一訊框內之資料量)、與一連接之資料(例如，單一輸出入之指定識別子)有關之一或更多標籤、與該連接有關之邏輯區塊位址(LBA)或與該連接有關之命令中之一者或更多之資料存取資訊之存取。在一範例中，一主機可透過一擴充器開始送出一連接至一磁碟機。在另一範例中，一磁碟機可透過一擴充器開始送出一連接至一主機。儲存再轉送資料存取資訊可被處理器160收集並改寫以提供與網路100之特定核心有關之資料存取資訊。處理器160可透過該儲存再轉送資料存取資訊[A10].[A11] 收集與網路100之特定核心有關之資料存取資訊。
處理器160可改寫儲存再轉送資料存取資訊或連線利用資訊中之一者或更多以提供與網路100之特定核心之利用頻率有關之資訊。進一步，處理器160可改寫儲存再轉送資料存取資訊或連線利用資訊中之一者或更多以提供與傳送於網路100之特定核心之資料量有關之資訊。
處理器160可利用與一特定核心有關之資訊來決定用於網路100(例如，網路100之特定核心是否具有高度利用性)之特定核心之資料預取操作是否適當。一利用臨界值可包含與一特定核心有關之一或更多資訊類型。例如，處理器160可決定與網路100之特定核心有關之資料存取資訊是否滿足或超過一利用臨界值。在一範例中，處理器160可利用一矩陣來決定與一特定核心有關之資訊是否滿足或超過一利用臨界值。一利用臨界值可被程式化。進一步，一利用臨界值可由使用者組態。
處理器160可辨識用於一資料預取操作之資料區塊。進一步，處理器160可依據用於網路100之特定核心之資料預取操作是否適當之決定來辨識用於一資料預取操作之資料區塊。例如，處理器160可接收一核心(例如，該資料讀取請求係發送自該核心之起始端，且該資料讀取請求係指向該核心之目標端)之資料讀取請求。該資料讀取請求也許請求一原始資料組。處理器160可在接收該資料讀取請求前，先決定用於與該資料讀取請求有關之核心之資料預取操作係適當。在另一實施例中，處理器160可在接收該資料讀取請求之後，接著決定用於與該資料讀取請求有關之核心之資料預取操作是否適當。
處理器160可依據該原始資料組來辨識用於一資料預取[A14] 操作之可能[A12][A13] 資料組。例如，處理器160可依據與該原始資料組(例如，該可能資料組係位在接近該原始資料組之邏輯區塊位址之一邏輯區塊位址中)之接近度來辨識一可能資料組。在另一範例中，處理器160可依據與該原始資料組(例如，該可能資料組及該原始資料組兩者係一較大資料組之一部分)有關之內容來辨識一可能資料組。在另一範例中，處理器160可依據與該原始資料組(例如，在對該原始資料組之前資料讀取請求後，接著提出對一可能資料組之前資料讀取請求)有關之時間關聯性來辨識該可能資料組。在另一範例中，處理器160可依據上面因素或關聯性(例如，接近性、內容性及時間性)中之一者或更多來辨識一可能資料組。
依據所辨識之可能資料組，處理器160可在接收來自該核心之起始端對該可能資料組之資料讀取請求前，先發送對該可能資料組之資料讀取請求至該核心之目標端。例如，處理器160可發送結合該可能資料組與該原始資料組之一或更多資料讀取請求。在另一範例(未顯示)中，處理器160可發送對該可能資料組及該原始資料組之個別資料讀取請求。在處理器160可發送對該可能資料組及該原始資料組之個別資料讀取請求之範例中，處理器160可在發送對該原始資料組之資料讀取請求後，接著發送對該可能資料組之資料讀取請求。進一步，處理器160可在該資料讀取請求之目標端(例如，該核心之目標端)降低活動(例如，該目標端係閒置的)時，發送對該可能資料組之資料請求。處理器160可在自該核心之目標端接收到該可能資料組時，將該可能資料組儲存於擴充器110之記憶體170內。如在此所使用地，預取該可能資料組可稱之為在接收來自該核心之起始端對該可能資料組之資料讀取請求前，先發送對該可能資料組之資料讀取請求至該核心之目標端。如在此所使用地，該可能資料組之預取留存可稱之為在接收來自[A15][A16][A17] 該核心之起始端對該可能資料組之資料讀取請求前，先將該可能資料組儲存於記憶體170內。
處理器160可在接收來自該核心之起始端對該可能資料組之資料讀取請求時，發送該可能資料組至該核心之起始端。在另一範例中，儲存於記憶體170內之可能資料組可被利用以滿足一不同於該核心之起始端之起始端之資料讀取請求。進一步，處理器160可在決定儲存於記憶體170內之可能資料組係有效時，將該可能資料組自擴充器110之記憶體170發送至該起始端。例如，在擴充器110可被直接附接至該核心之目標端時，處理器160可監視至該核心之目標端之資料通訊以決定儲存於該核心之目標端內之可能資料組之邏輯區塊位址中之資料是否與儲存於記憶體170內之可能資料組一模一樣。處理器160可在決定儲存於記憶體170內之可能資料組係無效時，更新記憶體170內所儲存之可能資料組。例如，處理器160可透過發送一資料讀取請求至該核心之目標端來更新儲存於記憶體170內之可能資料組。在另一範例中，處理器160可利用將資料透過擴充器110來寫入該核心之目標端而更新儲存於記憶體170內之可能資料組。在另一實施例中，處理器160可清除來自記憶體170之無效可能資料組並允許對該可能資料組之資料讀取請求之操作而不利用資料預取的好處。
處理器160可在決定該核心之目標端係忙碌時，將該可能資料組自記憶體170發送至該起始端。在另一實施例中，不論該核心之目標端是否忙碌，處理器160可將該可能資料組自記憶體170發送至該起始端。為了將該可能資料組自記憶體170發送至該起始端，擴充器110可代表該核心之目標端接受該資料讀取請求。
大體上參考至第2圖，說明一資料預取之命令序列程序200之流程圖被提供。程序200可配置於如第1圖(例如，包含一主機202(例如，一核心之起始端)、一擴充器及一磁碟機206(例如，一核心之目標端)之系統)所述之系統。程序200可包含說明對磁碟機206(例如，第2圖所示之邏輯區塊位址1、2及3)之一邏輯區塊位址組內之資料之資料讀取請求之步驟210。擴充器204之處理器(例如，處理器160)可決定主機202及磁碟機206間之核心係資料預取候選者。進一步，一處理器(例如，處理器160)可在接收步驟210之資料讀取請求前，先決定主機202及磁碟機206間之核心係資料預取候選者。在另一範例中，一處理器(例如，處理器160)可在接收步驟210之資料讀取請求後，接著決定主機202及磁碟機206間之核心係資料預取候選者。
如第2圖所示，擴充器204(例如，透過處理器160)依據該原始資料組來辨識一可能資料組(例如，在邏輯區塊位址4和5內之資料係依據邏輯區塊位址1、2和3內之資料來辨識)。結果，如步驟220所示，擴充器204發送對該原始資料組及該可能資料組(例如，邏輯區塊位址1、2、3、4和5內之資料)兩者之單一資料讀取請求至該磁碟機206(例如，一核心之目標端)。磁碟機可讀取邏輯區塊位址1至5內所儲存之資料以回應該資料讀取請求。例如，如步驟220所示，磁碟機206可執行對邏輯區塊位址1之搜尋指令並依序讀取至邏輯區塊位址5。[A18] 讀取該原始資料組及該可能資料組兩者之其它方法係本揭示所考量者。
在另一實施例中，擴充器204可發送對該原始資料組及該可能資料組(未顯示)之個別資料讀取請求至該磁碟機206。在本特定實施例中，擴充器204可在該磁碟機206(例如，當磁碟機閒置時)減少活動時發送該資料讀取請求至該磁碟機206。
程序200可進一步包含代表磁碟機206將邏輯區塊位址1至5內之資料傳回至擴充器204之步驟230。擴充器204可在接收來自磁碟機206之資料後，立即將該可能資料組儲存於該預取快取記憶體內。例如，處理器160可將來自磁碟機206之邏輯區塊位址4和5之資料儲存於記憶體170內。
程序200可進一步包含代表擴充器將該原始資料讀取請求之原始資料組傳回至該主機(例如，一核心之起始端)之步驟240。例如，處理器160可將來自邏輯區塊位址1-3之請求資料傳回至該發送主機。主機202可利用該請求資料。
程序200可進一步包含代表主機請求來自該磁碟機206之可能資料區塊中之一者或更多之步驟250。例如，如第2圖所示，主機202可發送對該磁碟機206之邏輯區塊位址4內之資料之資料讀取請求至擴充器204。擴充器204可在決定儲存於記憶體170內之資料係有效(例如，記憶體170內之資料係與磁碟機206內之相對應資料一模一樣)時，代表磁碟機206來接受該資料讀取請求。
程序200可進一步包含代表擴充器204將該一或更多可能資料區塊自記憶體170傳回至主機202之步驟260。擴充器204可在驗證記憶體170內所儲存之一或更多可能資料區塊係有效時，將該一或更多可能資料區塊傳回至主機202。擴充器204可在接收對該些可能資料區塊中之一者或更多之資料讀取請求後，接著驗證記憶體170內所儲存之資料係有效的。在另一範例中，擴充器204可在將該些可能資料區塊儲存於記憶體170內之後，接著透過監視寫至磁碟機206之資料來驗證記憶體170內所儲存之資料係有效的。主機202可在接收來自擴充器204之一或更多可能資料區塊後，立即利用該一或更多可能資料區塊。
大體上參考至第3圖，一種用於協助一儲存系統內之資料讀取之方法被顯示。該方法300可包含代表收集與一起始端(例如，主機202)及一目標端(例如，磁碟機206)間之連接有關之資料存取資訊之步驟305。例如，擴充器110之處理器160可收集與網路100之特定核心有關之資料存取資訊。方法300可進一步包含代表決定在該起始端(例如，主機202)及該目標端(例如，磁碟機206)間之連接是否超過一利用臨界值之步驟310。例如，處理器160可利用與一特定核心有關之資訊來決定用於網路100之特定核心之資料預取操作是否適當。
方法300可進一步包含代表接收來自該起始端對該目標端之至少一第一資料區塊之第一資料請求之步驟315。例如，處理器160可接收對一核心(例如，該資料讀取請求係由該核心(例如，主機202)之起始端所發送)之資料讀取請求，且該資料讀取請求係指向該核心之目標端(例如，磁碟機206)。該資料讀取請求可以是請求一原始資料組。方法300可進一步包含代表在決定該起始端及該目標端間之連接超過該利用臨界值時，依據該第一資料請求來辨識該目標端中用以包含於來自該起始端之未來資料請求內容之至少一第二可能資料區塊之步驟320。例如，處理器160可依據用於網路100之特定核心之資料預取操作是否適當之決定來辨識用於該資料預取操作之資料區塊。
方法300可進一步包含代表發送對該至少一第二可能資料區塊之第二資料請求至該目標端之步驟325。例如，處理器160可在接收來自該核心之起始端對該可能資料組之資料讀取請求前，先發送對該可能資料組之資料讀取請求至該核心之目標端。方法300可進一步包含代表接收來自該目標端之至少一第二可能資料區塊之步驟330。例如，處理器160可接收來自該核心之目標端之可能資料組。
方法300可進一步包含代表將來自該目標端之至少一第二可能資料區塊儲存於該串接式小型電腦系統介面擴充器內之步驟335。例如，處理器160可在接收來自該核心之目標端之可能資料組後，立即將該可能資料組儲存於擴充器110之記憶體170內。方法300可進一步包含代表接收來自該起始端對來自該目標端之至少一第二可能資料區塊中之至少一者之第三資料請求之步驟340。例如，處理器160可接收來自該核心之起始端對該可能資料組之資料讀取請求。
方法300可進一步包含代表決定儲存於該串接式小型電腦系統介面擴充器內之至少一第二可能資料區塊中之至少一者是否有效之步驟345。例如，處理器160可監視至該核心之目標端之資料通訊以決定儲存於該核心之目標端內之可能資料組之邏輯區塊位址中之資料是否與儲存於記憶體170內之可能資料組一模一樣。方法300可進一步包含代表在決定該至少一第二可能資料區塊中之至少一者係有效時，傳送該至少一第二可能資料區塊中之至少一者至該起始端之步驟350。例如，處理器160可在決定儲存於記憶體170內之可能資料組係有效時，將該可能資料組自擴充器110之記憶體170發送至該起始端。
方法300可進一步包含代表在決定儲存於該串接式小型電腦系統介面擴充器內之至少一第二可能資料區塊係無效時之步驟355，更新該串接式小型電腦系統介面擴充器內所儲存之至少一第二可能資料區塊。例如，處理器160可在決定儲存於記憶體170內之可能資料組係無效後，立即更新記憶體170內所儲存之可能資料組。
在本揭示中，所揭示方法可被配置成一裝置可讀取之指令組或軟體或韌體。這類軟體可包含一程式產品，其運用包含用以程式化一處理器來執行本發明所揭示功能及方法之儲存電腦碼之電腦可讀取儲存媒體。該電腦可讀取媒體可包含任何傳統軟碟、光碟、光碟唯讀記憶體、磁碟、硬碟機、磁性光碟、唯讀記憶體、隨機存取記憶體、可拭去可程式唯讀記憶體、電性可拭去可程式唯讀記憶體、磁卡或光學卡類型、或用於儲存電子指令之任何其它合適媒體，但不限於此。進一步，了解到所揭示方法中之特定步驟次序或階層係示範方法之範例。依據設計偏好，了解到該方法中之特定步驟次序或階層可被重新安排而仍留在所揭示主題內。所附方法項申請專利範圍以一範例次序顯示各步驟元件，並不必然意謂著受到所示特定次序或階層之限制。
相信本揭示及許多它的伴隨優勢會經由前述而被了解，且顯而易見的，許多變化可在該些元件之形式、架構及配置上進行而不偏離所揭示主題或不犧牲所有它的材料優勢。所述形式只是說明性質，下列申請專利範圍係意圖包括及包含這類變化。
100．．．網路
110．．．SAS擴充器
120．．．來源裝置
130．．．來源裝置埠
140．．．目的地裝置
150．．．目的地裝置埠
160．．．處理器
170．．．記憶體
200．．．命令序列程序
202．．．主機
204．．．擴充器
206．．．磁碟機
210-260．．．步驟
300．．．方法
305-355．．．步驟
那些熟知此項技術之人士可參考附圖而對本揭示之許多優勢有更佳了解，其中：
第1圖係說明利用一串接式小型電腦系統介面擴充器之網路拓樸之方塊圖。
第2圖係說明用於一資料預取之命令序列程序之流程圖。
第3圖係說明一種用於協助一儲存系統內之資料讀取之方法。
100．．．網路
110．．．SAS擴充器
120．．．來源裝置
130．．．來源裝置埠
140．．．目的地裝置
150．．．目的地裝置埠
160．．．處理器
170．．．記憶體

Claims (20)

  1. 一種用以協助在一包含一串接式小型電腦系統介面(SAS)擴充器之儲存系統中之一資料讀取之方法，該方法包括：收集資料存取資訊，該資料存取資訊包含與一起始端及一目標端間之一連接有關之資料以及透過該SAS擴充器之一儲存再轉送(store-and-forward)程序所收集之資訊；依據該資料存取資訊決定該起始端及該目標端間之該連接是否超過一利用臨界值，該資料存取資訊包含與該起始端及該目標端間之該連接有關之該資訊以及透過該SAS擴充器之該儲存再轉送程序所收集之該資訊；接收一來自該初始端對該目標端之至少一資料區塊之資料請求；在決定該起始端及該目標端間之該連接超過該利用臨界值時，依據該資料請求來辨識該目標端中用以包含於來自該起始端之一接著的資料請求內容之至少一可能資料區塊；藉由該SAS擴充器發送對該至少一資料區塊以及該至少一可能資料區塊之一或更多資料請求至該目標端；接收該至少一資料區塊；當接收該至少一資料區塊時該目標端並非忙著處理其他任務時，接收來自該目標端之該至少一可能資料區塊；且當接收來自該目標端之該至少一可能資料區塊時，將 來自該目標端之該至少一可能資料區塊儲存於該SAS擴充器內。
  2. 如申請專利範圍第1項之方法，進一步包含：接收來自該起始端對該目標端之該至少一可能資料區塊之一或更多者之一額外資料請求；決定儲存於該SAS擴充器內之該至少一可能資料區塊之該一或更多者是否有效；且在決定該至少一可能資料區塊之該一或更多者係有效時，將該至少一可能資料區塊之該一或更多者自儲存於該SAS擴充器內之該至少一可能資料區塊傳送至該起始端。
  3. 如申請專利範圍第1項之方法，其中與該起始端及該目標端間之該連接有關之該資訊包含與該起始端及該目標端間之該連接之一利用頻率或透過該起始端及該目標端間之連接傳輸之一資料量中之至少一者有關之資訊。
  4. 如申請專利範圍第3項之方法，其中透過該擴充器之該儲存再轉送程序所收集之資訊包含：酬載大小資訊、標籤資訊、邏輯區塊位址資訊以及透過該起始端及該目標端間之該連接所傳送之命令識別。
  5. 如申請專利範圍第1項之方法，其中該利用臨界值包含：一使用者可組態利用臨界值及一可程式利用臨界值中之至少一者。
  6. 如申請專利範圍第1項之方法，其中在決定該起始端及該目標端間之該連接超過該利用臨界值時依據該資料請 求來辨識該目標端中用以包含於來自該起始端之一接著的資料請求內容之至少一可能資料區塊包含：依據前一序列之請求資料區塊來辨識該目標端之至少一可能資料區塊。
  7. 如申請專利範圍第1項之方法，其中在決定該起始端及該目標端間之該連接超過該利用臨界值時依據該資料請求來辨識該目標端中用以包含於來自該起始端之一接著的資料請求內容之至少一可能資料區塊包含：依據與該至少一資料區塊之邏輯區塊位址接近度來辨識該至少一可能資料區塊。
  8. 如申請專利範圍第1項之方法，其中該在決定該起始端及該目標端間之該連接超過該利用臨界值時依據該資料請求來辨識該目標端中用以包含於來自該起始端之一接著的資料請求內容之至少一可能資料區塊包含：依據與該至少一資料區塊之一內容關聯性來辨識該至少一可能資料區塊。
  9. 如申請專利範圍第1項之方法，其中藉由該SAS擴充器發送對該至少一資料區塊以及該至少一可能資料區塊之一或更多資料請求至該目標端包含：藉由該SAS擴充器發送對該至少一資料區塊之一或更多第一資料請求至該目標端；以及藉由該SAS擴充器發送對該至少一可能資料區塊之一或更多第二資料請求至該目標端。
  10. 如申請專利範圍第1項之方法，進一步包含： 在決定該SAS擴充器內之至少一可能資料區塊之該一或更多者係無效時，更新儲存於該SAS擴充器內之該至少一可能資料區塊之該一或更多者。
  11. 如申請專利範圍第1項之方法，其中當接收該至少一資料區塊時該目標端並非忙著處理其他任務時，接收來自該目標端之該至少一可能資料區塊進一步包括：當接收該至少一資料區塊時該目標端係閒置或實質上閒置時，接收來自該目標端之該至少一可能資料區塊。
  12. 一種系統，包括：用以收集與一起始端及一目標端間之一連接有關之資料存取資訊之裝置；用以決定該起始端及該目標端間之該連接是否超過一利用臨界值之裝置，該決定係依據與該起始端及該目標端間之該連接有關之該資料存取資訊而定；用以接收來自該初始端對該目標端之至少一資料區塊之一資料請求之裝置；用以在決定該起始端及該目標端間之該連接超過該利用臨界值時依據該第一資料請求來辨識該目標端中用以包含於來自該起始端之一接著的資料請求內之至少一可能資料區塊之裝置；用以藉由該SAS擴充器發送對該至少一資料區塊以及該至少一可能資料區塊之一或更多資料請求至該目標端之裝置；用以接收該至少一資料區塊之裝置； 用以當接收該至少一資料區塊時該目標端並非忙著處理其他任務時接收來自該目標端之該至少一可能資料區塊之裝置；用以當接收來自該目標端之該至少一可能資料區塊時儲存來自該SAS擴充器之該目標端之該至少一可能資料區塊之裝置；用以接收來自該起始端對該至少一可能資料區塊之一或更多者之一額外資料請求之裝置；用以決定儲存於該SAS擴充器內之該至少一可能資料區塊之該一或更多者是否有效之裝置；用以在決定該至少一儲存之可能資料區塊之該一或更多者係有效時，傳送該至少一可能資料區塊之該一或更多者至該起始端之裝置；及用以在決定該至少一可能資料區塊之該一或更多者係無效時，更新儲存於該SAS擴充器內之該至少一可能資料區塊之該一或更多者之裝置。
  13. 如申請專利範圍第12項之系統，其中用以收集與該起始端及該目標端間之該連接有關之資料存取資訊之裝置包含：用以收集與該起始端及該目標端間之該連接之一利用頻率或透過該起始端及該目標端間之該連接傳輸之一資料量中之至少一者有關之資料存取資訊之裝置。
  14. 如申請專利範圍第12項之系統，其中與該起始端及該目標端間之該連接有關之資料存取資訊包含： 酬載大小資訊、標籤資訊、邏輯區塊位址資訊或透過該起始端及該目標端間之該連接所傳送之命令識別。
  15. 如申請專利範圍第12項之系統，進一步包含：用以在接著決定該至少一可能資料區塊之一或更多者係無效時接著更新儲存於該SAS擴充器內之該至少一可能資料區塊之一或更多者之裝置。
  16. 如申請專利範圍第12項之系統，其中該用以收集與一起始端及一目標端間之一連接有關之資料存取資訊之裝置，進一步包括：用以收集資料存取資訊之裝置，該資料存取資訊包含與一起始端及一目標端間之一連接有關之資訊以及透過該SAS擴充器之一儲存再轉送(store-and-forward)程序所收集之資訊；並且其中用以決定該起始端及該目標端間之該連接是否超過一利用臨界值而該決定係依據與該起始端及該目標端間之該連接有關之該資料存取資訊而定之裝置，進一步包括：用以決定該起始端及該目標端間之該連接是否超過一利用臨界值之裝置，該決定係依據包含與該起始端及該目標端間之該連接有關之該資訊以及透過該SAS擴充器之一儲存再轉送程序所收集之該資訊之該資料存取資訊。
  17. 一種串接式小型電腦系統介面(SAS)擴充器裝置，包括：一第一埠，用以通訊性地耦接一起始端以進行資料通 訊；一第二埠，用以通訊性地耦接一目標端以進行資料通訊；一快取記憶體，用以儲存資料；及一處理器，通訊性地耦接至該第一埠、該第二埠及該快取記憶體，該處理器被組態以執行指令，其係被組態以執行一種方法，該方法包括：收集與該起始端及該目標端間之一連接有關之資料存取資訊，該資料存取資訊包含下列至少一者：該起始端及該目標端間之該連接之一利用頻率、透過該起始端及該目標端間之該連接傳輸之一資料量、酬載大小資訊、標籤資訊、邏輯區塊位址資訊及透過該起始端及該目標端間之該連接來傳送之命令識別；決定該起始端及該目標端間之該連接是否超過一利用臨界值，該決定依據與該起始端及該目標端間之該連接有關之該資料存取資訊而定；接收來自該初始端對該目標端之至少一資料區塊之一資料請求；在決定該起始端及該目標端間之該連接超過該利用臨界值時，依據該資料請求來辨識該目標端中用以包含於來自該起始端之一接著的資料請求內容之至少一可能資料區塊；當該目標端係處於降低活動時，藉由該SAS擴充器發送對該至少一資料區塊以及該至少一可能資料區 塊之一或更多資料請求至該目標端；接收該至少一資料區塊；當接收該至少一資料區塊時該目標端並非忙著處理其他任務時，接收來自該目標端之該至少一可能資料區塊；當接收來自該目標端之該至少一可能資料區塊時，將來自該目標端之該至少一可能資料區塊儲存於該SAS擴充器之該快取記憶體內；接收來自該起始端對該至少一儲存之可能資料區塊之一或更多者之一額外資料請求；決定儲存於SAS擴充器內之該至少一儲存之可能資料區塊之該一或更多者是否有效；在決定該至少一可能資料區塊之該一或更多者係有效時將該至少一可能資料區塊中之該至少一或更多者自該快取記憶體傳送至該起始端；在決定該至少一可能資料區塊之該一或更多者係無效時更新儲存於該SAS擴充器內之該至少一可能資料區塊之該一或更多者。
  18. 如申請專利範圍第17項之SAS擴充器裝置，其中在決定該起始端及該目標端間之該連接超過該利用臨界值時依據該資料請求來辨識該目標端中用以包含於來自該起始端之一接著的資料請求內容之至少一可能資料區塊包含：依據前一序列之請求資料區塊來辨識該目標端之至少 一可能資料區塊。
  19. 如申請專利範圍第17項之SAS擴充器裝置，其中在決定該起始端及該目標端間之該連接超過該利用臨界值時依據該資料請求來辨識該目標端中用以包含於來自該起始端之一接著的資料請求內容之至少一可能資料區塊包含：依據與該至少一資料區塊之邏輯區塊位址接近度來辨識該至少一可能資料區塊。
  20. 如申請專利範圍第17項之SAS擴充器裝置，其中收集與該起始端及該目標端間之一連接有關之資料存取資訊，該資料存取資訊包含下列至少一者：該起始端及該目標端間之該連接之一利用頻率、透過該起始端及該目標端間之該連接傳輸之一資料量、酬載大小資訊、標籤資訊、邏輯區塊位址資訊及透過該起始端及該目標端間之該連接來傳送之命令識別，進一步包括：收集資料存取資訊，該資料存取資訊包含與該起始端及該目標端間之一連接有關之資訊以及透過該SAS擴充器之一儲存再轉送(store-and-forward)程序所收集之資訊，該資料存取資訊進一步包含下列至少一者：該起始端及該目標端間之該連接之一利用頻率、透過該起始端及該目標端間之該連接傳輸之一資料量、酬載大小資訊、標籤資訊、邏輯區塊位址資訊及透過該起始端及該目標端間之該連接來傳送之命令識別，並且 其中決定該起始端及該目標端間之該連接是否超過一利用臨界值，該決定依據與該起始端及該目標端間之該連接有關之該資料存取資訊而定，進一步包括：決定該起始端及該目標端間之該連接是否超過一利用臨界值，該決定係依據該資料存取資訊，其包含與該起始端及該目標端間之該連接有關之資訊以及透過該SAS擴充器之該儲存再轉送程序所收集之資訊。
TW100104369A 2010-12-03 2011-02-10 Ｓａｓ擴充器之資料預取 TWI444833B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/960,118 US8566496B2 (en) 2010-12-03 2010-12-03 Data prefetch in SAS expanders

Publications (2)

Publication Number Publication Date
TW201224777A TW201224777A (en) 2012-06-16
TWI444833B true TWI444833B (zh) 2014-07-11

Family

ID=45747082

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100104369A TWI444833B (zh) 2010-12-03 2011-02-10 Ｓａｓ擴充器之資料預取

Country Status (6)

Country Link
US (1) US8566496B2 (zh)
EP (1) EP2461245A3 (zh)
JP (1) JP5480834B2 (zh)
KR (1) KR101378270B1 (zh)
CN (1) CN102486752B (zh)
TW (1) TWI444833B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8626981B1 (en) * 2011-03-24 2014-01-07 Maxim Integrated Products, Inc. SAS expander with non-blocking virtual PHY architecture
US8689044B2 (en) * 2011-11-16 2014-04-01 Hewlett-Packard Development Company, L.P. SAS host controller cache tracking
US8694826B2 (en) * 2012-02-29 2014-04-08 Hewlett-Packard Development Company, L.P. SAS host cache control
US8898506B2 (en) 2012-07-25 2014-11-25 Lsi Corporation Methods and structure for hardware serial advanced technology attachment (SATA) error recovery in a serial attached SCSI (SAS) expander
US8589607B1 (en) * 2012-08-07 2013-11-19 Lsi Corporation Methods and structure for hardware management of serial advanced technology attachment (SATA) DMA non-zero offsets in a serial attached SCSI (SAS) expander
US8756345B2 (en) 2012-10-31 2014-06-17 Lsi Corporation Methods and structure for managing protection information with a serial attached SCSI expander
US8782292B2 (en) 2012-10-31 2014-07-15 Lsi Corporation Methods and structure for performing a rebuild of a logical volume with a serial attached SCSI expander
US9135198B2 (en) 2012-10-31 2015-09-15 Avago Technologies General Ip (Singapore) Pte Ltd Methods and structure for serial attached SCSI expanders that self-configure by setting routing attributes of their ports based on SMP requests
US8904108B2 (en) 2012-10-31 2014-12-02 Lsi Corporation Methods and structure establishing nested Redundant Array of Independent Disks volumes with an expander
US8904119B2 (en) 2012-10-31 2014-12-02 Lsi Corporation Method and structures for performing a migration of a logical volume with a serial attached SCSI expander
US9026706B2 (en) 2012-12-14 2015-05-05 Lsi Corporation Method and system for detecting multiple expanders in an SAS topology having the same address
US8990448B2 (en) 2013-03-08 2015-03-24 Lsi Corporation Smart discovery model in a serial attached small computer system topology
US20140297910A1 (en) * 2013-03-29 2014-10-02 Hewlett-Packard Development Company, L.P. Sas expander
EP2946300B1 (en) * 2013-04-02 2018-01-31 Hewlett-Packard Enterprise Development LP Sata initiator addressing and storage device slicing
WO2015126420A1 (en) * 2014-02-24 2015-08-27 Hewlett-Packard Development Company, L.P. Sas zone configuration management
CN104601711A (zh) * 2015-01-27 2015-05-06 曙光云计算技术有限公司 用于云服务器的基于fpga的数据存储方法和系统
US11289137B2 (en) 2017-11-16 2022-03-29 Micron Technology, Inc. Multi-port storage-class memory interface
US10990307B2 (en) * 2018-07-27 2021-04-27 Broadcom International Pte. Ltd. System and method for providing a configurable storage media interface

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55118168A (en) * 1979-03-02 1980-09-10 Hitachi Ltd Memory reading control system
JPS615358A (ja) * 1984-06-07 1986-01-11 Fujitsu Ltd デ−タ処理装置
JPS61221966A (ja) * 1985-03-28 1986-10-02 Nec Corp ベクトル命令処理装置
US4878219A (en) * 1988-04-28 1989-10-31 Digital Equipment Corporation Method and apparatus for nodes in network to avoid shrinkage of an interframe gap
JPH02127742A (ja) * 1988-11-07 1990-05-16 Nec Corp 空き領域検索方式
SE469402B (sv) * 1991-05-02 1993-06-28 Swedish Inst Of Computer Scien Foerfarande foer att haemta data till ett cache-minne
US5634025A (en) * 1993-12-09 1997-05-27 International Business Machines Corporation Method and system for efficiently fetching variable-width instructions in a data processing system having multiple prefetch units
US5881254A (en) * 1996-06-28 1999-03-09 Lsi Logic Corporation Inter-bus bridge circuit with integrated memory port
JPH1016115A (ja) * 1996-07-08 1998-01-20 Mitsui Petrochem Ind Ltd 透湿性シート
US6138192A (en) * 1996-12-31 2000-10-24 Compaq Computer Corporation Delivering a request to write or read data before delivering an earlier write request
US6298407B1 (en) * 1998-03-04 2001-10-02 Intel Corporation Trigger points for performance optimization in bus-to-bus bridges
FI105749B (fi) * 1998-06-12 2000-09-29 Ericsson Telefon Ab L M Dataverkkoliikennöinti
JP3149856B2 (ja) * 1998-08-31 2001-03-26 日本電気株式会社 磁気ディスク制御装置
US6286074B1 (en) * 1999-03-24 2001-09-04 International Business Machines Corporation Method and system for reading prefetched data across a bridge system
US6636927B1 (en) * 1999-09-24 2003-10-21 Adaptec, Inc. Bridge device for transferring data using master-specific prefetch sizes
US6678782B1 (en) * 2000-06-27 2004-01-13 International Business Machines Corporation Flow architecture for remote high-speed interface application
US6820161B1 (en) * 2000-09-28 2004-11-16 International Business Machines Corporation Mechanism for allowing PCI-PCI bridges to cache data without any coherency side effects
KR100649300B1 (ko) * 2000-11-07 2006-11-24 주식회사 케이티 통신 시스템에서의 적응적인 데이터 전송 방법 및 그 장치
US7047327B1 (en) * 2000-12-20 2006-05-16 Adaptec, Inc. Method and structure for supporting flow control by a SCSI initiator during the data out phase of the packetized SCSI protocol
US6721870B1 (en) 2001-06-12 2004-04-13 Emc Corporation Prefetch algorithm for short sequences
US6792496B2 (en) * 2001-08-02 2004-09-14 Intel Corporation Prefetching data for peripheral component interconnect devices
US6578130B2 (en) * 2001-10-18 2003-06-10 International Business Machines Corporation Programmable data prefetch pacing
US6973528B2 (en) * 2002-05-22 2005-12-06 International Business Machines Corporation Data caching on bridge following disconnect
US7089369B2 (en) * 2003-03-31 2006-08-08 Sun Microsystems, Inc. Method for optimizing utilization of a double-data-rate-SDRAM memory system
US7139878B2 (en) * 2003-06-20 2006-11-21 Freescale Semiconductor, Inc. Method and apparatus for dynamic prefetch buffer configuration and replacement
US7107384B1 (en) * 2004-03-01 2006-09-12 Pericom Semiconductor Corp. Dynamic PCI-bus pre-fetch with separate counters for commands of commands of different data-transfer lengths
US7424562B2 (en) * 2004-03-01 2008-09-09 Cisco Technology, Inc. Intelligent PCI bridging consisting of prefetching data based upon descriptor data
US9495263B2 (en) 2004-12-21 2016-11-15 Infortrend Technology, Inc. Redundant SAS storage virtualization subsystem and system using the same, and method therefor
CN101470587B (zh) * 2004-12-21 2011-08-17 普安科技股份有限公司 冗余储存虚拟化子系统
JP2006331252A (ja) * 2005-05-30 2006-12-07 Matsushita Electric Ind Co Ltd バスブリッジ装置
US7657690B1 (en) * 2005-06-14 2010-02-02 Globalfoundries Inc. Control of PCI memory read behavior using memory read alias and memory command reissue bits
US20070005833A1 (en) 2005-06-30 2007-01-04 Pak-Lung Seto Transmit buffers in connection-oriented interface
US8079031B2 (en) * 2005-10-21 2011-12-13 Intel Corporation Method, apparatus, and a system for dynamically configuring a prefetcher based on a thread specific latency metric
US8081827B2 (en) * 2006-02-28 2011-12-20 Ricoh Co., Ltd. Compressed data image object feature extraction, ordering, and delivery
JP5052193B2 (ja) * 2007-04-17 2012-10-17 株式会社日立製作所 記憶制御装置および記憶制御方法
JP4977583B2 (ja) 2007-11-22 2012-07-18 株式会社日立製作所 記憶制御装置及び記憶制御装置の制御方法
JP4809413B2 (ja) * 2008-10-08 2011-11-09 株式会社日立製作所 ストレージシステム
US8490088B2 (en) * 2010-09-10 2013-07-16 International Business Machines Corporation On demand virtual machine image streaming
US8949579B2 (en) * 2010-10-04 2015-02-03 International Business Machines Corporation Ineffective prefetch determination and latency optimization

Also Published As

Publication number Publication date
US20120144082A1 (en) 2012-06-07
CN102486752B (zh) 2016-05-04
US8566496B2 (en) 2013-10-22
EP2461245A2 (en) 2012-06-06
KR20120061710A (ko) 2012-06-13
TW201224777A (en) 2012-06-16
JP5480834B2 (ja) 2014-04-23
EP2461245A3 (en) 2012-11-21
KR101378270B1 (ko) 2014-03-25
JP2012118958A (ja) 2012-06-21
CN102486752A (zh) 2012-06-06

Similar Documents

Publication Publication Date Title
TWI444833B (zh) Ｓａｓ擴充器之資料預取
US6839706B2 (en) Block data storage within a computer network
CN104040516B (zh) 用于数据去重的方法、设备和系统
US7930474B2 (en) Automated on-line capacity expansion method for storage device
CN102647438B (zh) 主机可容易进行数据收发的存储系统
KR101196547B1 (ko) 결정론적 ｓａｓ 검색 및 구성을 위한 방법
US8972615B2 (en) Communication with input/output system devices
JP5113537B2 (ja) 計算機システム、管理計算機及びデータ管理方法
US20030177330A1 (en) Computer system
JP2011039841A (ja) データ移行方法、及びプログラム
KR970066829A (ko) 호스트 기반 기억장치 어레이 제어 기능의 통합방법
JP2004185349A5 (zh)
AU2002322624A1 (en) Block data storage within a computer network
CN112130748A (zh) 一种数据访问方法、网卡及服务器
CN104123236A (zh) 用于使用预提升缓冲器的高吞吐量硬件加速的方法和系统
CN107817962B (zh) 一种远程控制方法、装置、控制服务器及存储介质
CN106250322B (zh) 一种写数据的方法和装置
CN103677660B (zh) 信息处理设备和区域释放控制方法
US9971520B2 (en) Processing read and write requests
CN106484587B (zh) 一种命名空间管理方法、装置及计算机系统
US20140310458A1 (en) Data transferring method and apparatus and storage system
JP2014048810A (ja) ホストシステム、ストレージデバイス、および通信方法
TW200949701A (en) Apparatus and method for hard drive firmware update
JP2007011659A (ja) インターフェース装置、ディスクドライブ及びインターフェース制御方法
CN110737396A (zh) 数据复制的方法、设备和计算机程序产品

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees