JP2012118958A - Sasエクスパンダにおけるデータプリフェッチ - Google Patents
Sasエクスパンダにおけるデータプリフェッチ Download PDFInfo
- Publication number
- JP2012118958A JP2012118958A JP2011046608A JP2011046608A JP2012118958A JP 2012118958 A JP2012118958 A JP 2012118958A JP 2011046608 A JP2011046608 A JP 2011046608A JP 2011046608 A JP2011046608 A JP 2011046608A JP 2012118958 A JP2012118958 A JP 2012118958A
- Authority
- JP
- Japan
- Prior art keywords
- target
- initiator
- data
- data block
- prospective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003999 initiator Substances 0.000 claims abstract description 106
- 238000000034 method Methods 0.000 claims description 61
- 238000004891 communication Methods 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 238000012005 ligant binding assay Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101000648827 Homo sapiens TPR and ankyrin repeat-containing protein 1 Proteins 0.000 description 1
- 102100028173 TPR and ankyrin repeat-containing protein 1 Human genes 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
- G06F2212/6022—Using a prefetch buffer or dedicated prefetch cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0038—System on Chip
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Information Transfer Between Computers (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
【解決手段】SASエクスパンダ110は、SASディスク等からなる宛先デバイス140と、ホストシステム等からなるイニシエータ120と接続され、イニシエータから宛先デバイスへのアクセスを処理する。SASエクスパンダ110のプロセッサ160は、ネクサスに関連付けられるデータアクセス情報を収集し、データプリフェッチが適しているか否かを判断する。プロセッサ160は、ネクサスの前回のデータ要求を利用して見込みデータブロックを特定する。プロセッサ160は、ターゲットに対し、見込みデータブロックのデータ要求を発行する。プロセッサ160は、データ読み出し内での今後の利用のために、見込みデータブロックをメモリ170内に格納する。
【選択図】図1
Description
添付の図面を参照することにより、当業者は本開示の多数の利点をより良く理解することができるであろう。
Claims (20)
- シリアルアタッチド小型コンピュータシステムインターフェース(SAS)エクスパンダを含むストレージシステムにおけるデータ読み出しを実行するための方法であって、
イニシエータとターゲットとの間の接続に関連付けられたデータアクセス情報を収集するステップと、
前記イニシエータと前記ターゲットとの間の前記接続が利用率閾値を超えているか否かを判断するステップであって、該判断は、前記イニシエータと前記ターゲットとの間の前記接続に関連付けられた前記データアクセス情報に基づいて実行される、判断ステップと、
前記イニシエータから前記ターゲットの少なくとも1つのデータブロックのデータ要求を受信するステップと、
前記イニシエータと前記ターゲットとの間の前記接続が前記利用率閾値を超えていると判断すると、前記データ要求に基づいて、前記イニシエータからの今後のデータ要求内に含まれる、前記ターゲットの少なくとも1つの見込みデータブロックを特定するステップと、
前記ターゲットに対し、前記少なくとも1つの見込みデータブロックのデータ要求を発行するステップと、
前記ターゲットから、前記少なくとも1つの見込みデータブロックを受信するステップと、
前記SASエクスパンダ内に前記ターゲットからの前記少なくとも1つの見込みデータブロックを格納するステップと
を含むことを特徴とする方法。 - 請求項1記載の方法において、該方法はさらに、
前記イニシエータから、前記ターゲットからの前記少なくとも1つの見込みデータブロックのデータ要求を受信するステップと、
前記SASエクスパンダ内に格納されている前記少なくとも1つの見込みデータブロックが有効であるか否かを判断するステップと、
前記少なくとも1つの第2の見込みデータブロックが有効であると判断すると、前記イニシエータに対し該少なくとも1つの見込みデータブロックを送信するステップと
を含むことを特徴とする方法。 - 請求項1記載の方法において、前記イニシエータと前記ターゲットとの間の前記接続に関連付けられる前記情報を収集するステップは、
前記イニシエータと前記ターゲットとの間の前記接続の利用頻度、又は前記イニシエータと前記ターゲットとの間の前記接続を介して転送されるデータ量のうちの少なくとも一方に関連付けられる情報を収集するステップ
を含むことを特徴とする方法。 - 請求項1記載の方法において、前記イニシエータと前記ターゲットとの間の前記接続に関連付けられる前記情報は、
前記エクスパンダの蓄積交換プロセスを介して収集される情報
を含むことを特徴とする方法。 - 請求項4記載の方法において、前記エクスパンダの前記蓄積交換プロセスを介して収集される前記情報は、
前記イニシエータと前記ターゲットとの間の前記接続を介して送信される、ペイロードサイズ情報、タグ情報、論理ブロックアドレス情報、又はコマンドの識別情報
を含むことを特徴とする方法。 - 請求項1記載の方法において、前記利用率閾値は、
ユーザーにより設定可能な利用率閾値及びプログラム可能な利用率閾値のうちの少なくとも一方
を含むことを特徴とする方法。 - 請求項1記載の方法において、前記イニシエータと前記ターゲットとの間の前記接続が前記利用率閾値を超えていると判断すると、前記データ要求に基づいて、前記イニシエータからの今後のデータ要求内に含まれる、前記ターゲットの前記少なくとも1つの見込みデータブロックを特定するステップは、
要求されたデータブロックの先行するシーケンスに基づいて前記ターゲットの前記少なくとも1つの見込みデータブロックを特定するステップ
を含むことを特徴とする方法。 - 請求項1記載の方法において、前記イニシエータと前記ターゲットとの間の前記接続が前記利用率閾値を超えていると判断すると、前記データ要求に基づいて、前記イニシエータからの今後のデータ要求内に含まれる、前記ターゲットの前記少なくとも1つの見込みデータブロックを特定するステップは、
前記少なくとも1つのデータブロックに対する論理ブロックアドレス近接度に基づいて前記少なくとも1つの見込みデータブロックを特定するステップ
を含むことを特徴とする方法。 - 請求項1記載の方法において、前記イニシエータと前記ターゲットとの間の前記接続が前記利用率閾値を超えていると判断すると、前記データ要求に基づいて、前記イニシエータからの今後のデータ要求内に含まれる、前記ターゲットの前記少なくとも1つの見込みデータブロックを特定するステップは、
前記少なくとも1つのデータブロックとのコンテンツ関連性に基づいて前記少なくとも1つの見込みデータブロックを特定するステップ
を含むことを特徴とする方法。 - 請求項1記載の方法において、前記ターゲットに対し、前記少なくとも1つの見込みデータブロックのデータ要求を発行するステップは、
前記少なくとも1つのデータブロック及び前記少なくとも1つの見込みデータブロックの双方を組み込んだ少なくとも1つのデータ要求を発行するステップ
を含むことを特徴とする方法。 - 請求項1記載の方法において、前記ターゲットに対し、前記少なくとも1つの見込みデータブロックのデータ要求を発行するステップとは、
前記少なくとも1つのデータブロックの少なくとも1つのデータ要求及び前記少なくとも1つの見込みデータブロックの少なくとも1つのデータ要求を発行するステップ
を含むことを特徴とする方法。 - 請求項1記載の方法において、該方法はさらに、
前記SASエクスパンダ内の前記少なくとも1つの見込みデータブロックが無効であると判断すると、前記SASエクスパンダ内に格納されている前記少なくとも1つの見込みデータブロックを更新するステップ
を含むことを特徴とする方法。 - システムであって、
イニシエータとターゲットとの間の接続に関連付けられるデータアクセス情報を収集する手段と、
前記イニシエータと前記ターゲットとの間の前記接続が利用率閾値を超えているか否かを判断する手段であって、該判断は、前記イニシエータと前記ターゲットとの間の前記接続に関連付けられる前記データアクセス情報に基づいている、判断手段と、
前記イニシエータから前記ターゲットの少なくとも1つのデータブロックのデータ要求を受信する手段と、
前記イニシエータと前記ターゲットとの間の前記接続が前記利用率閾値を超えていると判断すると、前記データ要求に基づいて、前記イニシエータからの今後のデータ要求内に含まれる、前記ターゲットの少なくとも1つの見込みデータブロックを特定する手段と、
前記ターゲットに対し、前記少なくとも1つの見込みデータブロックのデータ要求を発行する手段と、
前記ターゲットから、前記少なくとも1つの見込みデータブロックを受信する手段と、
前記ターゲットからの前記少なくとも1つの見込みデータブロックを格納する手段と
を備えることを特徴とするシステム。 - 請求項13記載のシステムにおいて、該システムはさらに、
前記イニシエータから、前記ターゲットからの前記少なくとも1つの見込みデータブロックのデータ要求を受信する手段と、
前記少なくとも1つの格納されている見込みデータブロックが有効であるか否かを判断する手段と、
前記少なくとも1つの格納されている見込みデータブロックが有効であると判断すると、前記イニシエータに対し該少なくとも1つの格納されている見込みデータブロックを送信する手段と、
を備えることを特徴とするシステム。 - 請求項13記載のシステムにおいて、前記イニシエータと前記ターゲットとの間の前記接続に関連付けられる前記情報を収集する手段は、
前記イニシエータと前記ターゲットとの間の前記接続の利用頻度、又は前記イニシエータと前記ターゲットとの間の前記接続を介して転送されるデータ量のうちの少なくとも一方に関連付けられる情報を収集する手段
を含むことを特徴とするシステム。 - 請求項13記載のシステムにおいて、前記イニシエータと前記ターゲットとの間の前記接続に関連付けられる前記情報は、
前記イニシエータと前記ターゲットとの間の前記接続を介して送信される、ペイロードサイズ情報、タグ情報、論理ブロックアドレス情報、又はコマンドの識別情報
を含むことを特徴とするシステム。 - 請求項13記載のシステムにおいて、該システムはさらに、
前記SASエクスパンダ内の少なくとも1つの別の見込みデータブロックが無効であると判断すると、該SASエクスパンダ内に格納されている該少なくとも1つの別の見込みデータブロックを更新する手段
を備えることを特徴とするシステム。 - シリアルアタッチド小型コンピュータシステムインターフェース(SAS)エクスパンダデバイスであって、
データ通信のイニシエータと通信可能に結合するための第1のポートと、
データ通信のターゲットと通信可能に結合するための第2のポートと、
データを格納するためのキャッシュメモリと、
前記第1のポート、前記第2のポート、及び前記キャッシュメモリに通信可能に結合されたプロセッサであって、データ読み出しを容易にするための方法を実行するように構成される、プロセッサと、
を備え、前記方法は、
前記イニシエータと前記ターゲットとの間の接続に関連付けられるデータアクセス情報を収集するステップであって、該データアクセス情報は、前記イニシエータと前記ターゲットとの間の前記接続の利用頻度、前記イニシエータと前記ターゲットとの間の前記接続を介して転送されるデータ量、並びに前記イニシエータと前記ターゲットとの間の前記接続を介して送信される、ペイロードサイズ情報、タグ情報、論理ブロックアドレス情報、及びコマンドの識別情報のうちの少なくとも1つを含む、データアクセス情報を収集するステップと、
前記イニシエータと前記ターゲットとの間の前記接続が利用率閾値を超えているか否かを判断するステップであって、該判断は、前記イニシエータと前記ターゲットとの間の前記接続に関連付けられる前記データアクセス情報に基づく、判断するステップと、
前記イニシエータから前記ターゲットの少なくとも1つのデータブロックのデータ要求を受信するステップと、
前記イニシエータと前記ターゲットとの間の前記接続が前記利用率閾値を超えていると判断すると、前記データ要求に基づいて、前記イニシエータからの今後のデータ要求内に含まれる、前記ターゲットの少なくとも1つの見込みデータブロックを特定するステップと、
前記ターゲットに対し、前記少なくとも1つの見込みデータブロックのデータ要求を発行するステップと、
前記ターゲットから、前記少なくとも1つの見込みデータブロックを受信するステップと、
前記キャッシュメモリ内に前記ターゲットからの前記少なくとも1つの見込みデータブロックを格納するステップと、
前記イニシエータから、前記少なくとも1つの格納されている見込みデータブロックのデータ要求を受信するステップと、
該SASエクスパンダ内に格納されている前記少なくとも1つの格納されている見込みデータブロックが有効であるか否かを判断するステップと、
前記少なくとも1つの格納されている見込みデータブロックが有効であると判断すると、前記イニシエータに対し、前記キャッシュメモリから前記少なくとも1つの見込みデータブロックのうちの該少なくとも1つを送信するステップと、
該SASエクスパンダ内に格納されている前記少なくとも1つの格納されている見込みデータブロックが無効であると判断すると、該少なくとも1つの格納されている見込みデータブロックを更新するステップと
を含むことを特徴とするSASエクスパンダデバイス。 - 請求項18記載のSASエクスパンダデバイスにおいて、前記イニシエータと前記ターゲットとの間の前記接続が前記利用率閾値を超えていると判断すると、前記データ要求に基づいて、前記イニシエータからの今後のデータ要求内に含まれる、前記ターゲットの少なくとも1つの見込みデータブロックを特定するステップは、
要求されたデータブロックの先行するシーケンスに基づいて前記ターゲットの前記少なくとも1つの見込みデータブロックを特定するステップ
を含むことを特徴とするSASエクスパンダデバイス。 - 請求項20記載のSASエクスパンダデバイスにおいて、前記イニシエータと前記ターゲットとの間の前記接続が前記利用率閾値を超えていると判断すると、前記データ要求に基づいて、前記イニシエータからの今後のデータ要求内に含まれる、前記ターゲットの少なくとも1つの見込みデータブロックを特定するステップは、
前記少なくとも1つのデータブロックに対する論理ブロックアドレス近接度に基づいて前記少なくとも1つの見込みデータブロックを特定するステップ
を含むことを特徴とするSASエクスパンダデバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/960,118 | 2010-12-03 | ||
US12/960,118 US8566496B2 (en) | 2010-12-03 | 2010-12-03 | Data prefetch in SAS expanders |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012118958A true JP2012118958A (ja) | 2012-06-21 |
JP2012118958A5 JP2012118958A5 (ja) | 2013-09-19 |
JP5480834B2 JP5480834B2 (ja) | 2014-04-23 |
Family
ID=45747082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011046608A Expired - Fee Related JP5480834B2 (ja) | 2010-12-03 | 2011-03-03 | Sasエクスパンダにおけるデータプリフェッチ |
Country Status (6)
Country | Link |
---|---|
US (1) | US8566496B2 (ja) |
EP (1) | EP2461245A3 (ja) |
JP (1) | JP5480834B2 (ja) |
KR (1) | KR101378270B1 (ja) |
CN (1) | CN102486752B (ja) |
TW (1) | TWI444833B (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8626981B1 (en) * | 2011-03-24 | 2014-01-07 | Maxim Integrated Products, Inc. | SAS expander with non-blocking virtual PHY architecture |
US8689044B2 (en) * | 2011-11-16 | 2014-04-01 | Hewlett-Packard Development Company, L.P. | SAS host controller cache tracking |
US8694826B2 (en) * | 2012-02-29 | 2014-04-08 | Hewlett-Packard Development Company, L.P. | SAS host cache control |
US8898506B2 (en) | 2012-07-25 | 2014-11-25 | Lsi Corporation | Methods and structure for hardware serial advanced technology attachment (SATA) error recovery in a serial attached SCSI (SAS) expander |
US8589607B1 (en) | 2012-08-07 | 2013-11-19 | Lsi Corporation | Methods and structure for hardware management of serial advanced technology attachment (SATA) DMA non-zero offsets in a serial attached SCSI (SAS) expander |
US8782292B2 (en) | 2012-10-31 | 2014-07-15 | Lsi Corporation | Methods and structure for performing a rebuild of a logical volume with a serial attached SCSI expander |
US8904108B2 (en) | 2012-10-31 | 2014-12-02 | Lsi Corporation | Methods and structure establishing nested Redundant Array of Independent Disks volumes with an expander |
US8904119B2 (en) | 2012-10-31 | 2014-12-02 | Lsi Corporation | Method and structures for performing a migration of a logical volume with a serial attached SCSI expander |
US9135198B2 (en) | 2012-10-31 | 2015-09-15 | Avago Technologies General Ip (Singapore) Pte Ltd | Methods and structure for serial attached SCSI expanders that self-configure by setting routing attributes of their ports based on SMP requests |
US8756345B2 (en) | 2012-10-31 | 2014-06-17 | Lsi Corporation | Methods and structure for managing protection information with a serial attached SCSI expander |
US9026706B2 (en) | 2012-12-14 | 2015-05-05 | Lsi Corporation | Method and system for detecting multiple expanders in an SAS topology having the same address |
US8990448B2 (en) | 2013-03-08 | 2015-03-24 | Lsi Corporation | Smart discovery model in a serial attached small computer system topology |
US20140297910A1 (en) * | 2013-03-29 | 2014-10-02 | Hewlett-Packard Development Company, L.P. | Sas expander |
US20150363346A1 (en) * | 2013-04-02 | 2015-12-17 | Hewlett-Packard Development Company, L.P. | Sata initiator addressing and storage device slicing |
WO2015126420A1 (en) * | 2014-02-24 | 2015-08-27 | Hewlett-Packard Development Company, L.P. | Sas zone configuration management |
CN104601711A (zh) * | 2015-01-27 | 2015-05-06 | 曙光云计算技术有限公司 | 用于云服务器的基于fpga的数据存储方法和系统 |
US11289137B2 (en) * | 2017-11-16 | 2022-03-29 | Micron Technology, Inc. | Multi-port storage-class memory interface |
US10990307B2 (en) * | 2018-07-27 | 2021-04-27 | Broadcom International Pte. Ltd. | System and method for providing a configurable storage media interface |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1016115A (ja) * | 1996-07-08 | 1998-01-20 | Mitsui Petrochem Ind Ltd | 透湿性シート |
JP2000076017A (ja) * | 1998-08-31 | 2000-03-14 | Nec Corp | 磁気ディスク制御装置 |
US20030221039A1 (en) * | 2002-05-22 | 2003-11-27 | International Business Machines Corporation | Data caching on bridge following disconnect |
JP2006331252A (ja) * | 2005-05-30 | 2006-12-07 | Matsushita Electric Ind Co Ltd | バスブリッジ装置 |
JP2010092285A (ja) * | 2008-10-08 | 2010-04-22 | Hitachi Ltd | ストレージシステム |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55118168A (en) * | 1979-03-02 | 1980-09-10 | Hitachi Ltd | Memory reading control system |
JPS615358A (ja) * | 1984-06-07 | 1986-01-11 | Fujitsu Ltd | デ−タ処理装置 |
JPS61221966A (ja) * | 1985-03-28 | 1986-10-02 | Nec Corp | ベクトル命令処理装置 |
US4878219A (en) * | 1988-04-28 | 1989-10-31 | Digital Equipment Corporation | Method and apparatus for nodes in network to avoid shrinkage of an interframe gap |
JPH02127742A (ja) * | 1988-11-07 | 1990-05-16 | Nec Corp | 空き領域検索方式 |
SE469402B (sv) * | 1991-05-02 | 1993-06-28 | Swedish Inst Of Computer Scien | Foerfarande foer att haemta data till ett cache-minne |
US5634025A (en) * | 1993-12-09 | 1997-05-27 | International Business Machines Corporation | Method and system for efficiently fetching variable-width instructions in a data processing system having multiple prefetch units |
US5881254A (en) * | 1996-06-28 | 1999-03-09 | Lsi Logic Corporation | Inter-bus bridge circuit with integrated memory port |
US6138192A (en) * | 1996-12-31 | 2000-10-24 | Compaq Computer Corporation | Delivering a request to write or read data before delivering an earlier write request |
US6298407B1 (en) * | 1998-03-04 | 2001-10-02 | Intel Corporation | Trigger points for performance optimization in bus-to-bus bridges |
FI105749B (fi) * | 1998-06-12 | 2000-09-29 | Ericsson Telefon Ab L M | Dataverkkoliikennöinti |
US6286074B1 (en) * | 1999-03-24 | 2001-09-04 | International Business Machines Corporation | Method and system for reading prefetched data across a bridge system |
US6636927B1 (en) * | 1999-09-24 | 2003-10-21 | Adaptec, Inc. | Bridge device for transferring data using master-specific prefetch sizes |
US6678782B1 (en) * | 2000-06-27 | 2004-01-13 | International Business Machines Corporation | Flow architecture for remote high-speed interface application |
US6820161B1 (en) * | 2000-09-28 | 2004-11-16 | International Business Machines Corporation | Mechanism for allowing PCI-PCI bridges to cache data without any coherency side effects |
KR100649300B1 (ko) * | 2000-11-07 | 2006-11-24 | 주식회사 케이티 | 통신 시스템에서의 적응적인 데이터 전송 방법 및 그 장치 |
US7047327B1 (en) * | 2000-12-20 | 2006-05-16 | Adaptec, Inc. | Method and structure for supporting flow control by a SCSI initiator during the data out phase of the packetized SCSI protocol |
US6721870B1 (en) | 2001-06-12 | 2004-04-13 | Emc Corporation | Prefetch algorithm for short sequences |
US6792496B2 (en) * | 2001-08-02 | 2004-09-14 | Intel Corporation | Prefetching data for peripheral component interconnect devices |
US6578130B2 (en) * | 2001-10-18 | 2003-06-10 | International Business Machines Corporation | Programmable data prefetch pacing |
US7089369B2 (en) * | 2003-03-31 | 2006-08-08 | Sun Microsystems, Inc. | Method for optimizing utilization of a double-data-rate-SDRAM memory system |
US7139878B2 (en) * | 2003-06-20 | 2006-11-21 | Freescale Semiconductor, Inc. | Method and apparatus for dynamic prefetch buffer configuration and replacement |
US7424562B2 (en) * | 2004-03-01 | 2008-09-09 | Cisco Technology, Inc. | Intelligent PCI bridging consisting of prefetching data based upon descriptor data |
US7107384B1 (en) * | 2004-03-01 | 2006-09-12 | Pericom Semiconductor Corp. | Dynamic PCI-bus pre-fetch with separate counters for commands of commands of different data-transfer lengths |
US9495263B2 (en) | 2004-12-21 | 2016-11-15 | Infortrend Technology, Inc. | Redundant SAS storage virtualization subsystem and system using the same, and method therefor |
CN100356310C (zh) * | 2004-12-21 | 2007-12-19 | 普安科技股份有限公司 | 储存虚拟化控制器、子系统及系统与方法 |
US7657690B1 (en) * | 2005-06-14 | 2010-02-02 | Globalfoundries Inc. | Control of PCI memory read behavior using memory read alias and memory command reissue bits |
US20070005833A1 (en) | 2005-06-30 | 2007-01-04 | Pak-Lung Seto | Transmit buffers in connection-oriented interface |
US8079031B2 (en) * | 2005-10-21 | 2011-12-13 | Intel Corporation | Method, apparatus, and a system for dynamically configuring a prefetcher based on a thread specific latency metric |
US8081827B2 (en) * | 2006-02-28 | 2011-12-20 | Ricoh Co., Ltd. | Compressed data image object feature extraction, ordering, and delivery |
JP5052193B2 (ja) * | 2007-04-17 | 2012-10-17 | 株式会社日立製作所 | 記憶制御装置および記憶制御方法 |
JP4977583B2 (ja) | 2007-11-22 | 2012-07-18 | 株式会社日立製作所 | 記憶制御装置及び記憶制御装置の制御方法 |
US8490088B2 (en) * | 2010-09-10 | 2013-07-16 | International Business Machines Corporation | On demand virtual machine image streaming |
US8949579B2 (en) * | 2010-10-04 | 2015-02-03 | International Business Machines Corporation | Ineffective prefetch determination and latency optimization |
-
2010
- 2010-12-03 US US12/960,118 patent/US8566496B2/en not_active Expired - Fee Related
-
2011
- 2011-02-10 TW TW100104369A patent/TWI444833B/zh not_active IP Right Cessation
- 2011-02-16 EP EP11250178A patent/EP2461245A3/en not_active Ceased
- 2011-03-03 KR KR1020110018995A patent/KR101378270B1/ko not_active IP Right Cessation
- 2011-03-03 JP JP2011046608A patent/JP5480834B2/ja not_active Expired - Fee Related
- 2011-04-07 CN CN201110086062.5A patent/CN102486752B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1016115A (ja) * | 1996-07-08 | 1998-01-20 | Mitsui Petrochem Ind Ltd | 透湿性シート |
JP2000076017A (ja) * | 1998-08-31 | 2000-03-14 | Nec Corp | 磁気ディスク制御装置 |
US20030221039A1 (en) * | 2002-05-22 | 2003-11-27 | International Business Machines Corporation | Data caching on bridge following disconnect |
JP2006331252A (ja) * | 2005-05-30 | 2006-12-07 | Matsushita Electric Ind Co Ltd | バスブリッジ装置 |
JP2010092285A (ja) * | 2008-10-08 | 2010-04-22 | Hitachi Ltd | ストレージシステム |
Also Published As
Publication number | Publication date |
---|---|
US8566496B2 (en) | 2013-10-22 |
CN102486752B (zh) | 2016-05-04 |
US20120144082A1 (en) | 2012-06-07 |
EP2461245A2 (en) | 2012-06-06 |
KR101378270B1 (ko) | 2014-03-25 |
TWI444833B (zh) | 2014-07-11 |
JP5480834B2 (ja) | 2014-04-23 |
EP2461245A3 (en) | 2012-11-21 |
KR20120061710A (ko) | 2012-06-13 |
TW201224777A (en) | 2012-06-16 |
CN102486752A (zh) | 2012-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5480834B2 (ja) | Sasエクスパンダにおけるデータプリフェッチ | |
US6954839B2 (en) | Computer system | |
JP6231669B2 (ja) | データ書込み要求処理方法及びストレージアレイ | |
US9507720B2 (en) | Block storage-based data processing methods, apparatus, and systems | |
KR101196547B1 (ko) | 결정론적 sas 검색 및 구성을 위한 방법 | |
US8850116B2 (en) | Data prefetch for SCSI referrals | |
US9213500B2 (en) | Data processing method and device | |
KR20200078382A (ko) | 개시자 모드를 갖는 솔리드-스테이트 드라이브 | |
US9182912B2 (en) | Method to allow storage cache acceleration when the slow tier is on independent controller | |
CN103329106A (zh) | Alua首选项和状态转换的主机发现和处理 | |
JP6254293B2 (ja) | データ重複排除方法及びストレージアレイ | |
JP2012118958A5 (ja) | ||
CN104951239B (zh) | 高速缓存驱动器、主机总线适配器及其使用的方法 | |
WO2015035887A1 (zh) | 一种数据存储方法、装置及系统 | |
US20220222016A1 (en) | Method for accessing solid state disk and storage device | |
CN104965678A (zh) | 一种固态存储的控制方法、装置及固态存储设备 | |
US9367492B2 (en) | Storage virtualization apparatus causing access request process to be delayed based on incomplete count and storage virtualization method | |
CN104536702A (zh) | 一种存储阵列系统及数据写请求处理方法 | |
WO2016121026A1 (ja) | ストレージ装置、計算機システム、及び、方法 | |
CN103927136B (zh) | 输入输出io类型的识别方法和装置 | |
CN108008917A (zh) | 存储设备及控制其链接状态的方法 | |
US9253276B2 (en) | Multi-protocol bridge with integrated performance accelerating cache | |
JP2018010698A (ja) | データ書込み要求処理方法及びストレージアレイ | |
JP2014048810A (ja) | ホストシステム、ストレージデバイス、および通信方法 | |
JP6200100B2 (ja) | 計算機システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130806 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130806 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20130806 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20130828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130902 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5480834 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |