TWI443522B - 使用匯流排反轉以減少同步訊號切換的方法和電路 - Google Patents

Description

使用匯流排反轉以減少同步訊號切換的方法和電路

本發明是有關於一種方法和電路，且特別是有關於使用匯流排反轉以減少同步訊號切換的方法和電路。

對平行匯流排傳輸而言，其中複數個平行匯流排線係用以同時傳送訊號，會發生同步切換輸出(Simultaneous Switching Output；SSO)。然而，SSO中的訊號完整性(Signal Integrity)會因資料轉換(Transition)期間所產生之電源和接地雜訊(Power and Ground Noise)而被降級。當資料切換(Toggled)時，亦即在平行匯流排線上之訊號係在“0”與“1”間切換，被轉換的電流通過寄生電感而產生電源和接地雜訊。寄生電感通常是來自平行匯流排線所在之封裝體。

在2.5維(2.5D)或3維(3D)積體電路中，平行匯流排線的數量已由數十個增加至數千個。隨著同步匯流排資料轉換的增加，SSO中的訊號降級變得更嚴重。電力消耗亦更高。

在以前用以減少電源和接地雜訊的解決手段中，使用更多的電源和接地輸出輸入(I/Os)，來減少封裝體之寄生電感值。然而，更多的電源和接地輸出輸入造成增加的晶片區域。對具有許多匯流排線之高容量資料匯流排而言，此晶片區域的增加有時是無法接受的。

本發明之一目的就是在提出一種使用匯流排反轉以減少同步訊號切換的方法和電路。

根據本發明之實施例，一種方法包含：接收第一複數個平行資料；產生第一複數個編碼資料，而該第一複數個編碼(Encoded)資料之每一者係各自相同於第一複數個平行資料之一者；同時傳送第一複數個編碼資料至複數個平行匯流排線，而第一複數個編碼資料之每一者係各自被此些平行匯流排線之一者所傳送；接收第二複數個平行資料；產生第二複數個編碼資料，而第二複數個編碼資料之每一者係各自為第二複數個平行資料之一者之反轉；以及同時傳送第二複數個編碼資料至複數個平行匯流排線，而第二複數個編碼資料之每一者係各自被此些平行匯流排線之一者所傳送。

根據本發明之其他實施例，一種方法包含：由複數個平行資料產生複數個編碼資料。此產生編碼資料的步驟包含：計算用以傳送平行資料之切換至複數個平行匯流排線之一總次數。當此總次數等於或小於一門檻數時，保持編碼資料相同於平行資料，其中此門檻數係實質等於平行匯流排線之一總數的一半。當此總次數大於門檻數時，反轉每一個平行資料以產生編碼資料。此方法更包含：透過平行匯流排線傳送編碼資料；以及由編碼資料產生與平行資料完全相同之複數個還原資料。根據本發明之其他實施例，一種電路包含：複數個平行匯流排線、轉換監控電路和匯流排編碼器。轉換監控電路係配置以計算切換至複數個平行匯流排線之一總次數，並為回應此總次數而輸出一匯流排反轉訊號。匯流排編碼器匯流排編碼器配置以接收複數個平行資料，並使用平行資料和匯流排反轉訊號來產生複數個編碼資料。匯流排解碼器之複數個輸出係耦接至平行匯流排線。

由以上本發明之其他實施例可知，應用本發明具有下列優點。透過平行資料的編碼與解碼，可減少平行匯流排線上之資料切換的總次數至少於平行匯流排線之總數的一半。平均起來，訊號切換的最多次數可被減少一半。結果是，電源雜訊和接地雜訊因減少的訊號切換次數而被減少。

以下詳細討論本揭露之實施例的製作和使用。然而，應理解的是，此些實施例提供許多可應用的概念，其可被體現於各式各樣的特定內容中。所討論的特定實施例僅為說明，並非要限制本揭露之範圍。

根據一實施例，提供一種減少同步訊號輸出切換的方法與進行此方法的電路。接著，討論此實施例之變化與操作。在遍及各種圖示和例示性實施例中，類似的元件符號係用以指定類似的元件。

第1圖係繪示根據一實施例之平行匯流排系統的方塊圖。平行資料D1至Dn(其中n為整數)係從平行線14接收，並透過平行匯流排(傳輸)線50從發射器10被傳送至接收器40。每一個平行線14傳送平行資料D1至Dn其中一者。在一些實施例中，發射器10和接收器40係位於相同的印刷電路板(PCB)上，而傳輸線50係形成於印刷電路板之介電材料(如FR4)中。在其他實施例中，發射器10和接收器40係位於遠端，且不在的印刷電路板上。

第2圖、第3圖和第4圖係繪示根據一實施例之平行匯流排系統中各種訊號的例示時序圖。在此例示實施例中，平行線14、平行匯流排線50的總數n為8。因此，每一個時脈週期傳輸8個位元。然而，可知道的是，平行匯流排線50的實際數目可大於或小於8。在一些實施例中，平行匯流排線50的總數可大於100甚或超過1000。

如第2圖所示之平行資料D1至D8是發射器10從平行線14所接收到的訊號，並且是傳送至接收器40的訊號。在所有的敘述中，平行資料D1至D8其中每一者可後加一符號(其符號係進一步包括在括號中)，此符號代表一時間點，以指出資料係在緊隨各時間點後之時槽中。例如：平行資料D1(t0)代表在緊隨時間點t0後之時槽時脈週期中的平行資料D1，因而是時間點t0與t1間的資料。在一實施例中，平行資料D1至D8並未被直接傳送，而是被編碼(Encoded)以分別產生編碼資料X1至X8，如第3圖所示。編碼資料X1至X8是在如第1圖所示之平行匯流排線50上傳送的訊號。在一些時脈週期中，如時脈週期t1-t2和時脈週期t2-t3，編碼資料X1至X8在對應時脈週期中係分別相同於平行資料D1至D8。例如：X1(t1)係等於D1(t1)，X8(t1)係等於D8(t1)。在如時脈週期t0-t1和時脈週期t3-t4之其餘時脈週期中，藉由反轉(Inverting)各時脈週期中之平行資料D1至D8，來分別產生編碼資料X1至X8。例如：X1(t0)係等於D1(t0)的反轉(Inversion)，X8(t0)係等於D8(t0)的反轉。

產生匯流排反轉訊號XBI，以指出編碼資料X1至X8是否是相同於或反轉自對應之平行資料D1至D8。在說明的例子中，若匯流排反轉訊號XBI為“0”(False；「偽」)，則各自之編碼資料X1至X8分別相同於平行資料D1至D8。反之，若匯流排反轉訊號XBI為“1”(True；「真」)，則各自之編碼資料X1至X8係分別反轉自平行資料D1至D8。在其他實施例中，匯流排反轉訊號XBI之值“0”可代表訊號的反轉，而匯流排反轉訊號XBI之值“1”可代表訊號未被反轉。

由於編碼資料X1至X8是在平行匯流排線50上傳送的訊號，為最小化切換至平行匯流排線50之次數，每一次收到平行資料D1至D8時，各自之平行資料D1至D8係被比較至前一個時脈週期之對應的編碼資料X1至X8。此些比較結果指出：若平行資料D1至D8在未被反轉的狀況下被傳送時將會有資料切換(Data Toggle)之平行匯流排線50的數目。若有少於半數之資料切換，平行資料D1至D8可在未被反轉的狀況下被傳送。在一些實施例中，匯流排反轉訊號XBI亦被設為“0”。反之，若有超過半數之資料切換，反轉每一個平行資料D1至D8，以分別產生編碼資料X1至X8，並將匯流排反轉訊號XBI設為“1”。因此，藉由轉換8個編碼資料X1至X8，其係反轉自平行資料，平行匯流排線50上之資料切換的數目將被減少至最多為4，其為8的一半。

第2圖至第4圖係繪示用以解釋實施例概念之例示時序圖。請參照第2圖，時間點t(-1)、t0、t1、t2、t3和t4分開相鄰的時脈週期，並且是當訊號D1至D8可能切換的時間點。假設在時間點t0前之時槽中，所有的訊號X1(t-1)至X8(t-1)均為“0”。在時間點t0上，平行線14上之資料D1、D2和D4-D6切換，而其餘之資料D3、D7和D8不切換。平行資料D1(t0)至D8(t0)被分別比較至編碼資料X1(t-1)至X8(t-1)。由於若平行資料D1(t0)至D8(t0)係以其原來樣式被傳送時，有多於一半(在本例子中為5)之資料X1至X8需被切換，故藉由分別反轉D1(t0)至D8(t0)來產生編碼資料X1(t0)至X8(t0)，並將匯流排反轉訊號XBI(t0)設為“1”。因此，由於在時間點t0上，是編碼資料X1(t0)至X8(t0)被傳送在平行匯流排線50上，而不是平行資料D1(t0)至D8(t0)，故平行匯流排線50只有三個訊號切換，其為資料X3、X7和X8。因而總共被切換的資料少於平行匯流排線50之總數目的一半。

將平行資料D1(t1)至D8(t1)分別與X1(t0)至X8(t0)相比較，可觀察到D1(t1)係切換在X1(t0)上，而其餘之資料D2(t1)至D8(t1)係分別與編碼資料X2(t0)至X8(t0)相同。此指出，若編碼資料X1(t1)至X8(t1)係在未被反轉的狀況下被傳送，只有一個訊號切換會發生在平行匯流排線50上。因此，保持編碼資料X1(t1)至X8(t1)分別相同於(並未被反轉自)平行資料D1(t1)至D8(t1)，並可將匯流排反轉訊號XBI(t1)設為“0”。結果是，當編碼資料X1(t1)至X8(t1)被傳送在平行匯流排線50上時，只有資料X1切換在時間點t1上。總共被切換的資料再次少於如第1圖所示之平行匯流排線50之總數目的一半。

平行資料D1(t2)至D8(t2)係與資料X1(t1)至X8(t1)相同。因此，若平行資料D1(t2)至D8(t2)係在未被反轉的狀況下被傳送，將無如第1圖所示之平行匯流排線50具有任何資料切換。因此，保持編碼資料X1(t2)至X8(t2)分別相同於(並未被反轉自)平行資料D1(t2)至D8(t2)，並將匯流排反轉訊號XBI(t2)設為“0”。結果是，在時間點t2上，無資料切換發生在平行匯流排線50上。

全部之平行資料D1(t3)至D8(t3)是分別反轉自資料X1(t2)至X8(t2)。因此，若平行資料D1(t3)至D8(t3)係在未被反轉的狀況下被傳送，全部之平行匯流排線50將都會有資料切換。結果，在時脈週期t3-t4，匯流排反轉訊號XBI(t3)被設為“1”，而編碼資料X1(t3)至X8(t3)係分別反轉自平行資料D1(t3)至D8(t3)。因而，即使8個平行資料D1至D8全都在時間點t3上切換，在時間點t3上無訊號切換發生在平行匯流排線50上。

在接收器40中，從平行匯流排線50接收編碼資料X1至X8。還原資料係繪示為還原資料Q1至Q8於第4圖中。在每一個時脈週期t0-t1、t1-t2、t2-t3、t3-t4中，分別檢查匯流排反轉訊號XBI(t0)、XBI(t1)、XBI(t2)、XBI(t3)。若各自之匯流排反轉訊號XBI為“0”，則保持各自之還原資料Q1至Q8相同於對應之編碼資料X1至X8。反之，若各自之匯流排反轉訊號XBI為“1”，在各自之時脈週期中的每一個還原資料Q1至Q8係反轉自對應之編碼資料X1至X8。結果是，還原資料Q1至Q8分別相同於平行資料D1至D8。

請再次參照第1圖，平行匯流排系統之發射器10包含用以產生如第2圖至第4圖所示之匯流排反轉訊號XBI的轉換監控電路12。第5圖係繪示一種例示轉換監控電路12，其包含複數個轉換(切換)偵測器102。每一個偵測器102接收將被傳送之平行資料D1至Dn(在第2圖至第4圖所示之例示實施例中，n為8)其中一者，並將此平行資料與前一時脈週期中之一各自的編碼資料(例如：X1(t0)至Xn(t0))比較。在一例示實施例中，每一個偵測器102包含一互斥或(XOR)閘，其中此互斥或閘之一輸入接收平行資料D1至Dn其中一者，而其中另一輸入接收前一時脈週期之編碼資料X1至Xn。若於相同之互斥或閘的兩輸入上所接收資料不同，則偵測到一個轉換。此些偵測結果輸出至加法器106。提供由加法器106所產生的總和108(其為偵測到之轉換的總數)至比較器110。總和108指出，若如D1(t1)至Dn(t1)之輸入資料係在未被反轉的狀況下被傳送時，會有資料切換之平行匯流排線50的數目。在一實施例中，比較器110比較總和108與一預設的門檻數112，其可為例如平行匯流排線50之總數n的一半(n/2)。若總和108小於或等於門檻數112，則將匯流排反轉訊號XBI設為“0”。反之，若總和108大於門檻數112，則將匯流排反轉訊號XBI設為“1”。可了解到，門檻數112可實質等於例如n/2的80%至120%之間。

請參照第1圖，匯流排編碼器16包含連接至平行線14的輸入18和耦接至轉換監控電路12之輸入20，輸入18傳送平行資料D1至Dn(在此說明例子中，n為8)。因此，匯流排編碼器16從輸入20接收匯流排反轉訊號XBI。匯流排編碼器16使用輸入資料D1至Dn和匯流排反轉訊號XBI來產生編碼資料X1至Xn。在一實施例中，匯流排編碼器16包含複數個互斥或閘22，每一個互斥或閘22具有用以接收平行資料D1至Dn其中一者的第一輸入，和用以接收匯流排反轉訊號XBI的第二輸入。所產生的編碼資料X1至Xn係被傳送至例如D型正反器(D Flip-Flop)28和發射器輸出輸入(I/O)30。然後，透過平行匯流排線50同時傳送編碼資料X1至Xn和匯流排反轉訊號XBI至接收器40。匯流排反轉訊號XBI係透過平行匯流排線50’被傳送，平行匯流排線50’係與平行匯流排線50相平行或相分離。

接收器40包含接收器輸出輸入(I/O)42和D型正反器44。透過接收器輸出輸入42和D型正反器44來提供編碼資料X1至Xn至匯流排解碼器46，匯流排解碼器46包含複數個互斥或閘48。每一個互斥或閘48具有用以接收編碼資料X1至Xn其中一者的第一輸入，和用以接收匯流排反轉訊號XBI的第二輸入。透過互斥或閘48的互斥或(XOR)運算，輸出至匯流排解碼器46之輸出52的還原資料Q1至Qn(第4圖)相同於第2圖中之平行資料D1至Dn。

透過平行資料的編碼與解碼，可減少平行匯流排線上之資料切換的總次數至少於平行匯流排線之總數的一半。平均起來，訊號切換的最多次數可被減少一半。結果是，電源雜訊和接地雜訊因減少的訊號切換次數而被減少。

雖然已詳述本發明之實施例和其優點，應理解的是，在不偏離後附申請專利範圍所界定之本發明的精神與範圍下，當可在此進行各種改變、取代以及修正。此外，本申請案之範圍並非意圖限制在說明書所描述之製程、機械、製造、物質成分、手段、方法以及步驟的特定實施例中。任何在此技術領域中具有通常知識者，將可輕易從本發明之揭露中了解到，現存或日後所發展出之可與上述之對應的實施例執行實質相同之功能、或達到實質相同之結果的製程、機械、製造、物質成分、手段、方法或步驟，可依據本發明來加以應用。因此，所附之申請專利範圍係用以將這類製程、機械、製造、物質成分、手段、方法或步驟涵括在其範圍內。

10．．．發射器

12．．．轉換監控電路

14．．．平行線

16．．．匯流排編碼器

18．．．輸入

20．．．輸入

22．．．互斥或閘

28．．．D型正反器

30．．．發射器輸出輸入

40．．．接收器

42．．．接收器輸出輸入

44．．．D型正反器

46．．．匯流排解碼器

50．．．平行匯流排線

52．．．輸出

102．．．轉換(切換)偵測器

106．．．加法器

108．．．總和

110．．．比較器

112．．．門檻數

D1至Dn．．．平行資料

Q1至Qn．．．還原資料

t0、t1、t2、t3、t4．．．時間點

X1至Xn．．．編碼資料

XBI．．．匯流排反轉訊號

VDD．．．電源電壓

VSS．．．接地電壓

為了更完全了解本發明及其優點，現結合所附圖式而參照以上之描述，其中：

第1圖係繪示根據一些實施例之平行匯流排系統的電路圖。

第2圖係繪示根據一些實施例之平行資料與匯流排反轉訊號的時序圖，其中平行資料意圖由發射器被傳送至接收器，而匯流排反轉訊號係由平行資料所產生。

第3圖係繪示根據一些實施例之編碼資料與各自之匯流排反轉訊號的時序圖，其中編碼資料係實際由發射器被傳送至接收器。

第4圖係繪示根據一些實施例之由編碼資料所還原之資料與各自之匯流排反轉訊號的時序圖。

第5圖係繪示根據一些實施例之平行匯流排系統之接收器中的轉換監控電路。

10‧‧‧發射器

12‧‧‧轉換監控電路

14‧‧‧平行線

16‧‧‧匯流排編碼器

18‧‧‧輸入

20‧‧‧輸入

22‧‧‧互斥或閘

28‧‧‧D型正反器

30‧‧‧發射器輸出輸入

40‧‧‧接收器

42‧‧‧接收器輸出輸入

44‧‧‧D型正反器

46‧‧‧匯流排解碼器

50‧‧‧平行匯流排線

52‧‧‧輸出

D1至Dn‧‧‧平行資料

Q1至Qn‧‧‧還原資料

X1至Xn‧‧‧編碼資料

VDD‧‧‧電源電壓

VSS‧‧‧接地電壓

XBI‧‧‧匯流排反轉訊號

Claims (13)

1. 一種使用匯流排反轉以減少同步訊號切換的方法，包含：接收第一複數個平行資料；產生第一複數個編碼資料，而該第一複數個編碼(Encoded)資料之每一者係各自相同於該第一複數個平行資料之一者；同時傳送該第一複數個編碼資料至複數個平行匯流排線，而該第一複數個編碼資料之每一者係各自被該些平行匯流排線之一者所傳送；接收第二複數個平行資料；產生第二複數個編碼資料，而該第二複數個編碼資料之每一者係各自為該第二複數個平行資料之一者之反轉；以及同時傳送該第二複數個編碼資料至複數個平行匯流排線，而該第二複數個編碼資料之每一者係各自被該些平行匯流排線之一者所傳送。
2. 如請求項1所述之方法，更包含：產生一第一匯流排反轉(Inversion)訊號；與該第一複數個編碼資料一起傳送該第一匯流排反轉訊號；產生由該第一匯流排反轉訊號反轉而來的一第二匯流排反轉訊號；以及 與該第二複數個編碼資料一起傳送該第二匯流排反轉訊號，其中該第一匯流排反轉訊號和該第二匯流排反轉訊號係被傳送至與該些平行匯流排線相平行且相分離之一匯流排線。
3. 如請求項2所述之方法，其中該第二複數個平行資料係位於緊隨該第一複數個平行資料之一時脈週期後的一時脈週期中，其中該產生該第二匯流排反轉訊號的步驟包含：將該第二複數個平行資料之每一者各自比較至該第一複數個編碼資料之一者，以決定一轉換(Transitions)總數；以及將該轉換總數比較至一門檻數，並為回應一各自的比較結果而設定該第二匯流排反轉訊號。
4. 如請求項3所述之方法，其中該門檻數係實質等於該些平行匯流排線之一總數的一半，該將該第二複數個平行資料之每一者各自比較至該第一複數個編碼資料之一者的步驟包含：使用複數個互斥或閘(XOR Gates)以進行比較，其中每一該些互斥或閘包含：一第一輸入，接收該第二複數個平行資料其中一者；以及一第二輸入，接收該第一複數個編碼資料之一者。
5. 如請求項1所述之方法，更包含：從該些平行匯流排線接收該第一複數個編碼資料和該第二複數個編碼資料；以及對該第一複數個編碼資料和該第二複數個編碼資料進行解碼，以分別產生第一複數個還原資料和該第二複數個還原資料，其中第一複數個還原資料和該第二複數個還原資料係分別相同於第一複數個平行資料和該第二複數個平行資料。
6. 如請求項5所述之方法，其中該對該第一複數個編碼資料和該第二複數個編碼資料進行解碼的步驟包含：對該第一複數個編碼資料和該第二複數個編碼資料其中每一者與一匯流排反轉訊號進行一互斥或(Exclusive-or；XOR)運算。
7. 一種使用匯流排反轉以減少同步訊號切換的方法，包含：接收複數個平行資料；由該些平行資料產生複數個編碼資料，包含：計算切換至複數個平行匯流排線之一總次數；當該總次數等於或小於一門檻數時，保持該些編碼資料相同於該些平行資料，其中該門檻數係實 質等於該些平行匯流排線之一總數的一半；以及當該總次數大於該門檻數時，反轉每一該些平行資料以產生該些編碼資料；透過該些平行匯流排線傳送該些編碼資料；由該些編碼資料產生與該些平行資料完全相同之複數個還原資料；當每一該些編碼資料係各自反轉自該些平行資料之一者時，設定一匯流排反轉訊號為「真」(True)，並在該些編碼資料等於該些平行資料時，設定該匯流排反轉訊號為「偽」(False)；以及將該匯流排反轉訊號從一傳送端傳送至該些平行匯流排線之一接收端，其中藉由對該些編碼資料和該匯流排反轉訊號進行一互斥或運算，來進行該產生該些還原資料的步驟。
8. 如請求項7所述之方法，其中該匯流排反轉訊號係使用一匯流排線來傳送，該匯流排線係與用以傳送該些編碼資料之該些平行匯流排線相平行且相分離。
9. 如請求項7所述之方法，其中該計算切換至該些平行匯流排線之該總次數的步驟包含：將複數個被傳送資料其中每一者比較至該些平行資料之一對應者，其中透過該些平行匯流排線並於緊接在用以傳送該些編碼資料之一時脈週期前之一時脈週期中，來傳送該些被傳送資料。
10. 如請求項7所述之方法，其中藉由進行複數個互斥或運算，來進行該保持該些編碼資料相同於該些平行資料的步驟，及該反轉每一該些平行資料以產生該些編碼資料的步驟。
11. 一種使用匯流排反轉以減少同步訊號切換的電路，包含：複數個平行匯流排線；一轉換監控電路，配置以在一第一時脈週期中計算切換至複數個平行匯流排線之一總次數，並為回應該總次數而輸出一匯流排反轉訊號；以及一匯流排編碼器，配置以在該第一時脈週期中：接收複數個平行資料；以及產生基於該些平行資料和該匯流排反轉訊號之第一複數個編碼資料，其中該匯流排解碼器之複數個輸出係耦接至該些平行匯流排線；其中，該轉換監控電路配置以藉由比較該些平行資料與第二複數個編碼資料以計算切換至該些平行匯流排線之該總次數，且其中該複數個第二編碼資料於緊接在該第一時脈週期前之一第二時脈週期中被編碼。
12. 如請求項11所述之電路，更包含：一匯流排解碼器，其係耦接至該些平行匯流排線並 被配置以：從該些平行匯流排線接收該第一複數個編碼資料；以及產生與該些平行資料完全相同之複數個還原資料。
13. 如請求項12所述之電路，更包含：與該些平行匯流排線相平行且相分離之一匯流排線，其中該匯流排線包含：一第一端，耦接至該轉換監控電路之一輸出，並被配置以接收該匯流排反轉訊號；以及一第二端，耦接至該匯流排解碼器；其中該匯流排解碼器包含：複數個互斥或閘，每一該些互斥或閘包含：一第一輸入，耦接至該些平行匯流排線之一者，並被配置以接收該匯流排反轉訊號；以及一第二輸入，配置以接收該匯流排反轉訊號；其中該匯流排編碼器被配置以：當該總次數等於或小於一門檻數時，保持該第一複數個編碼資料相同於該些平行資料，其中該門檻數係實質等於該些平行匯流排線之一總數的一半；以及當該總次數大於該門檻數時，反轉每一該些平行資料以產生該第一複數個編碼資料。