CN113541912B - 数据传输装置及方法 - Google Patents

数据传输装置及方法 Download PDF

Info

Publication number
CN113541912B
CN113541912B CN202010307000.1A CN202010307000A CN113541912B CN 113541912 B CN113541912 B CN 113541912B CN 202010307000 A CN202010307000 A CN 202010307000A CN 113541912 B CN113541912 B CN 113541912B
Authority
CN
China
Prior art keywords
data
data transmission
signal
transmission
units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010307000.1A
Other languages
English (en)
Other versions
CN113541912A (zh
Inventor
杨国华
许迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Kuhan Information Technology Co Ltd
Original Assignee
Suzhou Kuhan Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Kuhan Information Technology Co Ltd filed Critical Suzhou Kuhan Information Technology Co Ltd
Priority to CN202010307000.1A priority Critical patent/CN113541912B/zh
Priority to US17/996,171 priority patent/US11822503B2/en
Priority to PCT/CN2021/080229 priority patent/WO2021208647A1/zh
Publication of CN113541912A publication Critical patent/CN113541912A/zh
Application granted granted Critical
Publication of CN113541912B publication Critical patent/CN113541912B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/3625—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a time dependent access
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0091—Transmitter details
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

本申请公开了一种数据传输装置及方法，用于在以N条数据线连接的发射机和接收机之间传输数据，N为大于1的整数，所述方法包括：逐个发送多个数据单元；在每个传输信号上有且仅有一条与当前发送的数据单元对应的数据线中的电平发生翻转；提取出所述传输信号，根据所述N条数据线中电平翻转的数据线解码出该数据线对应的数据单元；对所述数据单元进行采样后输出。

Description

数据传输装置及方法
技术领域
本发明一般涉及数据传输技术领域，特别涉及一种数据传输装置及方法、数据传输系统、双向数据传输系统。
背景技术
传统的高速并行总线接口依赖于数据和时钟/选通脉冲上的差分(differential)信号，例如，高速DDR4DRAM接口。最近提出了具有单端时钟转发的数据单端(single ended)信号，如图1所示，以实现低功耗下的高速操作。
另一类总线接口设计采用了一个较低频率的时钟以降低功耗，但以接收机侧的复杂时钟和数据恢复方案为代价。
发明内容
本发明的目的在于提供一种数据传输装置及方法，提高数据传输速率，降低功耗。
本申请公开了一种数据传输装置，包括以N条数据线连接的发射机和接收机，N为大于1的整数；其中，所述发射机包括：
N个第一发射单元，分别输出传输信号到所述N条数据线；
编码器，被配置为根据当前发送的数据单元控制在每个传输信号上有且仅有一个第一发射单元输出的电平发生翻转，使得所述N条数据线中有且仅有一条数据线中的电平发生翻转；
所述接收机包括：
N个接收单元，分别从所述N条数据线接收传输信号；
解码器，连接所述N个接收单元并配置为根据所述N条数据线中电平翻转的数据线解码出该数据线对应的数据单元。
在一个优选例中，所述编码器还被配置为编码数据以避免连续发送两个以上相同的数据单元，使得所述N条数据线中的同一条连续两次以上发生电平的翻转。
在一个优选例中，所述解码器还对所述编码器编码的数据进行解码。
在一个优选例中，所述编码器包括状态机，所述解码器包括状态机。
在一个优选例中，所述数据传输装置还包括时钟生成器，用于生成时钟信号，所述时钟信号采样所述编码器发送的数据单元生成所述传输信号；
所述接收机还包括时钟恢复逻辑，其连接所述N个接收单元并用于将所述N个接收单元输出的传输信号进行时钟恢复运算，并输出恢复的时钟信号，所述恢复的时钟信号对解码的数据单元进行采样后输出。
在一个优选例中，所述时钟信号为非差分时钟信号。
在一个优选例中，所述接收单元包括边沿检测模块和边沿反馈模块，所述边沿检测模块用于检测所述N条数据线的电平翻转，所述边沿反馈模块获取所述边沿检测模块输出的信号，并输出到所述边沿检测模块以用于下一次的检测。
在一个优选例中，所述编码器将多个M比特的数据单元逐个输出，其中，M为大于1的整数。
本申请还公开了一种数据传输系统，该系统包括多个如前文描述的数据传输装置，还包括：
异步时钟恢复逻辑，将所述多个数据传输装置的接收机输出的时钟信号进行异步逻辑运算，并输出恢复的时钟信号。
在一个优选例中，所述多个数据传输装置共用同一个时钟生成器。
在一个优选例中，所述多个据传输装置分别用于传输不同大小的数据。
本申请还公开了一种数据传输方法，用于在以N条数据线连接的发射机和接收机之间传输数据，N为大于1的整数，所述方法包括：
逐个发送多个数据单元；
在每个传输信号上有且仅有一条与当前发送的数据单元对应的数据线中的电平发生翻转；
提取出所述传输信号，根据所述N条数据线中电平翻转的数据线解码出该数据线对应的数据单元；
对所述数据单元进行采样后输出。
在一个优选例中，还包括：
通过时钟信号采样当前发送的数据单元生成所述传输信号；
将所述传输信号进行时钟恢复运算，并输出恢复的时钟信号；
通过所述恢复的时钟信号对解码的数据单元进行采样后输出。
在一个优选例中，还包括：编码数据以避免连续发送两个以上相同的数据单元，使得所述N条数据线中的同一条连续两次以上发生电平的翻转。
本申请还公开了一种双向数据传输系统，包括以N条数据线连接的主数据传输装置和从数据传输装置，N为大于1的整数；其中，所述主数据传输装置包括如前文描述的发射机和接收机，所述从数据传输装置包括如前文描述的发射机和接收机。
在一个优选例中，所述双向数据传输系统还包括：连接所述主数据传输装置的发射机的时钟生成器；连接所述从数据传输装置的发射机的时钟恢复/生成器。
在一个优选例中，所述双向数据传输系统还包括传输控制器，用于控制所述主数据传输装置和所述从数据传输装置之间的传输过程，避免发生传输冲突。
相对于现有技术，本申请至少具有以下有益效果：
本申请中，在每个传输信号上，所述N条数据线中有且仅有一条与当前发送的数据单元对应的数据线中的电平发生翻转，可以降低功耗，提高数据传输速度。
本申请的说明书中记载了大量的技术特征，分布在各个技术方案中，如果要罗列出本申请所有可能的技术特征的组合(即技术方案)的话，会使得说明书过于冗长。为了避免这个问题，本申请上述发明内容中公开的各个技术特征、在下文各个实施方式和例子中公开的各技术特征、以及附图中公开的各个技术特征，都可以自由地互相组合，从而构成各种新的技术方案(这些技术方案均因视为在本说明书中已经记载)，除非这种技术特征的组合在技术上是不可行的。例如，在一个例子中公开了特征A+B+C，在另一个例子中公开了特征A+B+D+E，而特征C和D是起到相同作用的等同技术手段，技术上只要择一个使用即可，不可能同时采用，特征E技术上可以与特征C相组合，则，A+B+C+D的方案因技术不可行而应当不被视为已经记载，而A+B+C+E的方案应当视为已经被记载。
附图说明
参考以下附图描述本申请的非限制性和非穷举性实施例，其中除非另有说明，否则相同的附图标记在各个附图中指代相同的部分。
图1示出了现有技术中数据传输装置的示意图。
图2示出了本申请一实施例中数据传输装置的示意图。
图3示出了本申请另一实施例中数据传输装置的示意图。
图4示出了本申请一实施例中接收单元的示意图。
图5示出了本申请一实施例中数据传输系统的示意图。
图6示出了本申请一实施例中双向数据传输系统的示意图。
图7示出了本申请一实施例中数据传输方法的流程图。
具体实施方式
现在将描述本申请的各个方面和示例。以下描述提供了用于彻底理解和实现这些示例的描述的具体细节。然而，本领域技术人员将理解，可以在没有许多这些细节的情况下实践本申请。
另外，可能未详细示出或描述一些众所周知的结构或功能，以便简明扼要并避免不必要地模糊相关描述。
在下面给出的描述中使用的术语旨在以其最广泛的合理方式解释，即使它与本申请的某些特定示例的详细描述一起使用。以下甚至可以强调某些术语，然而，任何旨在以任何受限制的方式解释的术语将在本详细描述部分中明确且具体地定义。
实施例一
本申请的实施例一中公开了一种数据传输装置1000，图2示出了数据传输装置1000的示意图，该装置1000包括发射机100、通道200和接收机300，发射机100和接收机300以通道200中的N条数据线201.1，……，201.N连接，其中，N为大于1的整数。例如，N为4、5、8等。
其中，所述发射机100包括：
N个第一发射单元102，分别输出传输信号到所述N条数据线201；
编码器101，被配置根据当前要发送的数据单元控制在每个传输信号上有且仅有一个与该数据单元对应的第一发射单元102输出的电平发生翻转，使得在每个传输信号上所述N条数据线201有且仅有一条数据线中的电平发生翻转。
在一实施例中，所述编码器将多个M比特的数据单元逐个输出，其中，M为大于1的整数。编码器的输入是多个M比特的数据单元，将该多个M比特的数据单元，并输出到2M条数据线或大于2M条的数据线。例如，编码器101的输入是多个2比特，编码器101将输入的多个2比特逐个输出，并且输出到4或大于4(例如，5)条数据线，编码器101的输入是多个3比特，编码器输出到8或大于8(例如，9，10)条数据线。
在一实施例中，所述发射机100还包括N个双沿触发器103，每一个双沿触发器103分别连接一个发射单元102，所述双沿触发器103同时在数据的上升沿和下降沿进行采样，可以提高数据传输速度。
在一实施例中，所述数据传输装置1000还包括时钟生成器104，用于生成所述时钟信号。所述时钟生成器104连接每一个双沿触发器103，并将所述时钟信号提供给双沿触发器103。在不包括双沿触发器103的实施例中，所述时钟生成器104直接连接每一个发射单元102。其中，所述时钟信号采样所述编码器101发送的数据单元生成所述传输信号。所述传输信号由所述发射单元102发送到数据线进行传输。
在一实施例中，所述时钟信号为非差分时钟信号，即，所述时钟信号为单端(single ended)信号。
其中，所述接收机300包括：
N个接收单元301，分别从所述N条数据线201接收所述传输信号；
解码器302，连接所述N个接收单元301并配置为根据所述N条数据线201中电平翻转的数据线解码出该数据线对应的数据单元。
在一实施例中，所述接收机300还包括双沿触发器304，双沿触发器304同时在数据的上升沿和下降沿进行采样，可以提高数据传输速度。
在一实施例中，所述数据传输状态还包括时钟恢复逻辑303，其连接所述N个接收单元301并用于将所述N个接收单元301输出的传输信号进行时钟恢复运算，并输出恢复的时钟信号，所述恢复的时钟信号对解码的数据单元进行采样后输出。
在一实施例中，第一个时钟信号上，编码器101发送数据单元A，例如，“00”，经时钟信号采样生成输出信号后经数据线传输，与该数据单元A对应的数据线201.1中的电平由0翻转为1，第二个时钟信号上，编码器101发送数据单元C，例如“01”，与该数据C对应的数据线201.N中的电平由0翻转为1，第三个时钟信号上，编码器101发送数据单元C，例如“01”，与该数据单元C对应的数据线201.N中的电平由1翻转为0，第四个时钟信号上，编码器101发送数据单元B，例如，“10”与该数据单元B对应的数据线201.2中的电平由0翻转为1，第五个时钟信号上，编码器101发送数据单元A，例如，“00”与该数据单元A对应的数据线201.1中的电平由1翻转为0，依次类推。因此，在每个传输信号上有且仅有一条与当前发送的数据单元对应的数据线中的电平发生翻转。
从图2中可以看出，当连续发送两个数据单元C时，数据线201.N连续发生两次翻转，形成背靠背(back-to-back)现象。在另一实施例中，为了避免传输过程中产生背靠背现象，所述编码器101还被配置为编码数据以避免连续两个以上的时钟信号上所述N条数据线中的同一条连续两次发生电平的翻转。在该实施例中，所述解码器302还对所述编码器101编码的数据进行解码。参考图3所示，所述编码器101使得在第三个时钟信号发送数据B，避免连续传输数据C，从而避免背靠背现象。需要说明的是，编码器将多个M比特的数据单元输出时，输出到2M条数据线，然而为了避免背靠背现象，需要输出到大于2M条的数据线。例如，图2的实施例中，需要4条数据线，而图3的实施例中，需要5条数据线。
所述编码器101对数据的编码方式很多。在一实施例中，所述编码器101和解码器302中包括状态机(图中未示出)，所述状态机存储上一个时钟信号上传输的数据单元。例如，编码器101中输入为2比特数据，该数据有四个有效数据：00，01，10，11。编码器302状态机有6个状态：Z,A,B,C,D,E。其中，状态Z为编码器101起始状态。其他5个状态分别为：状态A代表上次数据线201.1翻转，状态B代表上次数据线201.2翻转，状态C代表上次数据线201.3翻转，状态D代表上次数据线201.4翻转，状态E代表上次数据线201.5翻转。如果编码器101的输入是00，而状态机的状态不是A，那么翻转数据线201.1，新状态为A。如果编码器101的输入是00，而状态机的状态是A，那么翻转数据线201.5，新状态为E。编码器101的输入是01,10,11，状态B,C,D时，采用类似方法翻转数据线。因此，如果编码器输入为连续同一个数据单元，例如01，01，01，则数据线201.2，201.5，201.2依次翻转，从而避免每一条数据线上的背靠背翻转。在该实施例中，解码器302利用状态机存储上次解码结果，只要看到数据线201.5翻转就可将此时传输的数据认定为和状态机一致。
与图1中的传统架构相比，图3中的架构中传输相同数据可以实现更高的功率效率。这是因为在图1所示的传统架构里，5条信号总线中有4条数据线和一条时钟线，其中4条数据线在每个时钟上平均2条线需要翻转，并且时钟线一定会翻转，所以每传输4个比特需要3条信号线发生翻转，也就是每传输一个比特需要3/4个信号转换。而图3所示的架构里，每传输两个比特只需一条信号线发生翻转，也就是每传输一个比特需要1/2个信号转换，相比传统架构的3/4，本申请的转换率低直接带来功耗效益。实际上传统架构在高速传输时要求时钟信号为差分信号，也就是传统架构需要6条信号线，需要的翻转更多，相对于该方案本申请的功耗效率更明显。
在一实施例中，参考图4所示，所述接收单元301包括边沿检测模块3011和边沿反馈模块3012，所述边沿检测模块3011用于检测所述N条数据线201的电平翻转，所述边沿反馈模块3012获取所述边沿检测模块3011输出的信号，并输出到所述边沿检测模块3011以用于下一次的检测。本实施例中，在每个时钟信号上有且仅有一条与当前发送的数据单元对应的数据线中的电平发生翻转，因此当传输相同的数据单元时，对应的数据线的状态可以预测，例如，当该数据线上的状态为1时，下一个传输相同的数据单元上，该条数据线的状态应当是0，当该数据线上的状态为0时，下一个传输相同的数据单元上，该条数据线的状态应当是1，也就是说，数据线的变化是确定的，采用边沿反馈模块可以提高数据检测的速度，从而提高数据传输速度。
实施例二
本申请的实施例二中公开了一种数据传输系统，包括多个前文所述的数据传输装置，还包括：异步时钟恢复逻辑，将所述多个数据传输装置的接收机输出的时钟信号进行异步逻辑运算，并输出恢复的时钟信号。图5示出了数据传输系统2000的示意图，该系统2000包括两个实施例一中描述的数据传输装置1000、1000’。图5中所示的系统仅以2个数据传输装置为例进行说明，本领域技术人员应当理解，本申请并不以此为限。
第一数据传输装置1000和第二数据传输装置1000’的时钟恢复逻辑303分别连接异步时钟恢复逻辑400，所述异步时钟恢复逻辑400将所述时钟恢复逻辑303提取的时钟信号合并输出。
所述第一数据传输装置1000和第二数据传输装置1000’的解码器302分别连接第三双沿触发器500，所述第三双沿触发器500根据所述异步时钟恢复逻辑输出400的时钟信号对所述第一数据传输装置1000和第二数据传输装置1000’的解码器302输出的信号进行采样输出。
在一实施例中，所述第一数据传输装置1000和第二数据传输装置1000’的编码器101还被配置为编码数据以避免连续两个以上的时钟信号上所述N条数据线中的同一条连续两次发生电平的翻转。在该实施例中，所述第一数据传输装置1000和第二数据传输装置1000’的解码器还对所述编码器101编码的数据进行解码。
在一实施例中，所述第一数据传输装置1000和第二数据传输装置1000’共用同一个时钟生成器600。在其他实施例中，第一数据传输装置1000和第二数据传输装置1000’也可以采用各自的时钟生成器。
在一实施例中，所述第一数据传输装置1000和第二数据传输装置1000’分别用于传输不同大小的数据。本实施例中，第一数据传输装置1000可以传输S个比特的数据，所述第二数据传输装置1000’可以传输L个比特的数据。在该实施例中，传输相同的大小的数据，该数据传输系统的数据传输比仅采用一个数据传输装置传输两次花费的时间少。
高速信号总线接口的操作速度取决于所有总线信号之间的延迟的匹配，因此高速总线设计对可在总线中施加多少并行信号施加了限制。本实施例中可以将窄总线组合在一起以形成宽总线，可以将窄总线的接收器时钟“与”在一起，例如使用Muller C-元件，以生成宽带总线的最终接收器时钟，在保持高速总线运行的同时扩展总线宽度，
实施例三
本申请的实施例三中公开了一种双向数据传输系统，图6示出了双向数据传输系统3000的示意图，系统3000包括以N条数据线连接的主数据传输装置700和从数据传输装置800，其中，N为大于1的整数。其中，所述主数据传输装置700包括实施例一中描述的发射机100和接收机300，所述从数据传输装置800包括实施例一中描述的发射机100和接收机300。可以理解，主数据传输装置700和从数据传输装置800可以通用相同的通道，即相同的N条数据线。
在一实施例中，所述双向数据传输系统3000还包括：连接所述主数据传输装置的发射机的时钟生成器910和连接所述从数据传输装置800的发射机的时钟恢复/生成器920。
在一实施例中，所述双向数据传输系统3000还包括传输控制器(图中未示出)，用于控制所述主数据传输装置700和所述从数据传输装置800之间的传输过程，避免发生传输冲突。在一实施例中，传输控制器可以为命令/地址控制器。例如，传输控制器包括以命令/地址总线连接的命令/地址生成器和命令/地址接收器，所述命令/地址接收器连接所述时钟恢复/生成器。
实施例四
本申请的实施例四中公开了一种数据传输方法，用于在以N条数据线连接的发射机和接收机之间传输数据，N为大于1的整数，该方法可以通过前文所述的数据传输装置1000、数据传输系统2000或双向数据传输系统3000实现。图7示出了本申请一实施例中数据传输方法的流程图，所述方法包括：
步骤S101，逐个发送多个数据单元；
步骤S102，在每个传输信号上有且仅有一条与当前发送的数据单元对应的数据线中的电平发生翻转；
步骤S103，提取出所述传输信号，根据所述N条数据线中电平翻转的数据线解码出该数据线对应的数据单元；
步骤S104，对所述数据单元进行采样后输出。
在一实施例中，所述方法进一步包括：编码数据以避免连续发送两个以上相同的数据单元，使得所述N条数据线中的同一条连续两次以上发生电平的翻转。
在一实施例中，所述方法进一步包括：
通过时钟信号采样当前发送的数据单元生成所述传输信号；
将所述传输信号进行时钟恢复运算，并输出恢复的时钟信号；
通过所述恢复的时钟信号对解码的数据单元进行采样后输出
需要说明的是，在本专利的申请文件中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。本专利的申请文件中，如果提到根据某要素执行某行为，则是指至少根据该要素执行该行为的意思，其中包括了两种情况：仅根据该要素执行该行为、和根据该要素和其它要素执行该行为。多个、多次、多种等表达包括2个、2次、2种以及2个以上、2次以上、2种以上。
在本说明书提及的所有文献都被认为是整体性地包括在本申请的公开内容中，以便在必要时可以作为修改的依据。此外应理解，以上所述仅为本说明书的较佳实施例而已，并非用于限定本说明书的保护范围。凡在本说明书一个或多个实施例的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本说明书一个或多个实施例的保护范围之内。
在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。

Claims (17)

1.一种数据传输装置，包括以N条数据线连接的发射机和接收机，N为大于1的整数；其中，所述发射机包括：
N个第一发射单元，分别输出传输信号到所述N条数据线；
编码器，被配置为根据当前发送的数据单元控制在每个传输信号上有且仅有一个第一发射单元输出的电平发生翻转，使得所述N条数据线中有且仅有一条数据线中的电平发生翻转；
所述接收机包括：
N个接收单元，分别从所述N条数据线接收传输信号；
解码器，连接所述N个接收单元并配置为根据所述N条数据线中电平翻转的数据线解码出该数据线对应的数据单元。
2.根据权利要求1所述的数据传输装置，其特征在于，所述编码器还被配置为编码数据以避免连续发送两个以上相同的数据单元，使得所述N条数据线中的同一条连续两次以上发生电平的翻转。
3.根据权利要求2所述的数据传输装置，其特征在于，所述解码器还对所述编码器编码的数据进行解码。
4.根据权利要求3所述的数据传输装置，其特征在于，所述编码器包括状态机，所述解码器包括状态机。
5.根据权利要求1所述的数据传输装置，其特征在于，所述数据传输装置还包括时钟生成器，用于生成时钟信号，所述时钟信号采样所述编码器发送的数据单元生成所述传输信号；
所述接收机还包括时钟恢复逻辑，其连接所述N个接收单元并用于将所述N个接收单元输出的传输信号进行时钟恢复运算，并输出恢复的时钟信号，所述恢复的时钟信号对解码的数据单元进行采样后输出。
6.根据权利要求5所述的数据传输装置，其特征在于，所述时钟信号为非差分时钟信号。
7.根据权利要求1所述的数据传输装置，其特征在于，所述接收单元包括边沿检测模块和边沿反馈模块，所述边沿检测模块用于检测所述N条数据线的电平翻转，所述边沿反馈模块获取所述边沿检测模块输出的信号，并输出到所述边沿检测模块以用于下一次的检测。
8.根据权利要求1所述的数据传输装置，其特征在于，所述编码器将多个M比特的数据单元逐个输出，其中，M为大于1的整数。
9.一种数据传输系统，其特征在于，包括多个如权利要求1-8中任意一项所述数据传输装置，还包括：
异步时钟恢复逻辑，将多个所述数据传输装置的接收机输出的时钟信号进行异步逻辑运算，并输出恢复的时钟信号。
10.根据权利要求9所述的数据传输系统，其特征在于，多个所述数据传输装置共用同一个时钟生成器。
11.根据权利要求9所述的数据传输系统，其特征在于，多个所述数据传输装置分别用于传输不同大小的数据。
12.一种数据传输方法，用于在以N条数据线连接的发射机和接收机之间传输数据，N为大于1的整数，所述方法包括：
逐个发送多个数据单元；
在每个传输信号上有且仅有一条与当前发送的数据单元对应的数据线中的电平发生翻转；
提取出所述传输信号，根据所述N条数据线中电平翻转的数据线解码出该数据线对应的数据单元；
对所述数据单元进行采样后输出。
13.根据权利要求12所述的数据传输方法，其特征在于，还包括：
通过时钟信号采样当前发送的数据单元生成所述传输信号；
将所述传输信号进行时钟恢复运算，并输出恢复的时钟信号；
通过所述恢复的时钟信号对解码的数据单元进行采样后输出。
14.根据权利要求12所述的数据传输方法，其特征在于，还包括：编码数据以避免连续发送两个以上相同的数据单元，使得所述N条数据线中的同一条连续两次以上发生电平的翻转。
15.一种双向数据传输系统，其特征在于，包括以N条数据线连接的主数据传输装置和从数据传输装置，N为大于1的整数；其中，所述主数据传输装置包括如权利要求1-8中任意一项所述的数据传输装置中的发射机和接收机，所述从数据传输装置包括如权利要求1-8中任意一项所述的数据传输装置中的发射机和接收机。
16.根据权利要求15所述的双向数据传输系统，其特征在于，所述双向数据传输系统还包括：连接所述主数据传输装置的发射机的时钟生成器；连接所述从数据传输装置的发射机的时钟恢复/生成器。
17.根据权利要求16所述的双向数据传输系统，其特征在于，所述双向数据传输系统还包括传输控制器，用于控制所述主数据传输装置和所述从数据传输装置之间的传输过程，避免发生传输冲突。
CN202010307000.1A 2020-04-17 2020-04-17 数据传输装置及方法 Active CN113541912B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010307000.1A CN113541912B (zh) 2020-04-17 2020-04-17 数据传输装置及方法
US17/996,171 US11822503B2 (en) 2020-04-17 2021-03-11 Data transmission apparatus and method using signal transition
PCT/CN2021/080229 WO2021208647A1 (zh) 2020-04-17 2021-03-11 数据传输装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010307000.1A CN113541912B (zh) 2020-04-17 2020-04-17 数据传输装置及方法

Publications (2)

Publication Number Publication Date
CN113541912A CN113541912A (zh) 2021-10-22
CN113541912B true CN113541912B (zh) 2022-11-01

Family

ID=78084647

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010307000.1A Active CN113541912B (zh) 2020-04-17 2020-04-17 数据传输装置及方法

Country Status (3)

Country Link
US (1) US11822503B2 (zh)
CN (1) CN113541912B (zh)
WO (1) WO2021208647A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007085181A1 (fr) * 2006-01-24 2007-08-02 Huawei Technologies Co., Ltd. Procédé et dispositif de transmission de données pour interface de puce
JP2009118315A (ja) * 2007-11-08 2009-05-28 Seiko Epson Corp 通信システム、送信装置、受信装置、通信装置及び半導体装置並びに通信方式
CN109787614A (zh) * 2019-02-14 2019-05-21 上海艾为电子技术股份有限公司 一种单脉冲产生电路和双向电平转换电路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7224737B2 (en) * 2003-10-10 2007-05-29 Nokia Corporation Method and apparatus employing PAM-5 coding with clock embedded in data stream and having a transition when data bits remain unchanged
CN1971482B (zh) 2006-01-11 2010-05-12 浙江大学 传输透明的片上总线低功耗环的方法
US7667444B2 (en) * 2006-09-28 2010-02-23 Alex Mevay Capacitive load driving device
US20090243681A1 (en) * 2008-03-26 2009-10-01 Rambus Inc. Embedded Source-Synchronous Clock Signals
US8045402B2 (en) * 2009-06-29 2011-10-25 Arm Limited Assisting write operations to data storage cells
US8532200B1 (en) * 2009-08-28 2013-09-10 Marvell International Ltd. System and method for side band communication in SERDES transmission/receive channels
US20120049951A1 (en) * 2010-08-31 2012-03-01 Texas Instruments Incorporated High speed switched capacitor reference buffer
US8405529B2 (en) * 2011-03-11 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Using bus inversion to reduce simultaneous signal switching
US8964879B2 (en) * 2012-07-18 2015-02-24 Rambus Inc. Crosstalk reduction coding schemes
CN106849954B (zh) 2016-12-09 2019-06-28 西安电子科技大学 一种针对片上网络的低功耗、抗串扰的编解码方法及编解码装置
US10566996B2 (en) * 2017-08-22 2020-02-18 Advanced Mirco Devices, Inc. Energy efficient adaptive data encoding method and circuit
US10623200B2 (en) 2018-07-20 2020-04-14 Nvidia Corp. Bus-invert coding with restricted hamming distance for multi-byte interfaces

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007085181A1 (fr) * 2006-01-24 2007-08-02 Huawei Technologies Co., Ltd. Procédé et dispositif de transmission de données pour interface de puce
JP2009118315A (ja) * 2007-11-08 2009-05-28 Seiko Epson Corp 通信システム、送信装置、受信装置、通信装置及び半導体装置並びに通信方式
CN109787614A (zh) * 2019-02-14 2019-05-21 上海艾为电子技术股份有限公司 一种单脉冲产生电路和双向电平转换电路

Also Published As

Publication number Publication date
CN113541912A (zh) 2021-10-22
US11822503B2 (en) 2023-11-21
US20230126852A1 (en) 2023-04-27
WO2021208647A1 (zh) 2021-10-21

Similar Documents

Publication Publication Date Title
EP2972928B1 (en) Multi-wire single-ended push-pull link with data symbol transition based clocking
CN103141066B (zh) 发送电路、接收电路、发送方法、接收方法、通信系统及其通信方法
KR101949964B1 (ko) 임베딩된 클록을 갖는 직교 차동 벡터 시그널링 코드
EP2962472B1 (en) Methods for multi-level data transmission
US9363071B2 (en) Circuit to recover a clock signal from multiple wire data signals that changes state every state cycle and is immune to data inter-lane skew as well as data state transition glitches
US8457247B2 (en) In-band generation of low-frequency periodic signaling
US7986251B2 (en) Input/output (IO) interface and method of transmitting IO data
CN113541912B (zh) 数据传输装置及方法
US7941573B2 (en) Semiconductor memory device
US9041564B2 (en) Bus signal encoded with data and clock signals
US8166219B2 (en) Method and apparatus for encoding/decoding bus signal
CN101340422A (zh) 信号编码器与信号译码器
KR100946177B1 (ko) 데이터 송수신 장치 및 방법
CN110675799A (zh) 驱动装置以及其显示数据的传输方法
CN101373974B (zh) 一种编码方法及装置
KR101605619B1 (ko) 자동 데이터 속도 추적을 위한 장치 및 시스템
JP2010239313A (ja) 半２重−全２重変換装置
US20110140749A1 (en) Input data recovery circuit for asynchronous serial data transmission
JPS6048939B2 (ja) デ−タ伝送方式
JP2010068264A (ja) ディジタル信号変換装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PP01 Preservation of patent right

Effective date of registration: 20240218

Granted publication date: 20221101

PP01 Preservation of patent right