CN1971482B - 传输透明的片上总线低功耗环的方法 - Google Patents
传输透明的片上总线低功耗环的方法 Download PDFInfo
- Publication number
- CN1971482B CN1971482B CN200610048996A CN200610048996A CN1971482B CN 1971482 B CN1971482 B CN 1971482B CN 200610048996 A CN200610048996 A CN 200610048996A CN 200610048996 A CN200610048996 A CN 200610048996A CN 1971482 B CN1971482 B CN 1971482B
- Authority
- CN
- China
- Prior art keywords
- max
- data
- bus
- sheet
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 230000005540 biological transmission Effects 0.000 claims description 15
- 238000012545 processing Methods 0.000 claims description 2
- 238000004891 communication Methods 0.000 abstract description 3
- 238000010276 construction Methods 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000012546 transfer Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- LHMQDVIHBXWNII-UHFFFAOYSA-N 3-amino-4-methoxy-n-phenylbenzamide Chemical compound C1=C(N)C(OC)=CC=C1C(=O)NC1=CC=CC=C1 LHMQDVIHBXWNII-UHFFFAOYSA-N 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000009999 singeing Methods 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明公开了一种传输透明的片上总线低功耗环的方法。它包括:用于对片上地址线进行解码的步骤;用于对片上地址线进行编码,使得地址线上数据翻转频率减小的步骤;用于对片上数据线进行解码的步骤;用于对片上数据线进行编码,使得数据线上数据翻转频率减小的步骤。本发明具有以下技术效果:(1)采用了功耗环的片上总线减小了总线上的翻转次数,平均功耗比不采用功耗环的片上总线的平均功耗有明显的降低(2)该算法适用于突发数据传输和单数据传输各自的不同的特性,不改变现有总线结构,可复用连接在总线上的IP,以最小的代价有效地降低片上总线上所消耗的功耗。
Description
技术领域
本发明涉及一种传输透明的片上总线低功耗环的方法,该方法不改变现有总线结构,可复用连接在总线上的IP,以最小的代价有效地降低片上总线上所消耗的功耗。该发明可以满足诸多领域片上系统总线低功耗的需要。
背景技术
微电子已经迈向了片上系统(System on Chip)设计,使得功耗也成为一个重要的设计指标。在CMOS中,f·pi与电路的第i个节点的翻转次数成正比。对于总线来说,减少总线上的翻转次数,就是降低总线上的功耗。片上总线连接着所有的IP。IP的配置、功能的实现都是通过总线上的通信来进行的。随着片上芯片工作频率增大,总线上的通信量也日益增加,使得总线上翻转次数增加,功耗日趋增大。所以,寻求降低总线功耗的方法成为燃眉之须。
而现有的方法虽然可以有效的降低了总线的平均功耗和尖峰功耗,但是这些方法都对片上总线欠考虑或不适用现有片上总线。针对已经存在的片上总线结构,本文提出了传输透明的片上总线低功耗环算法。该算法不改变现有总线结构,仍可复用连接在总线上的IP,以最小的代价有效地降低片上总线上所消耗的功耗。
发明内容
本发明的目的在于针对现有技术的不足,提供一种传输透明的片上总线低功耗环的方法,它可复用连接在总线上的IP。
它包括:
用于对片外总线上编码的步骤;
还包括:
用于对片上地址线进行解码的步骤;
用于对片上地址线进行编码,使得地址线上数据翻转频率减小的步骤;
用于对片上数据线进行解码的步骤;
用于对片上数据线进行编码,使得数据线上数据翻转频率减小的步骤;
所述用于片上地址线进行解码的步骤:若地址线表示为A={am-1,am-2,…,a0},i时刻的地址线表示为Ai,则相邻节拍地址线的汉明距离表示为对32位地址做以下处理:如果传输模式为突发模式,则32位输出地址为:地址最高位为输入地址的最高位,其余每位由输入地址的该位与该位的前一位做异或运算得到;否则进行片上数据编码的步骤;
用于对片上地址线进行编码,使得地址线上数据翻转频率减小的步骤:如果传输模式为突发模式,则32位输出地址为:每一位分别由32位输入地址从最高位开始直至到该位为止的所有位做异或运算得到;否则进行片上数据解码的步骤;
用于对片上数据线进行解码的步骤:
步骤一:首先让控制循环的变量i初始化为0;继续步骤二;
步骤二:判断i是否小于4;若小于4,继续步骤三,否则跳转到步骤八;
步骤三:设置参数min=i*8,max=i*8+7;继续步骤四;
步骤四:判断标志位oDI[i]是否为1;若为1,继续步骤五,否则跳转到步骤六;
步骤五:解码后数据oDATA[max:min]为输入数据iDATA[max:min]取反,即oDATA[max:min]=~iDATA[max:min],跳转到步骤七;
步骤六:解码后数据oDATA[max:min]为输入数据iDATA[max:min],即oDATA[max:min]=iDATA[max:min],继续步骤七;
步骤七:控制循环的变量i自加1;跳转到步骤二;
步骤八:数据总线解码完成。
本发明具有以下技术效果:
(1)采用了功耗环的片上总线减小了总线上的翻转次数,平均功耗比不采用功耗环的片上总线的平均功耗有明显的降低
(2)该算法适用于突发数据传输和单数据传输各自的不同的特性,不改变现有总线结构,可复用连接在总线上的IP,以最小的代价有效地降低片上总线上所消耗的功耗。
附图说明
图1是传输透明的片上总线低功耗环的方法结构框图(虚线内部为总线);
图2是传输透明的片上总线低功耗环的地址线电路结构;
图3是本发明的用总线功耗测试的片上架构图;
图4是传输透明的片上总线低功耗环数据总线编码的软件流程图;
图5是传输透明的片上总线低功耗环数据总线解码的软件流程图;
图6是传输透明的片上总线低功耗环地址总线编码的软件流程图;
图7是传输透明的片上总线低功耗环地址总线解码的软件流程图。
具体实施方式
如图1所示,SoC总线包括地址线A、读数据线R、写数据线W、控制线及MUX逻辑。
如图2所示,传输透明的功耗环地址线电路结构由编码和译码两部分组成,功耗环加载在图1所示的环状结构上。
如图3所示,采用AMBA总线的SoC系统测试片上总线功耗。测试向量采用在CPU执行的128位长的LFSR(128LFSR)、N=32基2的FFT(32FFT)、网络传输三种软件来不断的改变总线上的地址和数据。表四表示测试时系统支持的传输模式所占比例。
以32位片上总线为例(M=N=32),描述传输透明的低功耗环算法:
一.如图4所示,功耗环数据总线编码的具体流程:
步骤一:首先让控制循环的变量i初始化为0;继续步骤二;
步骤二:判断i是否小于4;若小于4,继续步骤三,否则跳转到步骤八;
步骤四:判断步骤三中计算得到的汉明距离是否大于4;若大于4,继续步骤五,否则跳转到步骤六;
步骤五:置标志位oDI[i]=1;编码后数据为输入数据取反:oDATA[max:min]=iDATA[max:min];跳转到步骤七;
步骤六:置标志位oDI[i]=0;编码后数据即为输入数据:oDATA[max:min]=iDATA[max:min];继续步骤七;
步骤七:控制循环的变量i自加1;跳转到步骤二;
步骤八:数据总线编码完成。
二.如图5所示,功耗环数据总线解码的具体流程:
步骤一:首先让控制循环的变量i初始化为0;继续步骤二;
步骤二:判断i是否小于4;若小于4,继续步骤三,否则跳转到步骤八;
步骤三:设置参数min=i*8,max=i*8+7;继续步骤四;
步骤四:判断标志位oDI[i]是否为1;若为1,继续步骤五,否则跳转到步骤六;
步骤五:解码后数据为输入数据取oDATA[max:min]=~iDATA[max:min]跳转到步骤七;
步骤六:解码后数据即为输入数oDATA[max:min]=iDATA[max:min];继续步骤七;
步骤七:控制循环的变量i自加1;跳转到步骤二;
步骤八:数据总线解码完成。
三.如图6所示,功耗环地址总线编码的具体流程:
步骤一:初始化;继续步骤二;
步骤二:判断是否为突发传输模式?若是突发传输模式,继续步骤三,否则跳转到步骤四;
步骤三:使地址oADDRESS={iADDRESS[31],iADDRESS[30:0]iADDRESS[31:1];跳转到步骤五;
步骤四:进行数据总线编码:继续步骤五;
步骤五:地址总线编码完成。
四.如图7所示,功耗环地址总线解码的具体流程:
步骤一:初始化;继续步骤二;
步骤二:判断是否为突发传输模式?若是突发传输模式,继续步骤三,否则跳转到步骤四;
步骤三:使地址oADDRESS={{iADDRESS[31]iADDRESS[30]…iADDRESS[i]}i,i=31,30,…,0};
步骤四:进行数据总线解码:继续步骤五;
步骤五:地址总线解码完成。
实施例1:
对于AMBA数据总线编码的过程:
传入数据:
rDATA[max:min]=1010_0111_0100_1011_0110_0110_1110_0010
iDATA[max:min]=1110_0101_1010_1100_1110_0011_0110_1011
控制循环的变量i初始化为0;
i<4,以参数min=i*8=0,max=i*8+7=8计算汉明距离:
Hi=HammingDistance(rDATA[max:min],置标志位oDI[i]=0;
编码后数据即为输入数据:oDATA[max:min]=iDATA[max:min];
控制循环的变量i自加1,即i=1<4;
以参数min=i*8=8,max=i*8+7=15计算汉明距离:
离Hi=HammingDistance(rDATA[max:min],继置标志位oDI[i]=1;
编码后数据为输入数据取反:oDATA[max:min]=~iDATA[max:min];
控制循环的变量i自加1,即i=2<4;
以参数min=i*8=16,max=i*8+7=23计算汉明距离:
Hi=HammingDistance(rDATA[max:min],
编码后数据即为输入数据:oDATA[max:min]=iDATA[max:min];
控制循环的变量i自加1,即i=3<4;
以参数min=i*8=24,max=i*8+7=31计算汉明距离
Hi=HammingDistance(rDATA[max:min],
编码后数据即为输入数据:oDATA[max:min]=iDATA[max:min];
控制循环的变量i自加1,即i=4;
完成数据总线编码。
实施例2:
对于AMBA地址总线突发模式解码的过程:
判断发现为突发模式;
地址地址oADDRESS={{iADDRESS[31]iADDRESS[30]…iADDRESS[i]}i,i=31,30,…,0};
完成地址总线解码。
Claims (1)
1.一种传输透明的片上总线低功耗环的方法,包括:
用于对片外总线上编码的步骤;
其特征是还包括:
用于对片上地址线进行解码的步骤;
用于对片上地址线进行编码,使得地址线上数据翻转频率减小的步骤;
用于对片上数据线进行解码的步骤;
用于对片上数据线进行编码,使得数据线上数据翻转频率减小的步骤;
所述用于片上地址线进行解码的步骤:若地址线表示为A={am-1,am-2,…,a0},i时刻的地址线表示为Ai,则相邻节拍地址线的汉明距离表示为对32位地址做以下处理:如果传输模式为突发模式,则32位输出地址为:地址最高位为输入地址的最高位,其余每位由输入地址的该位与该位的前一位做异或运算得到;否则进行片上数据编码的步骤;
用于对片上地址线进行编码,使得地址线上数据翻转频率减小的步骤:如果传输模式为突发模式,则32位输出地址为:每一位分别由32位输入地址从最高位开始直至到该位为止的所有位做异或运算得到;否则进行片上数据解码的步骤;
用于对片上数据线进行解码的步骤:
步骤一:首先让控制循环的变量i初始化为0;继续步骤二;
步骤二:判断i是否小于4;若小于4,继续步骤三,否则跳转到步骤八;
步骤三:设置参数min=i*8,max=i*8+7;继续步骤四;
步骤四:判断标志位oDI[i]是否为1;若为1,继续步骤五,否则跳转到步骤六;
步骤五:解码后数据oDATA[max:min]为输入数据iDATA[max:min]取反,即oDATA[max:min]=~iDATA[max:min],跳转到步骤七;
步骤六:解码后数据oDATA[max:min]为输入数据iDATA[max:min],即oDATA[max:min]=iDATA[max:min],继续步骤七;
步骤七:控制循环的变量i自加1;跳转到步骤二;
步骤八:数据总线解码完成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200610048996A CN1971482B (zh) | 2006-01-11 | 2006-01-11 | 传输透明的片上总线低功耗环的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200610048996A CN1971482B (zh) | 2006-01-11 | 2006-01-11 | 传输透明的片上总线低功耗环的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1971482A CN1971482A (zh) | 2007-05-30 |
CN1971482B true CN1971482B (zh) | 2010-05-12 |
Family
ID=38112331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200610048996A Expired - Fee Related CN1971482B (zh) | 2006-01-11 | 2006-01-11 | 传输透明的片上总线低功耗环的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1971482B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113541912B (zh) * | 2020-04-17 | 2022-11-01 | 苏州库瀚信息科技有限公司 | 数据传输装置及方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1295283A (zh) * | 1999-11-08 | 2001-05-16 | 国际商业机器公司 | 用于具有肯定确认的高速串行通信总线协议的方法以及装置 |
US6304933B1 (en) * | 1999-03-02 | 2001-10-16 | International Business Machines Corporation | Method and apparatus for transmitting data on a bus |
-
2006
- 2006-01-11 CN CN200610048996A patent/CN1971482B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6304933B1 (en) * | 1999-03-02 | 2001-10-16 | International Business Machines Corporation | Method and apparatus for transmitting data on a bus |
CN1295283A (zh) * | 1999-11-08 | 2001-05-16 | 国际商业机器公司 | 用于具有肯定确认的高速串行通信总线协议的方法以及装置 |
Non-Patent Citations (4)
Title |
---|
成嵩,王东琳,李立健.一种降低DSP芯片总线功耗的设计方案.计算机应用研究 10.2005,32(5),全文. |
成嵩,王东琳,李立健.一种降低DSP芯片总线功耗的设计方案.计算机应用研究 10.2005,32(5),全文. * |
温小勇,葛元庆,吴行军,周润德.一种低功耗CPU卡的设计.微电子学32 5.2002,32(5),全文. |
温小勇,葛元庆,吴行军,周润德.一种低功耗CPU卡的设计.微电子学32 5.2002,32(5),全文. * |
Also Published As
Publication number | Publication date |
---|---|
CN1971482A (zh) | 2007-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2936759B1 (en) | Configurable communications controller | |
Yu et al. | An asynchronous array of simple processors for DSP applications | |
CN102934098B (zh) | 使用数据总线反转讯号以减少同时的切换输出 | |
TWI298229B (en) | Methods and apparatus for multiple bit rate serial communication | |
CN102611951B (zh) | 用于降低以太网无源光网络物理层集成电路系统功耗的方法 | |
US20170123894A1 (en) | High performance interconnect link layer | |
CN104320341B (zh) | 路由自适应异步2D‑Torus片上网络系统及其设计方法 | |
Hoefler | Software and hardware techniques for power-efficient hpc networking | |
CN107968756A (zh) | 高性能互连链路层 | |
CN111047022B (zh) | 一种计算装置及相关产品 | |
Mondal et al. | Adaptive multi-voltage scaling in wireless NoC for high performance low power applications | |
US20140040512A1 (en) | Data transfer manager | |
CN103581070B (zh) | 一种卫星通信移动终端基带处理系统及其应用方法 | |
CN101201970A (zh) | 用于无线遥控接收芯片的自适应解码方法 | |
TW201717033A (zh) | 具有少於八位元之位元組及可變封包大小之序列周邊介面 | |
CN1971482B (zh) | 传输透明的片上总线低功耗环的方法 | |
CN101184030A (zh) | 基于fpga的以太网接口驱动装置 | |
CN114465820B (zh) | 数据加密方法、数据加密设备、电子设备、程序及介质 | |
Gade et al. | A utilization aware robust channel access mechanism for wireless nocs | |
CN106776044B (zh) | 基于数据流的硬件加速方法及系统 | |
Lee | On‐Chip Bus Serialization Method for Low‐Power Communications | |
CN106507425B (zh) | 适用于异构无线传感网的改进型分布式能量有效成簇方法 | |
JP2011501277A (ja) | コンピュータ・システムのi/o電力を低減するための方法及び装置、並びにコンピュータ・システム | |
CN103455367A (zh) | 用于实现可重构系统中多任务调度的管理单元和方法 | |
Azimi et al. | Understanding the role of GPGPU-accelerated SoC-based ARM clusters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100512 Termination date: 20110111 |