TWI442408B - 根據取樣和保持之源極端感測的汲入電流系統 - Google Patents

Description

根據取樣和保持之源極端感測的汲入電流系統

本發明係關於記憶裝置的資料感測，特別是關於如此防止記憶裝置中因為雜訊所造成的感測操作干擾。

現今存在許多利用電荷儲存記憶胞型態的非揮發記憶體，包括記憶胞儲存電荷於一場效電晶體的通道與閘極之間。所儲存的電荷數量影響了電晶體的臨界電壓，其可以被感測以指示資料。

一種型態的電荷儲存記憶胞被稱為浮動閘極記憶胞。在浮動閘極記憶胞中，電荷被儲存在一電性導電層介於場效電晶體的通道與閘極之間。臨界電壓的改變藉由施加一合適的電壓於此記憶胞自此電性導電層儲存或移除電荷。另一種型態的記憶胞被稱為電荷捕捉記憶胞，其使用一介電電荷捕捉層取代浮動閘極。

在讀取或感測儲存在一記憶胞中的資料值之操作時，係施加合適的電壓以自此記憶胞的汲極端誘發電流至源極端。此電流係取決於電晶體的臨界電壓，因此指示儲存於其中的資料。

決定儲存在一記憶胞中的資料值可以利用一感測放大器來進行，其感測流經此記憶胞的電流，且將此感測的電流與一合適的參考值作比較。第1圖顯示一習知技術的感測放大器170的實施示意圖，其可以感測儲存在一選取記憶胞110中的資料值。

記憶胞110是一記憶陣列中的代表性記憶胞，此記憶陣列包括數百萬或數十億個記憶胞。字元線120與記憶胞110的閘極終端耦接。位元線130、132與記憶胞110的源極和汲極終端112、114耦接。行選擇電晶體140係響應一SEL信號以選擇性地將位元線130與連接至感測放大器170感測輸入172的資料線150耦接。

在記憶胞110的感測操作中，係施加合適的電壓至字元線120及位元線132誘發一讀取電流I_CELL 自汲極終端114至源極終端112及進入位元線130。此讀取電流I_CELL 經由行選擇電晶體140被提供至資料線150。此讀取電流I_CELL 在此感測放大器170之感測輸入172來對一等效負載電容C_LOAD1 充電，導致感測輸入172的電壓改變係與在此讀取操作時間中的讀取電流I_CELL 相關。此讀取電流I_CELL 的大小係與記憶胞110的臨界電壓相關，具有較低的臨界電壓可導致一較大的電流。因此，感測輸入172的電壓會改變的較快，假如此記憶胞110在一較低的臨界狀態而不是在一較高的臨界狀態。

在此感測操作中，使用一參考電流I_REF 提供至在感測放大器170之感測輸入172以作為參考值。此例示的範例中，參考胞210用來提供參考電流I_REF 。

字元線220與參考胞210的閘極終端耦接。位元線230、232與參考胞210的源極和汲極終端212、214耦接。行選擇電晶體142係選擇性地將位元線230與連接至感測放大器170參考輸入174的參考線160耦接。

合適的電壓被施加至字元線220及位元線232此記憶胞以誘發一參考電流I_REF 自汲極終端214至源極終端212及進入位元線230。此參考電流I_REF 經由行選擇電晶體142被提供至參考線160。此參考電流I_REF 在此感測放大器170之參考輸入174來對一等效負載電容C_LOAD2 充電，導致參考輸入174的電壓轉換此參考電流I_REF 為一參考電壓。

感測放大器170在感測操作時係由感測致能信號SEN所觸發。此感測放大器170係響應感測輸入172與參考輸入174之間的電壓差值，而產生用來指示儲存於該選取記憶胞110中的一輸出信號176。

第2圖為在記憶胞110在感測操作時感測輸入172與參考輸入174的電壓改變與時間的關係簡要示意圖。曲線250顯示假如記憶胞110是在一較低臨界狀態時感測輸入172的電壓改變，而曲線260顯示假如記憶胞110是在一較高臨界狀態時感測輸入172的電壓改變。曲線250和260之間的差異在時間T1時是用以區分此記憶胞是在一較低還是較高臨界狀態的感測邊界之感測區間。為了可靠地區分較高與較低臨界狀態，必須維持一個相對大的感測邊界。在多位元記憶胞的實施例中，其具有超過兩個臨界狀態，其間並具有感測區間。

曲線270顯示記憶胞110在感測操作時參考輸入174的電壓改變。在此例示中，曲線270在時間T1具有一介於較低臨界狀態曲線250與較高臨界狀態曲線260之間的一電壓。如此可以藉由舉例而言，設定參考胞210的臨界電壓介於記憶胞110的較低與較高臨界狀態之間而達成，如此參考電流I_REF 具有介於記憶胞110較低與較高臨界狀態的讀取電流I_CELL 之間的一大小。而在另一範例中，如此可以藉由施加不同的電壓至字元線120和220，及/或施加不同的電壓至位元線132和232而達成。

此感測放大器170產生一輸出信號176，其具有一數值是根據在時間T1時感測輸入172的電壓是大於或小於參考輸入174的電壓而定，因此指示儲存於該選取記憶胞110中的資料值。

此感測過程中會因為感測放大器170容易受到雜訊的影響而產生問題。特別是，於感測操作中的雜訊會影響感測輸入172與參考輸入174之間的電壓差值，其會增加感測放大器170的複雜程度或是感測所需的時間。

在第1圖所示的範例中，記憶胞110是與參考胞210隔離，且此讀取電流I_CELL 與參考電流I_REF 並不會彼此依賴。其結果是，記憶胞110可以暴露在與參考胞210不同的雜訊下，其可以導致讀取電流I_CELL 與參考電流I_REF 不同比例的改變。其結果是一個較廣的感測輸入172與參考輸入174之間的電壓差值變動，其抑制了感測放大器170可以正確地感測儲存於該選取記憶胞110中的資料值。

在上述的實施例中，感測放大器170的感測輸入172是與記憶胞110的源極終端112耦接(源極端感測)。其結果是，源極終端112上的電壓也會增加一個與讀取電流[_CELL 相關的數量。此源極終端112上的電壓增加減少了汲極至源極電壓且增加了此記憶胞110的本體效應，其因此會降低了由記憶胞110提供的讀取電流I_CELL 。

因為操作的環境變動的關係，也會因為材料及製程條件變動的關係，此記憶胞的臨界電壓會在陣列105之間變動。此變動會造成陣列105間儲存相同資料時讀取電流I_CELL 的變動，包括因為源極電壓增加所導致的讀取電流I_CELL 改變的差值。因此，具有源極電壓增加的一數量與讀取電流I_CELL 相關，結果會是感測放大器170的感應感測輸入172的電壓或電流一個較廣的分佈，其增加了感應感測電路的複雜程度或是所需的時間及複雜程度。一種解決此源極電壓變動所造成的操作問題之自資料線誘發一電流經過源極端至此記憶胞的汲極終端。此源極端感測電路及方法已由美國專利申請號12/576466所提出。

因此，需要提供一種感測電路及方法，其可以解決在操作時因為源極電壓變動所產生的問題，及具有對雜訊的較高承受能力。

此處所描述之源極端感測技術根據自此記憶胞源極終端所讀取之電流與自該讀取電流所導入之汲入電流之間的差值來決定儲存於記憶胞中的資料值。此汲入電流係響應由一介於第一與第二節點之間的操作電壓大小而導入。於第一時間區間中，係響應該參考電流的大小而使用一回授路徑其可以快速地設定介於該第一與第二節點間的該操作電壓。在該第一時間區間之後的一第二時間區間中失能該回授路徑且該操作電壓利用一電容器以保持該操作電壓第二時間區間中基本上是定值的。其結果是，注入第一與第二節點之一的雜訊會導致在第一與第二節點之另一者產生類似的改變，如此操作電壓第二時間區間中基本上是保持定值的且因此是無雜訊的。儲存於該被選取記憶胞中的資料值是根據在第二時間區間中該讀取電流與該汲入電流之間的差值而決定。因此，此差值的正確性基本上不會被第一與第二節點的雜訊所影響。

使用讀取電流與汲入電流之間的差值，而不是整個讀取電流，會減少在感測操作時記憶胞源極終端的電壓變動。如此則會在此陣列中的記憶胞之間進行源極端感測時減少讀取電流的變動。其結果是，於此陣列間記憶胞中的感測節點之電壓或電流分佈會變得較為緊縮。

此處所描述之記憶裝置包括一記憶陣列可自該記憶陣列中的一選取記憶胞提供一讀取電流至一資料線，一參考電流源可提供一參考電流，一與該資料線耦接的汲入電流源，該汲入電流源可響應介於該第一與第二節點間的該操作電壓的一大小而自該資料線導入一汲入電流。該汲入電流電路包括一回授路徑係響應該參考電流的大小而可用來設定介於該第一與第二節點間的該操作電壓，一電容器耦接在該第一與第二節點之間以保持該操作電壓，及一切換開關可用來在一第一時間區間中致能該回授路徑，及在該第一時間區間之後的一第二時間區間中失能該回授路徑；以及一感測放大電路響應於該第二時間區間中該讀取電流與該汲入電流之間的差值，而產生一用來指示儲存於該被選取記憶胞中的資料值之輸出信號。

此處所描述之感測一記憶胞的方法包含施加一偏壓至該記憶胞以自該記憶胞誘發一讀取電流至一資料線，自一參考電流源提供一參考電流，響應一介於第一與第二節點間的操作電壓的大小而自該資料線導入一汲入電流。導入該汲入電流包括使用一回授路徑於一第一時間區間中響應該參考電流的大小而可用來設定介於該第一與第二節點間的該操作電壓，及在該第一時間區間之後的一第二時間區間中保持介於該第一與第二節點間與該回授路徑無關的該操作電壓，根據在該第二時間區間中該讀取電流與該汲入電流之間的一差值決定儲存於該記憶胞中的一資料值。

本發明之目的，特徵，和實施例，會在下列實施方式的章節中搭配圖式被描述。

本發明實施例搭配以下第3到9圖進行詳細描述。

第3圖顯示一積體電路300的簡要方塊示意圖，在其中包含本發明所描述之使用於一記憶陣列320中的取樣和保持之汲入電流電路310，其可以用來感測儲存在記憶陣列320記憶胞中的資料值。

列解碼器322與複數條沿著此記憶陣列320列方向上排列的字元線324耦接。行解碼器326與複數條沿著此記憶陣列320行方向上排列的位元線328耦接，以自此陣列320的記憶胞中進行感測、程式化和抹除。此記憶陣列320中的記憶胞可以串連地、平行地或是虛擬接地的方式排列。在區塊330中的感測放大器及資料輸入結構在此範例中經由資料匯流排332與行解碼器326耦接。

會於以下更詳細地描述，對此記憶陣列320的一選取記憶胞進行一感測操作時，適當的電壓被施加以誘發一讀取電壓I_CELL 自此記憶陣列320的一選取記憶胞之源極端至此資料線332。此取樣和保持之汲入電流電路310與資料線332耦接以響應介於第一節點與第二節點之間的一操作電壓的大小而導入一汲入電流I_SINK 。此處所使用的名詞”操作電壓”通常是指一介於此取樣和保持之汲入電流電路310的第一節點與第二節點之間的一電壓，其具有為了響應參考電流I_REF 的大小若是改變的話，而建立的一改變汲入電流I_SINK 大小的電壓。

以下所描述的取樣和保持之汲入電流電路310，包括一回授路徑可以用來響應參考電流I_REF 的大小而操作設定介於第一節點與第二節點之間的操作電壓。於感測操作的一第一時間區間(取樣區間)中，此回授路徑被致能以很快地設定此操作電壓。於感測操作的一第二時間區間(保持區間)中，此回授路徑被失能，且一保持電容器被耦接在第一節點與第二節點之間以保持此操作電壓幾乎是一個定值且因此大致上是沒有雜訊的。

在此處所描述的實施例中，此操作電壓是介於此取樣和保持之汲入電流電路310中的負載電晶體控制終端(例如閘極終端)與一導通終端(例如汲極或源極終端)之間的電壓，以導出汲入電流I_SINK 和參考電流I_REF 。此保持電容器是用來施加一大致定值的控制-導通終端電壓(例如閘極-汲極或源極電壓)至此負載電晶體，所以此負載電晶體的電流在此保持時間區間內可以保持住幾乎是一個定值。

介於汲入電流I_SINK 和參考電流I_REF 之間的差值是提供區塊330中的感測放大器電路。此感測放大器電路係響應第二時間區間中汲入電流I_SINK 和參考電流I_REF 之間的一差值以產生指示儲存在所選取記憶胞中的一資料值的輸出信號。

如第3圖中所示，此取樣和保持之汲入電流電路310也會在感測操作時提供一參考電壓V_TREF 至區塊330的感測放大器電路中之參考節點。

在第3圖中，使用一參考陣列340中參考胞所產生的參考電流I_REF 提供給取樣和保持之汲入電流電路310。替代地也可以使用其他的技術來產生參考電流I_REF 。舉例而言，參考電流I_REF 可以藉由根據超過一個以上的參考胞之參考電流。

列解碼器344與沿著此參考陣列340列方向上排列的字元線345耦接。行解碼器342與沿著此參考陣列340行方向上排列的位元線343耦接。在此例示實施例中，參考陣列340與記憶陣列320是分開的，且包括分別的列及行解碼器344、342。替代地，參考陣列340可以是在記憶陣列320中的一部分，且在陣列320、340中分享解碼器。

位址係透過匯流排350提供至行解碼器326、342及列解碼器322、344。資料係由積體電路300上的輸入/輸出埠透過資料輸入線352傳送至方塊330之資料輸入結構。在此例示的實施例中，其他電路360也包括在此積體電路300內，例如通用目的處理器或特殊用途電路，或是由此記憶陣列所支援的組合模組以提供單晶片系統功能。資料係由方塊330中的感測放大器，透過資料輸出線354，傳送至積體電路300上的輸入/輸出埠或其他積體電路300內或外之資料目的地。

此積體電路300包含控制器369以感測、程式化和抹除記憶陣列320記憶胞與參考陣列340中的參考胞。此控制器369，在此範例中為一偏壓調整狀態機構，控制由區塊368中產生的偏壓調整供應電壓或提供至區塊368中的讀取、程式化或抹除電壓。此控制器369的應用可以使用，業界所熟知的技術，如特殊目的邏輯電路來實施。在另一實施例中，該控制器369包含一通用目的處理器，其可以實施在相同積體電路上，其執行一電腦程式以控制該裝置的操作。在另一實施例中，特殊目的邏輯電路和一通用目的處理器的組合可以被用來實施該控制器369。

第4圖顯示此記憶陣列320中的一選取記憶胞進行感測操作之一方法400流程圖，其可以由控制器369來執行。

在方塊410，施加一讀取偏壓至該被選取之記憶胞以自該被選取之記憶胞的一源極終端誘發一讀取電流I_CELL 至資料線332。

在方塊420，自一參考電流源提供一參考電流I_REF 。在第3圖的例示實施例中，此參考電流I_REF 是藉由施加合適的偏壓電壓至參考陣列340中的參考胞而提供。

如同之前所描述的，自資料線332所導入的汲入電流I_SINK 係響應介於此取樣和保持之汲入電流電路310(方塊430、440)的第一節點與第二節點之間的操作電壓大小。於一第一時間區間(方塊430)，取樣和保持之汲入電流電路310中的一回授路徑可以用來響應參考電流I_REF 的大小而操作設定介於第一節點與第二節點之間的操作電壓。將於以下更詳細地描述，此回授路徑可以很快地設定此取樣和保持之汲入電流電路的操作點，包括很快地設定介於第一節點與第二節點之間的操作電壓。

於第一時間區間後的一第二時間區間(方塊440)中，此操作電壓被保持在第一節點與第二節點之間而與回授路徑無關。

在方塊450，根據讀取電流I_CELL 與該汲入電流I_SINK 之間在第二時間區間中的一差值決定儲存於該被選取記憶胞中的資料值。

第5圖顯示本發明第一實施例之使用於一記憶陣列320中的取樣和保持之汲入電流電路310的簡要示意圖，其可以用來感測儲存在記憶陣列320所選取記憶胞510中的資料值。

字元線324a與所選取記憶胞510的閘極耦接。位元線328a、328b分別與記憶胞510的汲極終端511和源極終端512耦接。

在此記憶胞510的一感測操作時，適當的電壓被施加至字元線324a和位元線328a以誘發一讀取電流I_CELL 自汲極終端511至源極終端512及進入位元線328b。此讀取電流I_CELL 經由行解碼器326被提供至資料線332a。

在此例示的範例中，參考陣列340的參考胞560用來提供參考電流I_REF 。字元線345a與參考胞560的閘極終端耦接。位元線343a、343b分別與參考胞560的汲極終端561和源極終端562耦接。

電壓被施加至字元線345a和位元線343a以誘發一參考電流I_REF 自汲極終端561至源極終端562及進入位元線343b。此參考電流I_REF 經由行解碼器342被提供至參考線346a。

此取樣和保持之汲入電流電路310包括電晶體522，其具有汲極終端與參考線346a耦接以接收參考電流I_REF 。閘極終端選擇性地經由切換開關526與參考線346a耦接。此例示中的切換開關526是使用單一通過電晶體具有一閘極耦接至控制信號S1。也可以使用其他的替代技術來實施切換開關526。舉例而言，切換開關526可以使用一組互補通過電晶體具有平行的導通路徑及提供互補的閘極控制信號。

當切換開關526關閉時，此電晶體522是二極體式連接以和電晶體524構成一電流鏡520，電晶體524建立此電流鏡520的操作點。電晶體524具有汲極終端與資料線332a耦接以導入該汲入電流I_SINK ，而此汲入電流I_SINK 具有一大小其為參考電流I_REF 大小的一函數關係。舉例而言，汲入電流I_SINK 的一大小可以大致與參考電流I_REF 大小相當。

在此例示的範例中，電流鏡520是由電晶體522、524來實施。替代地也可以使用其他的技術來實施電流鏡520。

保持電容器C1 525是耦接介於電晶體522、524的閘極終端與源極終端之間。當切換開關526開啟時，此偏壓電壓由此保持電容器C1 525建立而維持在電晶體522、524的閘極終端。此保持電容器C1 525的大小足夠大可以在感測操作的保持區間將偏壓電壓維持在電晶體522、524的閘極終端與源極終端之間，所以電晶體522、524保持開啟，而介於汲入電流I_SINK 與參考電流I_REF 之間的電流差值(假如有的話)，在此保持時間區間保持大致是定值。

可以理解的是，由保持電容器C1 525將偏壓電壓維持在電晶體522、524的閘極終端與源極終端之間在保持時間區間或許會因為電荷洩漏以及切換開關526開啟的瞬間雜訊而改變。

負載電晶體530具有一汲極終端與電晶體522、524的源極終端耦接。負載電晶體530具有一源極終端與一負升壓器電路532耦接，其提供一個負的偏壓電壓。

通過負載電晶體530的電流是在電晶體522的參考電流I_REF 與電晶體524的汲入電流I_SINK 之組合。通過負載電晶體530的電流係由負載電晶體530將電晶體522、524的源極終端之一電壓轉換而得。

此取樣和保持之汲入電流電路310也可以包括一運算放大器540。供給電壓VDD和負升壓器電路532提供偏壓電壓至此運算放大器540。在此例示中，此運算放大器540具有負輸入544與地耦接。此運算放大器540具有正輸入546與參考線346a耦接。因為這兩輸入端544和546虛擬接地的效應，參考線346a上的參考電壓V_TREF 由此運算放大器540偏壓大致為地電位。此名詞”大致”主要是用來表示介於兩輸入端544和546之間因為運算放大器540中的一非零輸入偏移電壓所造成的一電壓差。

運算放大器540的輸出542選擇性地藉由切換開關570與負載電晶體閘極連接的節點572a耦接。此例示中的切換開關570是使用單一通過電晶體具有一閘極耦接至控制信號S1。也可以使用其他的替代技術來實施切換開關570。舉例而言，切換開關570可以使用一組互補通過電晶體具有平行的導通路徑及提供互補的閘極控制信號。

關閉切換開關570建立一個自此運算放大器540的輸出542至正輸入546的負回授路徑。當切換開關570關閉時，由運算放大器540的輸出542所提供的電壓被偏壓至負載電晶體的閘極，其可以於感測操作的一取樣時間區間中，很快地設定介於節點572a、572b之間的操作電壓。

此負回授路徑可以由以下的描述加以解釋。運算放大器540正輸入546的電壓增加會導致輸出542的電壓增加，且因此增加了負載電晶體530閘極之電壓。如此會導致了負載電晶體530閘極至源極的電壓增加，而導致負載電晶體530汲極的電壓降低，且隨後降低了電晶體522、524的源極電壓。如此會導致電晶體522、524的閘極電壓降低，其會因為經由與切換開關526連接的關係而降低了電晶體522的汲極電壓。因為電晶體522的汲極與運算放大器540的正輸入546連接，如此又會導致運算放大器540正輸入546的電壓降低。如此會與原本計畫的正輸入546電壓改變的方向相反。因而此回授是負的。

保持電容器C2 574是耦接介於負載電晶體530的閘極終端與第二導通終端之間。當切換開關570開啟時，此回授路徑被失能而輸出542自節點572a解除連接。介於節點572a和572b之間的操作電壓被建立，且因此負載電晶體530的閘極至源極終端由此保持電容器C2 574建立。將切換開關570開啟可以防止運算放大器540的輸出542於此保持時間區間內因為節點572a的電壓改變而產生雜訊。

此保持電容器C2 574的大小足夠大可以在保持區間將操作電壓維持在節點572a和572b之間。此保持電容器C2 574基本上施加一定閘極至源極電壓於負載電晶體530，所以通過負載電晶體530的電流在保持區間保持大致上是一定值。可以理解的是，節點572a和572b之間的操作電壓及因此負載電晶體530的電流在保持時間區間或許會因為電荷洩漏以及切換開關526開啟的瞬間雜訊而些許改變。

區塊330的感測放大器571具有一參考輸入或節點595與參考線346a耦接，且具有一感測輸入或節點590與資料線332a耦接。如同之前所描述的，參考線346a上的參考電壓及參考輸入595是由運算放大器540偏壓至V_TREF ，在此範例中是為地電位。

感測電流I_SENSE ，其為讀取電流I_CELL 與該汲入電流I_SINK 之間的一差值，提供至感測放大器571的感測節點590。此感測電流I_SENSE 係在保持時間區間由將等效負載電容C_load1 充電而轉換成感測節點590的一電壓。感測放大器570係響應感測輸入590與參考輸入595之間的電壓差值，而產生用來指示儲存於該選取記憶胞510中的一輸出信號576，其係由感測致能信號SEN所觸發。

放電電晶體580與資料線332a耦接。放電電晶體580的閘極耦接至一放電2信號582，其用來將資料線332a耦接，且因此將感測輸入590接地。替代地，也可以使用不是地的偏壓電壓。

放電電晶體584與參考線346a耦接。放電電晶體584的閘極耦接至一放電1信號586，其用來將參考線346a耦接，且因此將參考輸入595接地。替代地，也可以使用不是地的偏壓電壓。

第6圖顯示操作第5圖中所示的取樣和保持之汲入電流電路310，以感測儲存在此所選取記憶胞510中的資料值之一時序圖。可以理解的是，第6圖中的時序圖是經過簡化的且並未等比例繪示。

在時間T0，放電1信號586被發出以開啟放電電晶體584並與參考線346a耦接，且因此將參考輸入595接地。放電2信號582被發出以開啟放電電晶體580並與資料線332a耦接，且因此將感測輸入590接地。

在時間T1，列解碼器322響應地址信號而施加一讀取偏壓V_WL-READ 至與該被選取之記憶胞510閘極耦接的字元線324a，行解碼器326響應地址信號而施加一讀取偏壓V_BL-READ 至與該被選取之記憶胞510汲極終端511耦接的位元線328a，及將位元線328b與資料線332a耦接。施加至字元線324a及位元線328a的偏壓誘發一讀取電流I_CELL 自汲極終端511至源極終端512，且進入位元線328b與資料線332a。

如第6圖所示，放電2信號582持續被發出所以放電電晶體580持續開啟，且資料線332a及感測輸入590持續在介於時間T1與T2的取樣區間保持接地。

列解碼器344響應地址信號而施加一讀取偏壓V_WL-REF 至與該被選取之參考胞560閘極耦接的字元線345a，行解碼器342響應地址信號而施加一讀取偏壓V_BL-REF 至與該被選取之參考胞560汲極終端561耦接的位元線343a，及將位元線343b與資料線346a耦接。施加至字元線345a及位元線343a的電壓誘發一參考電流I_REF 自汲極終端561至源極終端562，至位元線343b而進入字元線346a。

放電1信號586關閉放電電晶體584，且控制信號S1被發出以關閉切換開關526和570。如此會建立此取樣和保持之汲入電流電路310的操作點，其包括設定介於節點572a和572b之間的操作電壓。

關閉切換開關526可以使電流鏡520中二極體式連接的電晶體522與參考線346a耦接以接收參考電流I_REF 。電流鏡520中的電晶體524自資料線332a導入該汲入電流I_SINK 以響應電晶體522中的參考電流I_REF 大小。

關閉切換開關570可以建立此運算放大器540的輸出542至正輸入546的負回授路徑。由運算放大器540的輸出542所提供的電壓被偏壓至節點572a，以設定介於節點572a、572b之間的操作電壓，其係連接在負載電晶體530的閘極終端與源極終端之間。

運算放大器540的回授路徑之操作係由放大正輸入546與負輸入544之間的電壓差，且強迫正輸入546的電壓大致與負輸入544的電壓相等以減少其差值。如此允許此取樣和保持之汲入電流電路310的操作點很快地建立。

除了二極體式連接的電晶體522之外，關閉切換開關526藉由提供此電晶體522的閘極至汲極終端之直接路徑以減少此回授路徑的封閉迴路反應時間。此外，電容器C1 525提供一介於電晶體522、524閘極終端至第二導通終端之AC信號的正供給路徑，其也減少此回授路徑的封閉迴路反應時間。

切換開關570和電容器C1 525及C2 574也提供運算放大器540回授路徑的穩定性。此回授路徑的穩定性係與自正輸入546至輸出542之間轉換方程式的極點位置相關。在第5圖中的回授路徑包括三個極點，一個最重要極點在運算放大器540的輸出542，及因為電容器C1 525和切換開關526的極點。在運算放大器540輸出542的極點是最重要的是因為運算放大器540的大輸出電阻所產生的相對大的RC常數，且因為負載電晶體530的閘極電容及電容器C2 574的相對大等效電容。電容器C1 525和切換開關526也提供電晶體522源極至汲極之AC信號的正向供給路徑，所以電晶體522汲極至源極的等效電阻是相對小的。其結果是，電容器C1 525和切換開關526造成的極點是遠離最重要極點，其改善了此封閉迴路的穩定性。

在此情況下，於自時間T1至T2的取樣區間可以達成此取樣和保持之汲入電流電路310的一個穩定高速操作點。

一但使用此回授路徑建立此取樣和保持之汲入電流電路310的操作點之後，在時間T2此控制信號S1開啟切換開關526和570及放電2信號582關閉了放電電晶體580。

打開切換開關526將電晶體522、524的閘極終端自電晶體526的汲極終端解除連接。保持電容器C1 525保持住電晶體522、524閘極終端的偏壓電壓以提供基本上固定的閘極至源極偏壓給電晶體522、524，如此電晶體522、524在時間T2之後的保持區間保持開啟。可以理解的是，由保持電容器C1 525所保持住的偏壓電壓在保持時間區間或許會因為電荷洩漏以及切換開關526開啟的瞬間雜訊而些許改變。

打開切換開關570將輸出542自控制節點572a解除連接，其可以將回授路徑失能，且可以防止控制節點572a電壓改變時在輸出542產生雜訊。介於節點572a、572b之間的操作電壓由保持電容器C2 574所保持。保持電容器C2 574施加一個基本上固定的閘極至源極偏壓給負載電晶體530，如此負載電晶體530的電流在保持區間保持基本上是固定的。可以理解的是，由控制節點572a所保持住的操作電壓，及因此負載電晶體530的電流，在此保持時間區間或許會因為電荷洩漏以及切換開關570開啟的瞬間雜訊而些許改變。

感測電流I_SENSE ，其為該讀取電流I_CELL 與該汲入電流I_SINK 之間的一差值，提供至感測放大器571的感測輸入590。

此感測電流I_SENSE 係由將等效負載電容C_load1 充電而轉換成感測輸入590的一電壓。感測輸入590上的電壓會沿著曲線600假如此被選取記憶胞510是在一較低臨界狀態時，而會沿著曲線610假如此被選取記憶胞510是在一較高臨界狀態時。

在時間T3，感測放大器570為了響應與感測輸入590與參考輸入595兩者之間的電壓差，會產生用來指示該選取記憶胞510中的資料值得一輸出信號V_OUT 。在第6圖中，V_OUT 是一第一電壓620假如此被選取記憶胞510是在一較低臨界狀態時，而是一第二電壓630假如此被選取記憶胞510是在一較高臨界狀態時。

因為取樣和保持之汲入電流電路310所提供的共同模式結構，所以存在於負升壓器532的雜訊基本上不會對於感測輸入590與參考輸入595兩者之間的電壓比較有著任何影響。負升壓器532所發生的任何雜訊會導致在記憶胞510與參考胞560兩者電流類似地改變，所以讀取電流I_CELL 與該汲入電流I_SINK 之間的一差值基本上在保持區間是保持基本上不變的。此外，因為保持電容器C1 525、C2 574施加一個基本上固定的閘極至源極偏壓給電晶體522、524、和530，如此任何注入源極的雜訊會導致在閘極電壓類似地改變，所以電晶體522、524、和530的閘極至源極偏壓基本上是保持為定值的，且汲極電壓的變動也是很小的。因此，雜訊的存在對比較結果的正確性是基本上沒有影響的。

因為感測放大器571的感測輸入590之電壓係與讀取電流I_CELL 和該汲入電流I_SINK 之間的差值而不是整個汲入電流I_SINK 相關，所選取記憶胞510中源極終端512的電壓變動會減少。如此則會在此陣列320中的記憶胞進行源極端感測時減少讀取電流I_CELL 的變動。其結果是，於感測輸入590之電壓分佈會變得較為緊縮。

此外，使用取樣和保持之汲入電流電路310來偏壓參考輸入595，而不是使用參考電流I_REF 來將等效負載電容C_load2 充電，允許較高的操作速度。當使用參考電流I_REF 來對參考輸入595充電時，到達一參考電壓所需的時間與此參考胞的臨界電壓相關聯。因此，感測操作必須在參考節點取得參考電壓值的一段時間之後才進行。使用取樣和保持之汲入電流電路310來偏壓參考節點，到達參考電壓所需的時間比使用使用參考電流I_REF 來對參考輸入595充電來得快。

第7圖顯示本發明第二實施例之取樣和保持之汲入電流電路310的簡要示意圖。在第7圖中，負載電晶體530是應用PMOS電晶體來實施。運算放大器540的正輸入546是與地耦接，而負輸入544是與參考線346a耦接，所以可以建立一個介於輸出542與負輸入544之間的負回授路徑。

第8圖顯示本發明第三實施例之取樣和保持之汲入電流電路310的簡要示意圖。在第8圖中，電晶體522的閘極終端選擇性地由切換開關526與地耦接。使用切換開關526與地耦接而不是運算放大器540的輸入546可以減少與參考線346a耦接的電容來改善此封閉迴路的反應時間。

第9圖顯示本發明第四實施例之取樣和保持之汲入電流電路310的簡要示意圖，其包含一切換電路以抵消此運算放大器540的直流效應以將輸入546、544的電壓設定為相同。於進行感測操作之前，切換開關902和906由發出信號S2而開啟。其結果是，負輸入544與地耦接而正輸出546與節點908耦接，其設定通過電容C3 900的電壓與介於輸入546、544之間的偏移相同。此切換開關902和906然後被關閉，且開啟切換開關904。如此將節點908與地耦接，其提供一個經由電容C3的等化路徑，因此設定輸入544的電壓與輸入546的電壓相同。

雖然本發明係已參照實施例來加以描述，然本發明創作並未受限於其詳細描述內容。替換方式及修改樣式係已於先前描述中所建議，且其他替換方式及修改樣式將為熟習此項技藝之人士所思及。特別是，所有具有實質上相同於本發明之構件結合而達成與本發明實質上相同結果者，皆不脫離本發明之精神範疇。因此，所有此等替換方式及修改樣式係意欲落在本發明於隨附申請專利範圍及其均等物所界定的範疇之中。

110、510．．．選取記憶胞

112、212、511．．．源極終端

114、214、512．．．汲極終端

120、220．．．字元線

130、132、230、232．．．位元線

140、142．．．行選擇電晶體

150．．．資料線

160．．．參考線

170、544、571．．．感測放大器

172、590．．．感測輸入

174、595．．．參考輸入

176、596．．．感測輸出

210．．．參考胞

300．．．積體電路

310、520．．．取樣和保持之汲入電流電路

320．．．記憶陣列

324．．．字元線

322、344．．．列解碼器

328．．．位元線

332．．．資料匯流排

326、342．．．行解碼器

330．．．源極端感測放大器/資料輸入結構

340．．．參考陣列

343．．．參考位元線

345．．．參考字元線

346、350．．．匯流排

352．．．資料輸入線

354．．．資料輸出線

360．．．其他電路

368．．．調整偏壓供應電壓

369．．．控制器

522、524．．．電晶體

525．．．保持電容器C1

526、570．．．切換開關

530．．．負載電晶體

532‧‧‧負升壓器

544‧‧‧負輸入

546‧‧‧正輸入

560‧‧‧參考胞

561‧‧‧參考胞之汲極終端

562‧‧‧參考胞之源極終端

572a、572b‧‧‧節點

574‧‧‧保持電容器C2

576‧‧‧輸出信號

580、584‧‧‧放電電晶體

586‧‧‧放電1

582‧‧‧放電2

本發明係由申請專利範圍所界定。這些和其它目的，特徵，和實施例，會在下列實施方式的章節中搭配圖式被描述，其中：

第1圖顯示使用源極端感測機制的傳統記憶裝置之示意圖。

第2圖為感測放大器之感測輸入的電壓改變與時間之關係圖。

第3圖顯示一積體電路的簡要方塊示意圖，在其中包含本發明所描述之使用於源極端感測技術的取樣和保持之汲入電流電路。

第4圖顯示此記憶陣列中的一選取記憶胞進行感測操作之一方法流程圖。

第5圖顯示本發明第一實施例之使用於一記憶陣列中的取樣和保持之汲入電流電路的簡要示意圖。

第6圖顯示操作第5圖中所示的取樣和保持之汲入電流電路之時序圖。

第7圖顯示本發明第二實施例之使用於一記憶陣列中的取樣和保持之汲入電流電路的簡要示意圖。

第8圖顯示本發明第三實施例之使用於一記憶陣列中的取樣和保持之汲入電流電路的簡要示意圖。

第9圖顯示本發明第四實施例之使用於一記憶陣列中的取樣和保持之汲入電流電路的簡要示意圖。

300．．．積體電路

310．．．取樣和保持之汲入電流電路

320．．．記憶陣列

324．．．字元線

322、344．．．列解碼器

328．．．位元線

332．．．資料匯流排

326、342．．．行解碼器

330．．．感測放大器/資料輸入結構

340．．．參考陣列

343．．．參考位元線

345．．．參考字元線

346、350．．．匯流排

352．．．資料輸入線

354．．．資料輸出線

360．．．其他電路

368．．．調整偏壓供應電壓

369．．．控制器

Claims (10)

1. 一種記憶裝置，包含：一記憶陣列，具有一資料線及一參考電流線；一汲入電流電路，包括經由一切換開關與該參考電流線耦接的一電容器，以及與該參考電流線及該資料線耦接的一電流鏡；以及一感測放大電路與該資料線及該參考電流線耦接。
2. 如申請專利範圍第1項所述之記憶裝置，其中該汲入電流電路更包括經由一第二切換開關選擇性地與該參考電流線耦接的一第二電容器。
3. 如申請專利範圍第1項所述之記憶裝置，更包含一參考電流源安排以提供一參考電流至該參考電流線，且其中：該記憶陣列安排以提供一讀取電流自該陣列中一個被選取記憶胞至該資料線；該汲入電流電路可響應一介於第一與第二節點間的操作電壓的大小而自該資料線導入一汲入電流，該汲入電流電路包括一回授路徑係響應該參考電流的大小而可用來設定介於該第一與第二節點間的該操作電壓，該電容器耦接在該第一與第二節點之間以保持該操作電壓，及該切換開關可用來在一第一時間區間中致能該回授路徑，及在該第一時間區間之後的一第二時間區間中失能該回授路徑；以及該感測放大電路響應於該第二時間區間中該讀取電流與該汲入電流之間的差值，而產生一用來指示儲存於該被選取記憶胞中的資料值之輸出信號；其中該回授路徑係包括該電容器、該切換開關與該負載電晶體，並經由該電容器耦接至該切換開關以及該負載電晶體，藉此與該參考電流線以及該資料線耦接。
4. 如申請專利範圍第3項所述之記憶裝置，其中該汲入電流源包括：該電流鏡，其與該資料線及該參考電流源耦接，該電流鏡能自該參考電流源接收該參考電流，且能響應於所接收之該參考電流大小而自該資料線導入該汲入電流；該負載電晶體，具有第一及第二導通終端和一控制終端，該第一導通終端與該電流鏡耦接且可自該電流鏡接收該參考電流及該汲入電流，其中該電容器耦接在該控制終端與第二導通終端之間以在該第二時間區間中保持該操作電壓於該負載電晶體上；以及一運算放大器，該運算放大器具有一第一輸入與一偏壓電壓耦接，一第二輸入與該參考電流源耦接，且具有一輸出選擇性地經由該切換開關與該負載電晶體的該控制終端耦接。
5. 如申請專利範圍第4項所述之記憶裝置，其中：該電流鏡包含第一電晶體及第二電晶體每一具有包含一控制終端及第一和第二導通終端，該第一電晶體的該控制終端與該第二電晶體的該控制終端耦接，該第一電晶體的該第一導通終端與該參考電流源耦接，且該第二電晶體的該第一導通終端與該第二電晶體的該第二導通終端耦接；該負載電晶體的該第一導通終端與該第一及該第二電晶體的該第二導通終端耦接；以及該汲入電流電路更包含一第二電容器耦接在該第一及該第二電晶體的該控制終端與該第一及該第二電晶體的該第二導通終端之間。
6. 如申請專利範圍第4項所述之記憶裝置，其中該汲入電流電路更包含一第二切換開關可在該第一時間區間中操作用來將該第一及該第二電晶體的該控制終端耦接至一第二偏壓電壓，且可在 該第二時間區間中操作用來將該第一及該第二電晶體的該控制終端自該第二偏壓電壓解除耦接。
7. 如申請專利範圍第6項所述之記憶裝置，其中該第一及該第二電晶體的該控制終端選擇性地經由該第二切換開關與該運算放大器的該第二輸入耦接。
8. 一種感測一記憶胞的方法，該方法包含：施加一偏壓至該記憶胞以自該記憶胞誘發一讀取電流至一資料線；自一參考電流源提供一參考電流；響應一介於第一與第二節點間的操作電壓的大小而自該資料線導入一汲入電流，包括：使用一回授路徑於一第一時間區間中響應該參考電流的大小而可用來設定介於該第一與第二節點間的該操作電壓；以及在該第一時間區間之後的一第二時間區間中保持介於該第一與第二節點間與該回授路徑無關的該操作電壓；以及根據該讀取電流與該汲入電流之間的一差值決定在該第二時間區間中儲存於該記憶胞中的一資料值；其中該回授路徑係包括一電容器、一切換開關與一負載電晶體，並經由該電容器耦接至該切換開關以及該負載電晶體，藉此與該參考電流源以及該資料線耦接，該電容器的第一端與該切換開關的第一端連接，該切換開關的第二端耦接至該參考電流源，該資料線耦接至該負載電晶體的一第一導通終端，該負載電晶體的一第二導通終端與該電容器的第二端耦接。
9. 如申請專利範圍第8項所述之方法，更包含：在該第二時間區間中根據該讀取電流與該汲入電流之間的該差值設定該感測節點上之一電壓，以及偏壓一參考節點至一參考 電壓，且其中該決定儲存於該記憶胞中的該資料值的步驟包含根據該感測節點的該電壓與該參考節點的該參考電壓的一差值來決定所儲存的該資料值。
10. 一種記憶裝置，包含：一記憶陣列，可自該記憶陣列中的一選取記憶胞提供一讀取電流至一資料線；一參考電流源，可提供一參考電流；一與該資料線耦接的汲入電流電路，該汲入電流電路可自該資料線導入一汲入電流，該汲入電流電路可用來在一第一時間區間中致能一回授路徑以建立該汲入電流，及在該第一時間區間之後的一第二時間區間中失能該回授路徑及保持該汲入電流，該汲入電流電路更包括一電流鏡與該資料線及該參考電流源耦接；以及一感測放大電路與該資料線耦接，該感測放大電路響應於該第二時間區間中該讀取電流與該汲入電流之間的一差值，而產生一用來指示儲存於該被選取記憶胞中的資料值之輸出信號。