TWI441445B - 具有主動極化的低功耗的石英振盪器電路 - Google Patents

具有主動極化的低功耗的石英振盪器電路 Download PDF

Info

Publication number
TWI441445B
TWI441445B TW097147840A TW97147840A TWI441445B TW I441445 B TWI441445 B TW I441445B TW 097147840 A TW097147840 A TW 097147840A TW 97147840 A TW97147840 A TW 97147840A TW I441445 B TWI441445 B TW I441445B
Authority
TW
Taiwan
Prior art keywords
transistor
terminal
current
source
pmos
Prior art date
Application number
TW097147840A
Other languages
English (en)
Other versions
TW200943692A (en
Inventor
Arnaud Casagrande
Original Assignee
Swatch Group Res & Dev Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Swatch Group Res & Dev Ltd filed Critical Swatch Group Res & Dev Ltd
Publication of TW200943692A publication Critical patent/TW200943692A/zh
Application granted granted Critical
Publication of TWI441445B publication Critical patent/TWI441445B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H03B5/364—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier comprising field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/0002—Types of oscillators
    • H03B2200/0012—Pierce oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/006—Functional aspects of oscillators
    • H03B2200/0062—Bias and operating point

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Description

具有主動極化的低功耗的石英振盪器電路
本發明係關於具有主動極化的低功耗石英振盪器，特別用於鐘錶用途。
振盪器電路包含由二個互補金屬氧化物半導體(MOS)電晶體形成的反相器，其在電壓源的二端之間與電流源串聯，以界定主動分支。MOS電晶體之一的一源極端連接至電流源，而另一電晶體的一源極端連接至電壓源的一端。NMOS及PMOS電晶體的汲極端在輸出端連接至石英的第一電極，而該電晶體的閘極端在輸入端連接至石英的第二電極。第一相位偏移電容器通常連接至石英的第一電極，而第二可調電容器連接至石英的第二電極。
此型式的振盪器電路揭示於CH專利號623450的技術狀態中，其也提供配置在反相器電晶體的閘極與汲極之間的極化電阻器。此組件在石英中產生電壓振盪以產生頻率由石英的第一輸出電極決定的振盪訊號。
為了藉由降低振盪器的主動分支中的電流以製造低功耗振盪器電路，極化電阻必須具有高的值。此高值極化電阻必須被選擇成不會損壞所需的負電阻，負電阻是由反相器及通過其的電流產生以維持石英振盪。當此型式的低功耗振盪器電路集成於矽基底中時，由於高值電阻器在積體電路中佔據可觀的空間，所以，使用高值電阻會有問題。因此，此為此型式的低功石英振盪器電路的缺點。
石英振盪器的振幅也可以由受調節單元控制的配接電流源維持。舉例而言，在1979年9月於the proceedings of the tenth international Chronometry Congress,Geneva之Vol. 3中131至140頁由Eric A. Vittoz發表的論文“Quartz oscillators for watches”一文中，揭示此型式的調節單元的電施例。
在1988年6月1日出版之IEEE journal of solid-state circuits,IEEE service center,Piscataway,NJ,US,vol. 23,no.3中公布的由Eric A發表的“High-performance crystal oscillator circuits:Theory and application”一文，揭示振盪器電路的主動分支中的MOS電晶體M1的汲極與閘極端之間配置仿電阻器，仿電阻器是主動極化機構。如同該文的圖11所示般，使用MOS電晶體M17以製造此仿電阻M17，MOS電晶體M17的汲極與源極端分別連接至MOS電晶體M1的汲極和閘極端。仿電阻器電晶體的閘極端經由二MOS電晶體M19和M15而極化，二MOS電晶體M19和M15在電壓源的二供應端之間與二極體及電流源M10串聯。
此文獻的圖11中所示的配置之缺點為電流源10供應的極化電流會經由與二極體串接的二電晶體而損耗。此極化電流僅用以界定與二極體串接的該電晶的電位但未對振盪器的主動分支中的操作有所貢獻。
在CH專利號689088中，揭示一振盪器電路，其中，主動極化機構是運算跨導放大器，其設置於振盪器電路的主動分支中的MOS電晶體的汲極與閘極端之間作為電壓隨動器。二電容器C1、C2分別連接至石英端K及接地，而補償電容器Ck 連接於放大器輸出與石英的一端之間。該電容器C1、C2具有大電容值以穩定放大器，由於它們不容許製成小尺寸的振盪電路，所以成為缺點。
本發明的目的是克服先前技術的缺點，提供低功耗石英振盪器電路，其具有主動極化及容於集成，又能確保高極化阻抗而不損傷石英振盪。
因此，本發明關於上述石英振盪器電路，其包含獨立項申請專利範圍第1項中所界定的特徵。
依附項申請專利範圍第2至6項界定石英振盪器電路的特定實施例。
根據本發明的石英振盪器電路的一優點是其包含具有高阻抗的主動極化機構，其部份地配置於反相器電晶體的閘極與汲極端之間。這些極化機構可以由容易集成的簡單電子元件製成。當振盪器電路開啟時，主動極化機構初始地使反相器的MOS電晶體的閘極極化，以在石英中產生振盪。一旦振盪穩定，對於維持石英振盪卻又不會被極化機構的高阻抗損傷該振盪，產生與石英並聯的負電阻之主動分支的有效跨導很重要的。如此，主動分支的總跨導完全地補償極化阻抗，以維持石英振盪。
以配置成電壓隨動器的運算跨導放大器作為電壓隨動器的一優點是其以非常高的阻抗主動地極化振盪器電路的振盪器部份。當在石英中產生振盪時，此隨動器供應輸出電流。此外，由於振盪器包括皮耳斯(Pierce)配置的石英，所以，以米勒(Miller)配置安裝的石英雜散電容器會完全地穩定放大器，而不須為了達成此目的而在振盪器電路中包含其它電容器。
振盪器電路的一優點是其包含仿電阻器作為主動極化機構。使用NMOS電晶體以製造此仿電阻器，NMOS電晶體的源極端連接至反相器電晶體的閘極端，而汲極端連接至反相器電晶體的汲極端。此仿電阻器在其閘極端由另一小值電流源極化，小值電流源也連接至另一NMOS電晶體的汲極和閘極端，此另一NMOS電晶體的源極端連接至反相器電晶體的汲極端。在振盪階段時，來自電流源的低電流加入至反相器的NMOS電晶體中的主動分支的極化電流源所供應的電流。
根據第一石英電極中偵測到的振幅位準，在調節單元中有利地調配主動分支的極化電流、及極化機構的低供應電流。
在下述說明中，將以簡明方式，說明習於此技藝者所熟知的石英振盪器電路的任何元件。主要說明能夠供應時計訊號的石英振盪器電路，特別是用於鐘錶用途。
圖1顯示石英振盪器電路的振盪器部份1的第一實施例。振盪器電路的此振盪器部份1包含反相器，反相器包括二互補的MOS電晶體N1及P1，二互補的MOS電晶體N1及P1與連續電壓源(未顯示)的正極端VDD 與接地端之間的電流源4串聯。反相器與電流源的此串聯配置界定振盪器的主動分支。
第一PMOS電晶體P1的源極端連接至電流源4，電流源4連接至電壓源的正極端VDD 。第二NMOS電晶體N1的源極端連接至電壓源的接地端。二電晶體P1及N1的汲極端均連接至石英3的第一電極，以界定振盪器電路的輸出端XOUT 。但是，二電晶體P1及N1的閘極端均在輸入處連接至石英3的第二電極，以界定輸入端XIN 。此輸入端XIN 用於偵測經過調節單元的振盪振幅，調節單元將於參考圖4的下述中說明。
具有適當值的濾波電容器Cf 連接於反相器的第一PMOS電晶體P1的源極端與接地端之間。此濾波電容器可以過濾高阻抗的電流源4中的振盪電壓。歸功於此電容器，其設定第一電晶體P1的源極端，這使得第一電晶體以同於第二NMOS電晶體N1的方式作動，第二NMOS電晶體N1的源極端直接連接至接地。這二個電晶體N1及P1在主動分支中組合地作動，而以電流源4良好地界定的電流來維持石英3中的振盪。
振盪器是具有第一相位移電容器C1 及第二相位移電容器C2 的皮耳斯型式，第一相位移電容器C1 連接於石英3的第一電極XOUT 與接地之間，而第二相位移電容器C1 連接於第二石英電極XIN 與接地之間。此石英或石英共振器3包括圖1中的虛線所示之雜散電容器CQ ，其與串聯元件(未顯示)相並聯，亦即，串聯元件為電感器、電阻器及另一電容器。對於可以以32.768kHz等級的頻率振盪之時計石英，此雜散電容器具有接近1至1.5pF的值。
由於石英振盪器是要以低功耗操作，所以，主動分支的極化電流IOUT 具有低的值，舉例而言，具有30nA或更低的的值。這在主動分支中造成跨導gm，這對於相當低電流是重要的。因此，必須在反相器的互補NMOS電晶體P1與N1的閘極與汲極端之間設置具有最高可能阻抗的極化機構。阻抗必須足夠高，例如100MΩ或更高的等級，才不會損害主動分支的有效跨導，以確保維持石英振盪。
在第一實施例中的主動極化機構是運算跨導放大器2(OTA)，其安裝成電壓隨動器。此放大器的正輸入端連接至第一PMOS電晶體P1與第二NMOS電晶體N1的汲極端，以及連接至石英3的第一電極XOUT 。負輸入端連接至放大器的輸出端及電晶體P1和N1的閘極端、以及連接至石英3的第二電極XIN 。
如同上述所示般，主動極化機構的阻抗必須足夠高以用於主要由石英消耗的功耗。這確保維持石英振盪。一旦振盪穩定時，安裝作為電壓隨動器之OTA放大器的連續輸入電壓及連續輸出電壓是相等的。結果，橫跨輸出電極XOUT 的振盪訊號會與橫跨輸入電極XIN 的振盪訊號相位移180°。
假使使用此型式的運算跨導放大器2，則截止頻率必須低於石英3的振盪頻率。但是，在時計石英之32kHz的等級的頻率振盪的情形中，在電晶體P1與N1的汲極與閘極端之間的OTA放大器2的電壓隨動器配置會導致不穩定。由例如3nA或更低的低電流供電的此型式的OTA放大器2因而產生不希望的雜散頻率之振盪。
但是，由於石英3包含雜散電容器CQ ，所以，以米勒配置將此電容器與隨動器配置中的OTA放大器2並聯將完全地穩定此配置。在米勒配置中，雜散電容器的電容值乘以主動分支輸出處的有效迴路之非常高增益。這自然地意指，以足夠的相位寬容度，大幅降低具有並聯配置的雜散電容器之隨動器配置中OTA放大器2的截止頻率，以及，OTA隨動器因而完全地穩定。因此，不需要使用其它電容器以穩定放大器，這是此OTA隨動器的石英/主動極化機構組合的顯著優點。
作為用於振盪器電路的主動極化機構之此型式的運算跨導放大器OTA顯示於圖2中。首先，此放大器包含差動PMOS電晶體對P11及P12，以每一電晶體的源極端連接至電流源5，電流源5連接至電壓源端的正極端VDD 。第一PMOS輸入電晶體P11的閘極端形成放大器的負輸入端IN-，而第二PMOS輸入電晶體P12的閘極端形成放大器的正輸入端IN+。
第一輸入電晶體P11的汲極端連接至第一NMOS電流鏡的第一NMOS電晶體N11的汲極與閘極端。此第一電晶體N11的閘極端連接至第一NMOS電流鏡的相同的第二NMOS電晶體N12的閘極端。第一及第二電晶體N11及N12的源極端連接至接地端。第一NMOS電晶體N11配置成將通過其的電流鏡射至第二NMOS電晶體N12中。
第一NMOS電流鏡的第二NMOS電晶體N12的汲極端連接至PMOS電流鏡的第一PMOS電晶體P13的汲極和閘極端。此第一PMOS電晶體P13的閘極端連接至PMOS電流鏡的相同的第二PMOS電鏡P14的閘極端。PMOS電流鏡的第一及第二電晶體P13、P14的源極端連接至電壓源的正極端VDD 。第一PMOS電晶體P13配置成將起源於第二NMOS電晶體N12之通過其的電流鏡射於第二PMOS電晶體P14中，第二PMOS電晶體P14的汲極端連接至放大器輸出端OUT。
第二輸入電晶體P12的汲極端連接至第二NMOS電流鏡的第一NMOS電晶體N13的汲極和閘極端。第一電晶體N13的閘極端連接至第二NMOS電流鏡的相同的第二NMOS電晶體N14的閘極端。第一及第二電晶體N13、N14的源極端連接至接地端。第一NMOS電晶體N13配置成將通過其的電流鏡射至第二NMOS電晶體N14中。電晶體N14的汲極端直接連接至電晶體P14的汲極端，及連接至放大器輸出端OUT。
當第一輸入電晶體P11的負極輸入端IN-由低於極化第二輸入電晶體P12的正輸入端IN+的電壓之電壓極化時，來自電流源5的電流主要通過第一電晶體P11的源極與汲極端之間。結果，此電流由第一NMOS電晶體與PMOS電晶體鏡射以將放大器電流輸出OUT向上汲取。相反地，在相反的情形中，負輸入端IN-由高於極化正輸入端IN+的電壓極化，來自電流源5的電流主要通過第二電晶體P12的源極和汲極端之間。如此，由第二NMOS電流鏡監視的電流將放大器電流輸出OUT向下汲取。
運算跨導放大器的電流耗損相當低。平均耗損是來自電流源5的電流IO 的值的二倍的等級，此為3nA等級或更低。藉由參考圖4的下述中所說明的調節單元，也可以根據石英中偵測到的振盪振幅，調配來自電流源5的電流。在該調節單元中製造電流源。
圖3顯示石英振盪器電路的振盪器部份1的第二實施例。應注意，與參考圖1之上述振盪器電路中的元件相同的這些元件具有相同的代號。結果，為了簡明起見，在圖3中將不重複這些元件的說明。
第二實施例的基本差異關於主動極化機構，其部份地配置於反相器的互補MOS電晶體P1及N1的汲極與閘極端之間。這些主動極化機構基本上包含使用NMOS電晶體N7製造的仿電阻器。電晶體N7的源極端連接至反相器的電晶體P1和N1的閘極端，以及，電晶體N7的汲極端連接至反相器的電晶體P1、N1的汲極端。
仿電阻器電晶體N7的閘極端連接至NMOS極化電晶體N8的汲極和閘極端，NMOS極化電晶體N8的汲極和閘極端用於接收來自製於調節單元中的電流源5的電流IO 。此電流源連接至未顯示的電壓源的正極端VDD 。NMOS電晶體N8的源極端連接至反相器的電晶體P1、N1的汲極端。在振盪階段中，來自電流源5的低電流IO 加入反相器的NMOS電晶體N1中主動分支的極化電流源4所供應的電流IOUT 。
具有仿電阻器N7的本第二實施例無法提供與第一實施例相同的高振盪振幅給石英3。這是因為仿電阻器N7的阻抗，當振盪階段中第二電極XIN 的跨壓位準相對於第一電極XOUT 的跨壓位準以太大值下降時，仿電阻器N7的阻抗使主動分支的有效跨導下降及損傷。
圖4顯示用於調節及極化石英振盪器電路的振盪器部份的電流之單元10。此調節單元經由偵測電容器Cd 連接至用於偵測振盪振幅的石英之第二輸入電極XIN 。此偵測電容器具有低的電容值，例如0.5pF等級。
調節單元10主要包含連接至NMOS電流鏡的PMOS電流鏡，以使至少之一與絕對溫度電流源(PTAT)成正比例。此電流源必須能夠根據經由電容器Cd 偵測到的石英上的振盪振幅位準而調節。
為了達成此點，NMOS電晶體包括以符號1表示的第一單一NMOS電晶體N3。電晶體N3的源極端連接至接地端。電晶體N3的閘極端連接至偵測電容器Cd 。此第一單一電晶體N3的汲極和閘極端經由第一仿電阻器而彼此連接，第一仿電阻器由位於其汲極和源極端之間的NMOS電晶體N4所形成。仿電阻器阻抗具有高的值，但確保第一電晶體N3的汲極端與閘極端之間的電壓間隙接近0V。
第一單一電NMOS電晶體N3的汲極端經由第二仿電阻器而連接至NMOS電流鏡的第二NMOS電晶體N2的閘極端，第二仿電阻器由其汲極和與源極端之間的NMOS電晶體N6形成。第二仿電阻器的阻抗也具有高的值。第二NMOS電晶體N2的尺寸是第一單一NMOS電晶體N3的尺寸的N倍，亦即，第二電晶體N2的閘極寬度是第一電晶體N3的閘極寬度的n倍。舉例而言，整數n可等於4。第二NMOS電晶體N2的源極端經由例如1MΩ等級的電阻器Rn 而連接至接地端。這藉由給合PMOS電流鏡以產生PTAT電流源而界定通過二NMOS電晶體N3和N2的電流的值。
第一穩定電容器C3 設置成連接於第一NMOS電晶體N3的汲極端與接地端之間，以及，第二穩定電容器C4 設置成連接於第二NMOS電晶體N2的閘極端與接地端之間。這些電容器C3 、C4 均具有例如5pF等級的電容值。
第二NMOS電晶體N2控制PMOS電流鏡。第二電晶體N2的汲極端直接連接至第一PMOS電晶體P2的汲極和閘極端，第一PMOS電晶體P2的源極端連接至電壓源的正極端VDD 。具有等於第一電晶體P2的尺寸之PMOS電流鏡的第二PMOS電晶體P3的閘極端連接至第一PMOS電晶體P2的閘極端。此第二電晶體P3的源極端連接至正極端VDD ，而其汲極端直接連接至第一NMOS電晶體N3的汲極端，以閉合PTAT界定的電流產生迴路。
PMOS電流鏡的第三PMOS電晶體P5將NMOS電晶體N4與N6所形成的仿電阻器極化。為了達成此點，PMOS電晶體P5的汲極端連接至電晶體N4和N6的閘極端。第三PMOS電晶體P5的源極端連接至電壓源的正極端VDD ，而其閘極端連接至電晶體P2及P3的閘極端。
第三PMOS電晶體P5小於第一及第二PMOS電晶體P2及P3。具有代號1的電晶體P5比電晶體P2及P3小10倍。結果，在第三PMOS電晶體P5中鏡射的電流比通過第一及第二電晶體P2和P3的電流小10倍。假使每一電晶體P2和P3中的電流具有30nA或更低的等級，則第三電晶體P5中的電流因而為3nA或更低的等級。
第三PMOS電晶體P5的汲極端也連接至極化NMOS電晶體N5的汲極和閘極端，NMOS電晶體N5的源極端連接至主動分支中的電晶體P3和N3的汲極端。在此第三PMOS電晶體P5中鏡射的電流主要通過極化電晶體N5的汲極和源極端之間而注入電晶體P3和N3所形成的主動分支中。如此，通過NMOS電晶體N3的電流包含來自PMOS電晶體P3和PMOS電晶體P5的電流。
由電晶體N4和N6所形成的仿電阻器、及極化NMOS電晶體N5的配置使得這些電晶體能夠以相等的閘極-源極電壓良好地匹配。這些電晶體中每一電晶體的閘極電位相等且因而被良好地界定。
PMOS電流鏡的第四個PMOS電晶體P4經由其汲極端而提供振盪器電路的振盪器部份的主動分支的極化電流IOUT 。電晶體P4的閘極端連接至電晶體P2和P3的閘極端，而其源極端連接至電源電壓的正極端VDD 。由符號10界定之此第四電晶體P4與第一及第二PMOS電晶體P2和P3的尺寸相等。
PMOS電流鏡的第五PMOS電晶體P6經由其汲極端而提供用於極化機構的電流IO ，極化機構可為OTA隨動器或包含仿電阻器。電阻器P6的閘極端連接至電晶體P2、P3和P4的閘極端，而其源極端連接至電壓源的正極端VDD 。第五電晶體P6具有的尺寸等於第三PMOS電晶體P5的尺寸，比PMOS電晶體P2、P3及P4小10倍，以供應極化電流IO 。此極化電流IO 的值比振盪器部份的主動分支的極化電流小10倍。
當然，PMOS電晶體P6的尺寸可以選擇成比電晶體P2、P3、P4的尺寸小10倍，以相對於反相器主動分支電流IOUT 進一步降低極化電流IO 。
如同圖5的圖形中總結地看到，振盪器部份主動分支的極化電流IOUT 的值必須降得比石英輸入橫跨端XIN 所偵測到的振盪振幅增加的還多。
在圖5中的曲線代表相對於調節單元的輸出電流IOUT 之測量到的振盪振幅XIN 的轉換函數。一旦振盪穩定時，曲線a及b的交會點c代表最佳值，而在XIN ，極化電流IOUT 的值相對於穩定的振盪振幅而調配。
可以在一般P型摻雜矽基底中，以0.18μm CMOS技術，以集成形式有利地製造石英3除外的上述石英振盪器電路。這提供具有主動極化的低功耗振盪電路。
從上述說明中，在不悖離申請專利範圍所界定的本發明的範圍之下，習於此技藝者可以設計多種石英振盪器電路的變異。振盪器部份的元件可以相反地安裝於電壓源的正極端與接地端之間。極化電流源因而可以連接於反相器的NMOS電晶體的源極端與接地端之間，而PMOS電晶體的源極端連接於至正極端。在此情形中，調節單元必須相反地配置以產生用於振盪器部份的極化電流。
從參考圖式所示之非限定實施例的上述說明中，更清楚石英振盪器電路的目的、優點及特點。
圖1顯示根據本發明之石英振盪器電路的振盪器部份之第一簡化實施例，
圖2顯示根據本發明之石英振盪器電路之作為圖1中的極化機構的放大器的實施例，
圖3顯示根據本發明之石英振盪器電路的振盪器部份的第二簡化實施例；
圖4顯示根據本發明之用於調節石英振盪器電路的振盪器部份的極化電流的單元，及
圖5顯示根據本發明之振盪器部份的極化電路與石英振盪器電路中偵測到的振盪振幅的關係圖。
2．．．運算跨導放大器
3．．．石英
4．．．電流源

Claims (6)

  1. 一種鐘錶石英振盪器電路，包含反相器、第一相位移電容器及第二相位移電容器，該反相器包含二個互補MOS電晶體，二個互補MOS電晶體在電壓源的二端之間串聯第一電流源以界定主動分支，第一MOS電晶體的源極端連接至該第一電流源，而第二MOS電晶體的源極端連接至該電壓源的其中一端，該反相器的該二電晶體的汲極端在輸出端一起連接至該石英的第一電極，而該反相器電晶體的閘極端在輸入端一起連接至該石英的第二電極，該第一相位移電容器連接至該石英的第一電極，而該第二電容器連接至該石英的第二電極，該振盪器電路包含主動極化機構，該主動極化機構配置在該等反相器電晶體的汲極端與閘極端之間，該極化機構的阻抗值足夠高而不會損害用於在該石英中產生振盪的主動分支的跨導，其中，該主動極化機構在該互補MOS電晶體的汲極端與閘極端之間包含運算跨導放大器或仿電阻器，該運算跨導放大器安裝作為電壓隨動器及由該鐘錶石英的雜散電容器穩定，該仿電阻器使用MOS電晶體製成，該MOS電晶體的閘極端連接至該互補MOS電晶體的閘極端，該MOS電晶體的汲極端連接至該互補MOS電晶體的汲極端，該MOS電晶體的閘極端經由第二極化電流源被極化，該第二極化電流源提供電流加上該第一電流源的電流通過該第二互補金屬氧化物半導體(MOS)電晶體。
  2. 如申請專利範圍第1項之鐘錶石英振盪器電路，其中，該主動極化機構是該運算跨導放大器，該運算跨導放大器的正輸入端直接連接至該反相器的該互補MOS電晶體的汲極端以及連接至該石英的該第一電極，以及，該運算跨導放大器的負輸入端連接至該放大器的輸出端、連接至該反相器的該等MOS電晶體的閘極端、以及直接連接至該石英的該第二電極，以及，其中，該鐘錶石英的該雜散電容器以米勒配置設置成與安裝成電壓隨動器的該放大器並聯以穩定該放大器，該雜散電容器的電容值乘以經由該放大器的有效迴路的增益。
  3. 如申請專利範圍第1項之鐘錶石英振盪器電路，其中，該主動極化機構在該仿電阻器之外又包含MOS電晶體，該MOS電晶體與該仿電阻器MOS電晶體相同型式，該極化電晶體的源極端連接至該反相器的互補MOS電晶體的汲極端，及該極化電晶體的汲極和閘極端連接至該仿電阻器MOS電晶體的閘極端及該第二極化電流源，以極化該仿電阻器MOS電晶體及該極化電晶體，其中，使該極化電流通過，該極化電流經由該極化電晶體供應給該第二互補MOS電晶體。
  4. 如申請專利範圍第1項之鐘錶石英振盪器電路，其中，該鐘錶石英振盪器電路包含調節單元，該調節單元經由偵測電容器連接至該石英的第二電極以偵測該振盪振幅位準，以及，其中，該主動分支的該第一電流源及該主動極化機構的第二極化電流源係製於該調節單元中，根據偵測到的振盪振幅位準以調配各電流源的電流值。
  5. 如申請專利範圍第4項之鐘錶石英振盪器電路，其中，該第一PMOS電晶體的源極端連接至該主動分支的該第一電流源，該第一電流源連接至電壓源的正極端，以及，其中，第二NMOS電晶體的源極端連接至該電壓源的接地端，其中，該調節單元包含連接至該電壓源的正極端側上、與連接於該電壓源的接地端側上的NMOS電流鏡相結合之至少一PMOS電流鏡、及電阻器，用以界定至少一絕對溫度比例(PTAT)電流源的產生迴路中的電流值，其中，該NMOS電流鏡包含第一單一NMOS電晶體，該第一單一NMOS電晶體的閘極端連接至該偵測電容器及經由第一仿電阻器連接至該第一電晶體，該第一電晶體的汲極端經由第二仿電阻器連接至第二NMOS電晶體的閘極端，該第二NMOS電晶體的尺寸是該第一NMOS電晶體的n倍大，該第二電晶體的源極端連接至該電阻，其中，該PMOS電流鏡包含第一PMOS電晶體，該第一PMOS電晶體的汲極和閘極端連接至該第二NMOS電晶體的汲極端，第二PMOS電晶體與該第一PMOS電晶體具有等同的尺寸，該第二PMOS電晶體的閘極端連接至該第一PMOS電晶體的閘極端，以及，該第二PMOS電晶體的汲極端直接連接至該第一NMOS電晶體的汲極端以封閉該界定的電流產生迴路，以及，其中，該PMOS電流鏡包含作為用於振盪器部份的該主動分支的第一電流源之PMOS電晶體及作為用於該主動極化機構的第二極化電流源的另一PMOS電晶體，該用於第一電流源之PMOS電晶體具有與該第一和第二PMOS電晶體相等同的尺寸，該用於第二極化電流源之此另一PMOS電晶體的尺寸比該用於第一電流源之其他PMOS電晶體小m倍，特別是小10倍。
  6. 如申請專利範圍第5項之鐘錶石英振盪器電路，其中，該PMOS電流鏡包含第三PMOS電晶體，該第三PMOS電晶體的尺寸小於該電流鏡的該第一和第二PMOS電晶體的尺寸，該第三電晶體用於極化在汲極端與源極端之間個別由NMOS電晶體形成的該第一及第二仿電阻器，該第三PMOS電晶體的一汲極端連接至仿電阻器NMOS電晶體的閘極端，以及，其中，該第三PMOS電晶體的汲極端也連接至NMOS極化電晶體的汲極和閘極端，該第三PMOS電晶體的源極端在主動分支中連接至該第一NMOS電晶體的汲極端及該第二PMOS電晶體的汲極端，用於使鏡射電流通至該第三PMOS電晶體，該極化電晶體及該仿電阻器電晶體與相等閘極-源極電壓相匹配。
TW097147840A 2007-12-19 2008-12-09 具有主動極化的低功耗的石英振盪器電路 TWI441445B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP07150135A EP2073377A1 (fr) 2007-12-19 2007-12-19 Circuit oscillateur à quartz à polarisation active faible consommation

Publications (2)

Publication Number Publication Date
TW200943692A TW200943692A (en) 2009-10-16
TWI441445B true TWI441445B (zh) 2014-06-11

Family

ID=39400924

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097147840A TWI441445B (zh) 2007-12-19 2008-12-09 具有主動極化的低功耗的石英振盪器電路

Country Status (7)

Country Link
US (1) US8183947B2 (zh)
EP (2) EP2073377A1 (zh)
JP (1) JP5255069B2 (zh)
KR (1) KR101209321B1 (zh)
CN (1) CN101897116B (zh)
TW (1) TWI441445B (zh)
WO (1) WO2009077343A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100259335A1 (en) 2009-04-13 2010-10-14 Microchip Technology Incorporated Resistorless feedback biasing for ultra low power crystal oscillator
US9306495B2 (en) * 2014-01-31 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Oscillator circuit and related method
WO2016064380A1 (en) * 2014-10-22 2016-04-28 Murata Manufacturing Co., Ltd. Pseudo resistance circuit and charge detection circuit
US9209747B1 (en) * 2015-02-05 2015-12-08 Freescale Semiconductor, Inc. Crystal oscillator with resistorless feedback biasing
US10367450B2 (en) * 2015-12-15 2019-07-30 Mediatek Inc. Oscillator scheme capable of reducing far-out phase noise and closed-in phase noise
EP3407485A1 (fr) 2017-05-24 2018-11-28 EM Microelectronic-Marin SA Circuit oscillateur a quartz auto-polarise
US10483913B2 (en) * 2017-07-13 2019-11-19 Qualcomm Incorporated Low power crystal oscillator
CN110875738B (zh) * 2018-08-31 2023-05-09 雅特力科技(重庆)有限公司 晶体振荡器控制电路以及相关的振荡器装置
CN110739911B (zh) * 2019-11-04 2023-04-11 湖南品腾电子科技有限公司 稳定起振的晶体振荡器电路
US11876486B1 (en) 2022-11-29 2024-01-16 Nxp B.V. Low power crystal oscillator

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH631048B (fr) 1979-07-13 Ebauches Electroniques Sa Convertisseur de tension alternative en tension continue.
JPS58209206A (ja) * 1982-05-31 1983-12-06 Seiko Instr & Electronics Ltd 電子回路
JPS59114908A (ja) * 1982-12-21 1984-07-03 Nec Corp 発振回路を有する集積回路装置
CN2051357U (zh) * 1987-11-21 1990-01-17 湖南省新化县电子仪器厂 矫顽磁力计
CH689088A5 (de) * 1994-05-10 1998-09-15 Microdul Ag Resonanzoszillator.
US5546055A (en) * 1995-08-24 1996-08-13 Dallas Semiconductor Corp. Crystal oscillator bias stabilizer
US5952877A (en) * 1997-11-21 1999-09-14 International Business Machines Corporation Integrated resistor for continuous time signal processing applications
EP1638203A1 (en) * 2004-09-21 2006-03-22 Dialog Semiconductor GmbH Oscillator with controlled duty cycle
US7292114B2 (en) * 2005-08-01 2007-11-06 Marvell World Trade Ltd. Low-noise high-stability crystal oscillator

Also Published As

Publication number Publication date
EP2225826A1 (fr) 2010-09-08
EP2073377A1 (fr) 2009-06-24
JP5255069B2 (ja) 2013-08-07
CN101897116A (zh) 2010-11-24
TW200943692A (en) 2009-10-16
JP2011507427A (ja) 2011-03-03
WO2009077343A1 (fr) 2009-06-25
CN101897116B (zh) 2013-10-09
US20100321123A1 (en) 2010-12-23
KR101209321B1 (ko) 2012-12-06
EP2225826B1 (fr) 2016-03-30
US8183947B2 (en) 2012-05-22
KR20100099173A (ko) 2010-09-10

Similar Documents

Publication Publication Date Title
TWI441445B (zh) 具有主動極化的低功耗的石英振盪器電路
US6696899B2 (en) Differential oscillator circuit including an electro-mechanical resonator
TWI405402B (zh) 晶體振盪電路的電壓源電路
US7598821B2 (en) Amplitude controlled quartz oscillator with broad voltage and temperature range
US8022779B2 (en) Integrated circuit oscillators having microelectromechanical resonators therein with parasitic impedance cancellation
US10996697B2 (en) Switched capacitor biasing circuit
US20140327486A1 (en) RC Oscillator
US9407201B1 (en) Crystal oscillator circuit
US6956443B2 (en) Differential oscillator circuit including an electro-mechanical resonator
US7183868B1 (en) Triple inverter pierce oscillator circuit suitable for CMOS
JP2010246124A (ja) 低位相雑音増幅回路
US7688154B1 (en) Amplitude regulated crystal oscillator
JP5296125B2 (ja) 低消費電力回路
KR102047189B1 (ko) 자기-분극화된 수정 발진기 회로
CN105391419B (zh) 石英振荡电路及电子钟表
US20060208817A1 (en) Piezoelectric oscillator
US7928810B2 (en) Oscillator arrangement and method for operating an oscillating crystal
CN113114167A (zh) 基于堆叠式的低功耗fbar振荡器电路及其工作方法
US20220345119A1 (en) Control of bias current to a load
CN114337545B (zh) 一种振荡器加速电路、芯片及电子装置
JP2010056829A (ja) 発振回路
Ruffieux et al. A low voltage, low power VCO for the 88-108MHz FM broadcasting band
Lima Amplifier topologies for ultra low voltage applications
JP2003133855A (ja) 温度補償型入力回路及び温度補償型発振回路
JP2012010015A (ja) 発振装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees