TWI441306B - 積體電路晶片及積體電路晶片之封環結構 - Google Patents
積體電路晶片及積體電路晶片之封環結構 Download PDFInfo
- Publication number
- TWI441306B TWI441306B TW098100335A TW98100335A TWI441306B TW I441306 B TWI441306 B TW I441306B TW 098100335 A TW098100335 A TW 098100335A TW 98100335 A TW98100335 A TW 98100335A TW I441306 B TWI441306 B TW I441306B
- Authority
- TW
- Taiwan
- Prior art keywords
- integrated circuit
- circuit chip
- analog
- seal ring
- noise
- Prior art date
Links
- 238000007789 sealing Methods 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 239000003518 caustics Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5225—Shielding layers formed together with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本發明係有關於積體電路，特別係有關於在一個晶片上既具有數位電路又具有類比及/或射頻電路的積體電路晶片的封環結構(seal ring structure)。
製造技術的發展已經實現了將完整的功能模塊(entire functional block)整合於一個單獨的積體電路中，先前完整的功能模塊是由電路板上的多個晶片來實現的。最顯著的發展是混合訊號電路(mixed-signal circuit)，其可以於一個單獨的積體電路中結合類比電路以及數位邏輯電路。
然而，實施混合訊號電路需要克服的主要技術問題是積體電路不同部分(例如，由積體電路數位部分到類比部分)之間的雜訊耦合。
通常，積體電路晶片包含一個封環(seal ring)，封環用於保護積體電路晶片不會受潮失效(moisture degradation)或受到離子污染(ionic contamination)。典型地，封環是由一疊金屬以及接觸/通孔層(contact/via layers)製成，並且與積體電路元件的製造結合在一起，按步驟順序沉積絕緣體以及金屬來製造。
可以發現，雜訊可以通過封環傳播並對靈敏的類比及/或射頻電路的效能有不利的影響，其中，雜訊可以是來自數位電力訊號線(例如VDD
)或數位電路的訊號接腳(signal pad)的雜訊。
為了解決以上技術問題，本發明提供了一種積體電路晶片及積體電路晶片之封環結構。
本發明提供了一種積體電路晶片。積體電路晶片包括：類比及/或射頻電路模塊，環繞類比及/或射頻電路模塊的封環結構。封環結構包括：連續的外部封環；以及非連續的內部封環，所述非連續的內部封環被分為至少一第一部分以及一第二部分；其中，第二部分位於類比及/或射頻電路模塊的外側，用於屏蔽雜訊以使所述類比及/或射頻電路模塊不受干擾。
本發明提供了一種積體電路晶片之封環結構。封環結構包括：連續的外部封環；以及非連續的內部封環。非連續的內部封環被分為至少一第一部分以及一第二部分，其中，第二部分位於積體電路晶片之類比及/或射頻電路模塊的外側，用於屏蔽雜訊以使類比及/或射頻電路模塊不受干擾。
本發明提供之積體電路晶片及積體電路晶片之封環結構，通過內部封環可以保護類比及/或射頻電路不受雜訊的影響。同時，通過連續的外部封環可以阻止濕氣以及腐蝕性物質進入積體電路。
本發明是關於具有封環結構的積體電路晶片。封環結構包括外部封環(outer seal ring)以及內部封環(inner seal ring)。外部封環是一個連續的環，而內部封環則被分為至少兩個單獨的部分，其中包括一個位於積體電路晶片的靈敏的類比及/或射頻電路模塊外側的導電壁壘(conductive rampart)。
內部封環的導電壁壘保護類比及/或射頻電路不受雜訊的影響，因此可減少雜訊耦合影響，其中，雜訊是通過外部封環傳播。連續的外部封環可以阻止濕氣以及腐蝕性物質進入積體電路。
請參閱第1圖。第1圖為依據本發明一較佳實施例之具有封環結構12的積體電路晶片10的示意圖。如第1圖所示，積體電路晶片10包括至少一類比及/或射頻電路模塊14，數位電路16以及封環結構12，封環結構12環繞並且保護類比及/或射頻電路模塊14以及數位電路16。
積體電路晶片10更可包括多個輸入/輸出接腳(input/output pad，以下簡稱I/O接腳)20。如前所述，雜訊可來源於數位電力VDD
訊號線或數位電路16的訊號輸出接腳20a，例如，雜訊可以通過封環傳播並對靈敏的類比及/或射頻電路14的效能有不利影響。第1圖顯示了一種可能的雜訊傳播路徑30。本發明的目的之一為解決此問題。
根據本發明，封環結構12包括連續的外部封環122以及非連續的內部封環124，其沿著晶片的外圍佈置。內部封環124被分為兩個部分，包括第一部分124a以及第二部分124b。雖然本實施例是將內部封環124分為兩個部分，然其並非用以限定本發明，內部封環124可根據設計需要被分為更多的部分。
第一部分124a以及第二部分124b可以具有相同的結構，其可由一疊金屬以及接觸/通孔層製成，並且與積體電路元件的製造結合在一起，按步驟順序沉積絕緣體以及金屬來製造。
第二部分124b作為一個獨立的導電壁壘位於類比及/或射頻電路模塊14的外側，用於屏蔽通過連續的外部封環122傳播的雜訊。較佳情況下，第二部分124b的長度等於或大於被屏蔽的類比及/或射頻電路模塊14的長度。
第2圖為依據本發明另一較佳實施例之具有封環結構12的積體電路晶片10a的示意圖，其中，類似的數字符號是指示類似的區域、層或元件。如第2圖所示，同樣的，積體電路晶片10a包括至少一個類比及/或射頻電路模塊14，數位電路16，以及環繞並保護類比及/或射頻電路模塊14以及數位電路16的封環結構12。
積體電路晶片10a更可包括多個I/O接腳20。雜訊可來源於數位電力VDD
訊號線或數位電路16的訊號輸出接腳20a，雜訊可以通過封環傳播並對靈敏的類比及/或射頻電路14的效能有不利影響。
封環結構12包括連續的外部封環122以及非連續的內部封環124。內部封環124被分為兩個部分，包括第一部分124a以及第二部分124b。雖然本實施例是將內部封環124分為兩個部分，然其並非用以限定本發明，內部封環124可根據設計需要被分為更多的部分。
第一部分124a以及第二部分124b可以具有相同的環結構，其可由一疊金屬以及接觸/通孔層製成，並且與積體電路元件的製造結合在一起，按步驟順序沉積絕緣體以及金屬來製造。
第二部分124b作為一個獨立的導電壁壘用於屏蔽通過連續的外部封環122傳播的雜訊。較佳情況下，第二部分124b的長度等於或大於被屏蔽的類比及/或射頻電路模塊14的長度。
根據本發明，第二部分124b可以耦接於獨立的接地電壓或供應電壓。根據本發明，第二部分124b可以通過一個獨立的接腳20b以及內部連接路徑(interconnection trace)124c來耦接於獨立的接地電壓。於此處，“獨立”一詞是指接地電壓、接腳、或供應電壓不與類比電路，射頻電路或數位電路共用。
第二部分124b可以通過內部連接路徑124c電耦接於獨立的接腳20b。內部連接路徑124c可以由積體電路晶片10a的頂金屬層以及鋁層(圖中未示)組成。通過此作法，第二部分124b可以耦接於獨立的接地電壓(圖中未示)或獨立的供應電壓(例如VSS
)，且雜訊耦合將明顯減少。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、10a．．．積體電路晶片
12．．．封環結構
122．．．外部封環
124．．．內部封環
124a．．．第一部分
124b．．．第二部分
124c．．．內部連接路徑
14．．．類比及/或射頻電路模塊
16．．．數位電路
20．．．輸入/輸出接腳
20a．．．訊號輸出接腳
20b．．．獨立的接腳
30．．．雜訊傳播路徑
第1圖為依據本發明一較佳實施例之具有封環結構的積體電路晶片的示意圖。
第2圖為依據本發明另一較佳實施例之具有封環結構的積體電路晶片的示意圖。
10．．．積體電路晶片
12．．．封環結構
122．．．外部封環
124．．．內部封環
124a．．．第一部分
124b．．．第二部分
14．．．類比及/或射頻電路模塊
16．．．數位電路
20．．．輸入/輸出接腳
20a．．．訊號輸出接腳
30．．．雜訊傳播路徑
Claims (14)
- 一種積體電路晶片，包括：一類比及/或射頻電路模塊；以及一封環結構，環繞所述類比及/或射頻電路模塊，所述封環結構包括：一連續的外部封環；以及一非連續的內部封環，所述非連續的內部封環被分為至少一第一部分以及一第二部分，其中，所述第二部分位於所述類比及/或射頻電路模塊的外側，用於屏蔽一雜訊以使所述類比及/或射頻電路模塊不受干擾。
- 如申請專利範圍第1項所述之積體電路晶片，其中，所述雜訊來源於所述積體電路晶片中之一數位電路。
- 如申請專利範圍第1項所述之積體電路晶片，其中，所述第二部分耦接於一獨立的接地電壓。
- 如申請專利範圍第3項所述之積體電路晶片，其中，所述第二部分通過一接腳以及一內部連接路徑耦接於所述獨立的接地電壓。
- 如申請專利範圍第4項所述之積體電路晶片，其中，所述內部連接路徑包含所述積體電路晶片之一頂金屬層以及一鋁層。
- 如申請專利範圍第1項所述之積體電路晶片，其中，所述第二部分耦接於一獨立的供應電壓。
- 如申請專利範圍第1項所述之積體電路晶片，其中，所述第二部分的長度等於或大於所述類比及/或射頻電路模塊的長度。
- 一種積體電路晶片之封環結構，包括：一連續的外部封環；以及一非連續的內部封環，所述非連續的內部封環被分為至少一第一部分以及一第二部分，其中，所述第二部分位於所述積體電路晶片之一類比及/或射頻電路模塊的外側，用於屏蔽一雜訊以使所述類比及/或射頻電路模塊不受干擾。
- 如申請專利範圍第8項所述之積體電路晶片之封環結構，其中，所述雜訊來源於所述積體電路晶片之一數位電路。
- 如申請專利範圍第8項所述之積體電路晶片之封環結構，其中，所述第二部分耦接於一獨立的接地電壓。
- 如申請專利範圍第10項所述之積體電路晶片之封環結構，其中，所述第二部分通過一接腳以及一內部連接路徑耦接於所述獨立的接地電壓。
- 如申請專利範圍第11項所述之積體電路晶片之封環結構，其中，所述內部連接路徑由所述積體電路晶片之一頂金屬層以及一鋁層組成。
- 如申請專利範圍第8項所述之積體電路晶片之封環結構，其中，所述第二部分耦接於一獨立的供應電壓。
- 如申請專利範圍第8項所述之積體電路晶片之封環結構，其中，所述第二部分的長度等於或大於所述類比及/或射頻電路模塊的長度。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/207,490 US7667302B1 (en) | 2008-09-09 | 2008-09-09 | Integrated circuit chip with seal ring structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201011887A TW201011887A (en) | 2010-03-16 |
| TWI441306B true TWI441306B (zh) | 2014-06-11 |
Family
ID=41692176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098100335A TWI441306B (zh) | 2008-09-09 | 2009-01-07 | 積體電路晶片及積體電路晶片之封環結構 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7667302B1 (zh) |
| CN (1) | CN101673733B (zh) |
| TW (1) | TWI441306B (zh) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7948060B2 (en) * | 2008-07-01 | 2011-05-24 | Xmos Limited | Integrated circuit structure |
| JP5535490B2 (ja) * | 2009-01-30 | 2014-07-02 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
| US9048019B2 (en) * | 2011-09-27 | 2015-06-02 | Infineon Technologies Ag | Semiconductor structure including guard ring |
| CN104885216B (zh) * | 2012-07-13 | 2017-04-12 | 天工方案公司 | 在射频屏蔽应用中的轨道设计 |
| CN102832178A (zh) * | 2012-09-18 | 2012-12-19 | 上海工程技术大学 | 一种用于集成电路芯片的密封环结构 |
| JP6478395B2 (ja) * | 2015-03-06 | 2019-03-06 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
| US10366956B2 (en) * | 2015-06-10 | 2019-07-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US10431508B2 (en) | 2015-07-19 | 2019-10-01 | Vq Research, Inc. | Methods and systems to improve printed electrical components and for integration in circuits |
| US10242803B2 (en) | 2015-07-19 | 2019-03-26 | Vq Research, Inc. | Methods and systems for geometric optimization of multilayer ceramic capacitors |
| US10236123B2 (en) | 2015-07-19 | 2019-03-19 | Vq Research, Inc. | Methods and systems to minimize delamination of multilayer ceramic capacitors |
| US10332684B2 (en) | 2015-07-19 | 2019-06-25 | Vq Research, Inc. | Methods and systems for material cladding of multilayer ceramic capacitors |
| US10128047B2 (en) | 2015-07-19 | 2018-11-13 | Vq Research, Inc. | Methods and systems for increasing surface area of multilayer ceramic capacitors |
| US9881881B2 (en) * | 2015-07-24 | 2018-01-30 | Qualcomm Incorporated | Conductive seal ring for power bus distribution |
| US9793227B1 (en) * | 2016-04-21 | 2017-10-17 | Peregrine Semiconductor San Diego | Switchable die seal connection |
| US11309412B1 (en) * | 2017-05-17 | 2022-04-19 | Northrop Grumman Systems Corporation | Shifting the pinch-off voltage of an InP high electron mobility transistor with a metal ring |
| US10546822B2 (en) | 2017-08-30 | 2020-01-28 | Globalfoundries Inc. | Seal ring structure of integrated circuit and method of forming same |
| CN108281421A (zh) * | 2018-02-12 | 2018-07-13 | 上海矽杰微电子有限公司 | 一种射频芯片的版图结构 |
| GB201812993D0 (en) | 2018-08-09 | 2018-09-26 | Datalase Ltd | Method |
| US11740418B2 (en) | 2021-03-23 | 2023-08-29 | Globalfoundries U.S. Inc. | Barrier structure with passage for waveguide in photonic integrated circuit |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5475255A (en) * | 1994-06-30 | 1995-12-12 | Motorola Inc. | Circuit die having improved substrate noise isolation |
| US6492716B1 (en) * | 2001-04-30 | 2002-12-10 | Zeevo, Inc. | Seal ring structure for IC containing integrated digital/RF/analog circuits and functions |
| US6537849B1 (en) * | 2001-08-22 | 2003-03-25 | Taiwan Semiconductor Manufacturing Company | Seal ring structure for radio frequency integrated circuits |
| US6943063B2 (en) * | 2001-11-20 | 2005-09-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | RF seal ring structure |
| TWI221655B (en) * | 2003-11-25 | 2004-10-01 | Airoha Tech Corp | Integrated circuit chip |
| JP4689244B2 (ja) * | 2004-11-16 | 2011-05-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5090696B2 (ja) * | 2006-09-12 | 2012-12-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR100817070B1 (ko) * | 2006-10-30 | 2008-03-26 | 삼성전자주식회사 | 다중 그라운드 쉴딩 반도체 패키지, 그 패키지의 제조방법 및 그 그라운드 쉴딩을 이용한 노이즈 방지방법 |
-
2008
- 2008-09-09 US US12/207,490 patent/US7667302B1/en active Active
-
2009
- 2009-01-07 TW TW098100335A patent/TWI441306B/zh active
- 2009-01-13 CN CN2009100002129A patent/CN101673733B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101673733B (zh) | 2012-07-04 |
| CN101673733A (zh) | 2010-03-17 |
| TW201011887A (en) | 2010-03-16 |
| US20100059867A1 (en) | 2010-03-11 |
| US7667302B1 (en) | 2010-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI441306B (zh) | 積體電路晶片及積體電路晶片之封環結構 | |
| US8188578B2 (en) | Seal ring structure for integrated circuits | |
| US8242586B2 (en) | Integrated circuit chip with seal ring structure | |
| JP7120295B2 (ja) | 高周波モジュール | |
| US20080099887A1 (en) | Multi-ground shielding semiconductor package, method of fabricating the package, and method of preventing noise using multi-ground shielding | |
| KR20180058095A (ko) | 팬-아웃 반도체 패키지 | |
| KR20180060891A (ko) | 신뢰성을 가지는 반도체 패키지 및 이의 제조방법 | |
| US9041134B2 (en) | Solid-state imaging device | |
| WO2020228704A1 (zh) | 一种埋入式封装结构及其制备方法、终端 | |
| US20190274212A1 (en) | High frequency module | |
| TW201814876A (zh) | 電子封裝結構及其製法 | |
| US11309259B2 (en) | High frequency module | |
| US20130093067A1 (en) | Wafer level applied rf shields | |
| US8664774B1 (en) | Bondwire configuration for reduced crosstalk | |
| US11676922B2 (en) | Integrated device comprising interconnect structures having an inner interconnect, a dielectric layer and a conductive layer | |
| KR100660882B1 (ko) | 보드 온 칩 패키지 및 그 제조 방법 | |
| US20220013472A1 (en) | Package comprising passive device configured as electromagnetic interference shield | |
| TWI491009B (zh) | 晶片級電磁干擾屏蔽結構及製造方法 | |
| JP2011187812A (ja) | 高周波モジュール | |
| WO2013133122A1 (ja) | 高周波パッケージ | |
| US11688678B2 (en) | Wiring board and semiconductor device | |
| JP2870162B2 (ja) | 半導体装置およびその製造方法 | |
| KR20150106830A (ko) | 반도체칩 및 반도체 패키지 | |
| KR20190138108A (ko) | 전자부품 패키지 | |
| US20230326873A1 (en) | Semiconductor package and method of fabricating the same |