TWI439199B - 封裝基板線路之製法 - Google Patents

Description

封裝基板線路之製法

　　本發明係有關一種封裝基板線路之製法，尤其是指一種提升可靠度之封裝基板線路之製法。

　　隨著電子產業的蓬勃發展，電子產品也逐漸邁向多功能、高性能的趨勢。目前半導體封裝結構已開發出不同的封裝型態。而針對不同之封裝結構，亦發展出各種封裝用之封裝基板，例如：晶片尺寸覆晶載板（Flip Chip Chip Size Package, FCCSP）或覆晶載板（Flip Chip ball grid array FCBGA）。

　　對細間距（fine pitch）的晶片尺寸覆晶載板（FCCSP）或覆晶載板（FCBGA）而言，係同時具有細線路（線寬小於10um）與大尺寸之連接墊（徑寬大於130um）、接地區（徑寬大於200um）及粗線路（線寬大於20um）。因此，於製程中，因一般常用之半加成製程（Semi-additive process,. SAP）無法製作細線路，故可利用雷射形成凹槽以形成嵌埋線路之方式，而實現同時製作細線路與大尺寸之連接墊、接地區及粗線路之需求。

　　請參閱第1A至1C圖，係為習知封裝基板1之線路製法之剖面示意圖。

　　如第1A圖所示，於一基板本體10表面上雷射形成複數第一凹槽100a與複數第二凹槽100b，且該第一凹槽100a之寬度R小於該第二凹槽100b之寬度D。

　　如第1B圖所示，進行電鍍銅製程，於該些第一與第二凹槽100a,100b中形成第一線路層11a與第二線路層11b，且於該基板本體10與第一線路層11a上形成第一金屬層12a，並於該第二線路層11b上形成第二金屬層12b。其中，該第一線路層11a具有第一導電線路110a，且該第二線路層11b具有第二導電線路110b與連接墊111，而該第一導電線路110a之線寬r小於該第二導電線路110b之線寬w、接地區（圖略）或連接墊111之徑寬d，如第1C’圖所示。

　　習知製法中，因細線路區之尺寸（如第一凹槽100a之寬度R）小而易於填滿銅材（即第一線路層11a），而大尺寸佈線區之尺寸（如第二凹槽100b之寬度D）則不易填滿銅材（即第二線路層11b），故當大尺寸佈線區上方形成所需之銅量後，細線路區的佈銅量與大尺寸佈線區的佈銅量之差異將非常巨大，致使細線路區與空礦區（即基板本體10表面）上方的銅厚（即第一金屬層12a之厚度h）與大尺寸佈線區的銅厚（即第二金屬層12b之厚度t）差異甚大，亦即該第一金屬層12a之厚度h大於該第二金屬層12b之厚度t，因而大尺寸佈線區之連接墊111、接地區（圖略）及粗線路（即第二導電線路110b）上之第二金屬層12b會呈現凹陷狀。

　　如第1C及1C’圖所示，第1C圖係為第1C’圖之A-A剖面圖。蝕刻移除該第一與第二金屬層12a,12b，令該第一與第二線路層11a,11b之表面外露於該基板本體10表面。

　　惟，因該第一金屬層12a之厚度h大於該第二金屬層12b之厚度t，故於進行蝕刻製程時，當該第一金屬層12a尚未完全移除時，不僅該第二金屬層12b已完全移除，且亦移除該第二線路層11b之部分表面材質，亦即該第二線路層11b之表面呈現凹陷狀。因此，當該第一金屬層12a完全移除後，雖然該基板本體10與第一線路層11a表面已無殘留銅材，但該第二線路層11b’之材質幾乎已蝕刻殆盡，甚至露出該第二凹槽100b之底面100c，致使該第二線路層11b’之電性功能良率不佳，甚至失去電性功能，導致該封裝基板1必需作廢。

　　因此，如何克服上述習知技術之問題，實已成目前亟欲解決的課題。

　　鑑於上述習知技術之缺失，發明人發現多蝕刻銅厚區（如細線路區或空礦區），而少蝕刻銅薄區（如大尺寸之連接墊、接地區及粗線路區），即可改善蝕刻後之銅厚均勻性，自然就不會出現露出該第二凹槽底面之問題。

　　因此，本發明係揭露一種封裝基板線路之製法，係於蝕刻製程前，先於該第二金屬層上形成阻層，再移除部分該第一金屬層，以令該第一金屬層之厚度等於該第二金屬層之厚度；接著，移除該阻層，之後再蝕刻移除該第二金屬層與剩餘之第一金屬層。

　　前述之製法中，形成該阻層之製程係可以噴印方式將該阻層之材料覆蓋於該第二金屬層上。或者，可先於該第一與第二金屬層上形成該阻層，再於該阻層上形成開口區，以令該第一金屬層完全外露於該開口區。另外，若形成該阻層之材質係為金屬材，如：鎳或錫時，可先於該第一與第二金屬層上形成該阻層，再以刷磨方式移除該第一金屬層上之阻層，使該阻層僅形成於該第二金屬層上。

　　由上可知，本發明封裝基板之製法，係藉由電鍍製程後，先覆蓋阻層於厚度較薄的第二金屬層上，再將厚度較厚的第一金屬層減薄，當所有金屬層之厚度均勻後（即該第一金屬層之厚度等於該第二金屬層之厚度），再移除該阻層，之後再同時移除線路層上方之金屬材，以改善蝕刻製程後的線路完整性，可避免露出凹槽底面的問題。

　　以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。　　

　　須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。

　　請參閱第2A至2F圖，係為本發明之封裝基板2之線路製法之剖視示意圖。

　　如第2A圖所示，提供表面具有複數第一凹槽200a與複數第二凹槽200b之一基板本體20。

　　於本實施例中，係以雷射形成該些第一與第二凹槽200a,200b，且該第一凹槽200a之寬度R小於該第二凹槽200b之寬度D。

　　再者，有關該基板本體20之種類繁多，故不特別限制。

　　如第2B圖所示，進行電鍍製程，以分別於該些第一與第二凹槽200a,200b中形成第一線路層21a與第二線路層21b，且於該基板本體20與第一線路層21a上形成第一金屬層22a，並於該第二線路層21b上形成第二金屬層22b。

　　於本實施例中，該第一金屬層22a之厚度h大於該第二金屬層22b之厚度t。

　　再者，該第一與第二線路層21a,21b及第一與第二金屬層22a,22b之材質係為銅，且該第一線路層21a具有第一導電線路210a，且該第二線路層21b具有第二導電線路210b與連接墊211，如第2F’圖所示。

　　又，該第一導電線路210a之線寬r小於該第二導電線路210b之線寬w或連接墊211之徑寬d，如第2F’圖所示。

　　另外，因細線路區之尺寸（如第一凹槽200a之寬度R）小於大尺寸佈線區之尺寸（如第二凹槽200b之寬度D），故細線路區與空礦區（即基板本體20表面）上方的第一金屬層22a之厚度h大於該大尺寸佈線區上方的第二金屬層22b之厚度t，因而於該第二金屬層22b上呈現凹陷狀。

　　如第2C及2D圖所示，於該第二金屬層22b上形成一阻層23。於本實施例中，係藉由網板230與噴灑器231將如油墨之阻層23材料以噴印方式覆蓋於該第二金屬層22b上。

　　於另一實施例中，如第2C’及2D’圖所示，係於該第一與第二金屬層22a,22b上全面形成阻層23’，再於該阻層23’上形成開口區230’，以令該第一金屬層22a完全外露於該開口區230’。其中，該阻層23’可為光阻或乾墨，再以曝光顯影之方式形成該開口區230’。

　　或者，如第2C”及2D”圖所示，於該第一與第二金屬層22a,22b上形成金屬材之阻層23”，再以刷磨方式移除該第一金屬層22a上之阻層23”，以令該阻層23”僅形成於該第二金屬層22b上。其中，該阻層23”之材質不同於該第一與第二金屬層22a,22b之材質，例如：該阻層23”之材質係為鎳、錫或銅以外之金屬。

　　如第2E圖所示，移除部分該第一金屬層22a，以令該第一金屬層22a’之厚度h’等於該第二金屬層22b之厚度t。

　　如第2F及2F’圖所示，移除該阻層23，再移除該第二金屬層22b與剩餘之第一金屬層22a’，令該第一與第二線路層21a,21b之表面外露於該基板本體20表面。於本實施例中，第1F圖係為第1F’圖之B-B剖面圖。

　　本發明之封裝基板2之線路製法中，係於電鍍製程之後，先形成該阻層23,23’,23”，如第2D、2D’及2D”圖所示，再將細線路區與空礦區上方的第一金屬層22a之厚度h減薄，當所有區域的厚度均勻後，亦即該第一金屬層22a’之厚度h’等於該第二金屬層22b之厚度t，再移除該阻層23,23’,23”。

　　之後，於進行蝕刻製程時，因該第一金屬層22a’之厚度h’等於該第二金屬層22b之厚度t，故當該第一金屬層22a’完全移除後，該第二金屬層22b亦一併完全移除，即同時移除該基板本體20、第一與第二線路層21a,21b上方之第一與第二金屬層22a’,22b，因而可得到完整之第一與第二線路層21a,21b，且該第二凹槽200b之底面200c不會外露，以確保該第二線路層21b之電性功能良率，進而避免該封裝基板2作廢之問題。

　　綜上所述，本發明之封裝基板線路之製法，主要藉由先將嵌埋式線路層上方之金屬層調整至厚度約一致，再進行蝕刻移除該金屬層，以避免露出凹槽之底面，且可提升該線路層之電性良率，並降低該嵌埋式線路層因銅厚均勻性不佳對產品的可靠度影響。

　　再者，雷射形成凹槽以形成嵌埋線路之方式將不受限於大尺寸佈線區域之規劃，亦即可擴大其應用領域，以滿足各種細線路與大尺寸佈線之電子產品之需求，有效突破該技術領域之瓶頸。

　　上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

1,2．．．封裝基板

10,20．．．基板本體

100a,200a．．．第一凹槽

100b,200b．．．第二凹槽

100c,200c．．．底面

11a,21a．．．第一線路層

11b,11b’,21b．．．第二線路層

110a,210a．．．第一導電線路

110b,210b．．．第二導電線路

111,211．．．連接墊

12a,22a,22a’．．．第一金屬層

12b,22b．．．第二金屬層

23,23’,23”．．．阻層

230．．．網板

231．．．噴灑器

230’．．．開口區

D,R．．．寬度

d．．．徑寬

r,w．．．線寬

h,h’,t．．．厚度

　　第1A至1C圖係為習知封裝基板線路之製法的剖視示意圖；其中，第1C’圖係為第1C圖之上視圖；以及

　　第2A至2F圖係為本發明封裝基板線路之製法的剖視示意圖；其中，第2C’至2D’圖及第2C”至2D”圖係為第2C至2D圖之不同實施例，第2F’圖係為第2F圖之上視圖。

20．．．基板本體

200a．．．第一凹槽

200b．．．第二凹槽

21a．．．第一線路層

21b．．．第二線路層

22a’．．．第一金屬層

22b．．．第二金屬層

23．．．阻層

h’,t．．．厚度

Claims (9)

1. 一種封裝基板線路之製法，係包括：提供一基板本體且其表面形成有複數第一凹槽與第二凹槽，該第一凹槽之深度係等於該第二凹槽之深度；於該第一與第二凹槽中分別電鍍形成第一線路層與第二線路層，且於該基板本體與第一線路層上形成第一金屬層，並於該第二線路層上形成第二金屬層，其中，該第一金屬層之厚度大於該第二金屬層之厚度；於該第二金屬層上形成阻層；移除部分該第一金屬層，以令該第一金屬層之厚度等於該第二金屬層之厚度；移除該阻層；以及移除該第二金屬層與剩餘之第一金屬層，以令該第一與第二線路層之表面外露於該基板本體之表面，俾使該第一與第二線路層之表面齊平於該基板本體之表面，且該第一線路層之厚度等於該第二線路層之厚度。
2. 如申請專利範圍第1項所述之封裝基板線路之製法，其中，該第一與第二線路層及第一與第二金屬層之材質係為銅。
3. 如申請專利範圍第1項所述之封裝基板線路之製法，其中，該第一線路層之線寬小於該第二線路層之線寬。
4. 如申請專利範圍第3項所述之封裝基板線路之製法，其中，該第一線路層具有第一導電線路，且該第二線路層具有第二導電線路與連接墊。
5. 如申請專利範圍第1項所述之封裝基板線路之製法，其中，形成該阻層之製程係以噴印方式將該阻層之材料覆蓋 於該第二金屬層上。
6. 如申請專利範圍第1項所述之封裝基板線路之製法，其中，形成該阻層之製程係先於該第一與第二金屬層上形成該阻層，再於該阻層上形成開口區，以令該第一金屬層完全外露於該開口區。
7. 如申請專利範圍第1項所述之封裝基板線路之製法，其中，形成該阻層之材質係為金屬材，且該阻層之材質不同於該第一與第二金屬層之材質。
8. 如申請專利範圍第7項所述之封裝基板線路之製法，其中，該阻層之材質係為鎳或錫。
9. 如申請專利範圍第7項所述之封裝基板線路之製法，其中，形成該阻層之製程係先於該第一與第二金屬層上形成該阻層，再以刷磨方式移除該第一金屬層上之阻層，以令該阻層僅形成於該第二金屬層上。