TWI437455B

TWI437455B - 設計驗證設備

Info

Publication number: TWI437455B
Application number: TW099107258A
Authority: TW
Inventors: Ryoji Koizumi; Yusuke Tanefusa
Original assignee: Fujitsu Semiconductor Ltd
Priority date: 2009-03-16
Filing date: 2010-03-12
Publication date: 2014-05-11
Also published as: TW201044206A; KR20100105407A; JP5251639B2; JP2010218162A; US8549451B2; KR101116786B1; US20100235796A1

Description

設計驗證設備

發明領域

此處所討論之實施例係有關一種用於半導體裝置的設計驗證設備。

發明背景

在製造半導體裝置中，有一種習知的現象，其是由於應力遷移而使形成於半導體裝置中之互連的連接通孔導致斷開缺陷。為防止此一缺陷，因此，例如，在用於一基片中之一上方互連以及一下方互連之間的連接之部份配置多數個通孔(增加通孔數量或通孔配置)，或者，在一互連中配置一假性通孔(假性通孔嵌入)。應力遷移是一種現象，其是由於在互連時所導致的應力梯度而使在一金屬互連時所產生之氣泡(各被稱為"空位")遷移。這些空位遷移而被聚集進入一通孔，因而被稱為"空洞"之空間尺度增加。所增加的空間導致一斷開缺陷。

發明概要

因此，本實施例之一方面論點的目的在提供一種用於半導體裝置之設計驗證設備，該設備能夠得到在鄰接通孔之間的距離或一互連面積以依據所得到的距離或面積而驗證半導體裝置之設計。

依據本實施例之一方面論點，一種用於一半導體裝置的設計驗證設備包含：一儲存部，其用以儲存半導體裝置之佈局資訊，該佈局資訊包含互連區域與通孔區域之資訊；以及一控制器，其用以將該等互連區域分割成為接線區域及交叉區域，該等交叉區域分別地對應至該等通孔區域，該等接線區域分別地在該等交叉區域之間延伸，並且依據該等接線區域長度而抽取該等接線區域之至少一者作為具有未來斷開缺陷的可能風險之一候選者。

圖式簡單說明

第1圖是說明一相關技術之圖形；第2A至2D圖是說明該相關技術之圖形；第3圖是說明該相關技術之圖形；第4圖是說明該相關技術之圖形；第5A至5D圖是說明該相關技術之圖形；第6圖是說明本發明之一實施例之圖形；第7圖展示依據實施例之流程圖的第一部份；第8圖展示依據實施例之流程圖的第二部份；第9圖展示依據實施例之流程圖的第三部份；第10圖展示依據實施例之流程圖的第四部份；第11圖展示第10圖中第四部份的修改之部份；第12A至12H圖是說明CROSS、WIRE、以及HALO區域之形成的圖形；第13圖是展示使用如將第12A至12H圖所展示之一互連樣型加以區分之方法所得到的區段之圖形；第14A至14D圖是說明一過大值之設定圖形；第15A和15B圖是說明一過大值之設定圖形；第16A和16B圖是展示將被處理之輸入佈局資訊的圖形；第17A和17B圖是展示在該輸入佈局資訊上處理的結果之圖形；第18圖是展示將被處理之輸入佈局資訊的圖形；第19圖是展示在該輸入佈局資訊上處理的結果之圖形；第20圖是說明依據實施例利用一應力模擬器之協同處理程序的圖形；第21圖是說明依據實施例之設計驗證設備的硬體組態之圖形；第22圖是展示將依據實施例用於驗證之方法應用至半導體裝置之設計的一種方式之圖形；以及第23圖是展示將依據實施例用於驗證之方法應用至半導體裝置之設計的另一種方式之圖形。

較佳實施例之詳細說明

第1圖至第5D圖是說明一相關技術之圖形。

為驗證一斷開缺陷是否發生，下面的對策已進行於相關技術中之裝置。

(a)　當一互連寬度是等於或較大於一預定數值時，多數個通孔被配置。

(b)　當一互連寬度是等於或較小於預定數值且互連總面積對被配置的通孔數目之比例值是等於或較大於一預定數值時，則被配置之通孔數目藉由配置多數個通孔或嵌入一假性通孔而被增加。

依據對策(a)，該互連具有足以配置多數個通孔之寬度。只要其中通孔必須被配置之一部份可被指定，則該配置可容易地被達成(亦即，通孔可被配置，因而該等通孔佔用任何其他的互連軌道)。

依據對策(b)，在鄰接通孔之間的區間被保留，以便使等於或較小於一預定數值，且被施加至各個通孔的應力被抑制至一預定數值或較小的值是重要的。於該相關技術中，如果一互連分岔，則其是不易於精確地得到在鄰接的通孔之間的區間。因此，其中一目標互連面積以及被配置在該互連中之通孔數目的比例值應等於或較小於預定數值的一參考值被使用。

於對策(b)中，即使當將被配置在一互連中的通孔數目僅僅地依據互連總面積對通孔數目之比例值被決定時，則被配置的通孔之位置以及周遭情況將不被考慮(即使通孔之不均勻配置是OK的)。遺憾地，一斷開缺陷可能發生在一實際半導體裝置中之鄰接通孔的區間具有一非常大數值之部份中。

參看至第1圖，當一互連具有一寬的寬度時，多數個通孔可被配置以便彼此接近，因為該互連具有足以將通孔配置在橫的方向中之一寬度。而當一互連之寬度是窄時，其可被設計以配置通孔，因為該互連不具有足以將通孔配置在橫的方向中之寬度。在一些情況中，其是不易於達成通孔配置。

參看至第2A至2D圖，如果一互連具有如第2A圖展示之簡單的直線形狀，則其容易得到通孔或互連面積之區間。因此容易知道，一假性通孔應該被配置在何處。而當一互連如於第2B至2D圖所展示地分岔時，其不易估計在該互連中被施加在各個通孔上所產生的應力。為了精確地知道一應力狀態，一應力模擬必須被進行。該應力模擬需要使用複雜表示之大量計算。因此，計算成本是昂貴的。因此，有關半導體裝置之大多數部份或該裝置中之非常大面積的應力模擬被進行是不切實際的。僅有關於被指定之目標部份的應力模擬必須被進行。對於其中一假性通孔應該被配置之部份的評估，因為通孔被配置在整個半導體裝置之上，故必須估計在半導體裝置上非常大面積之部份。因此，其不易於進行應力模擬。

為了防止一實際半導體裝置中的斷開缺陷之發生，在對策(b)中之一參考數值(比例值)可能嚴格地被設定，因此導致一超量通孔邊限。遺憾地，這可能導致因通孔配置所產生的設計互連彈性之降低或因嵌入太多假性通孔所導致的互連電容之增加。

第3圖是展示各被利用目標互連面積對該互連中被配置之通孔數目比例值所指示之參考值圖形。參看至第3圖，如果(互連面積)/(通孔數目)>0.8[μm² /通孔]，一誤差將產生。其必須另外地配置一通孔。

第4圖是說明超量通孔的問題之圖形。參看至第4圖上方部份，如果一互連面積是3μm² ，則必須的通孔數目是4或更多，如第3圖之圖形所展示。但是，沒有參考值展示如何配置通孔。即使當三個通孔被配置在互連之左方以及一個通孔被配置在其右方時，如第4圖下方部份所展示，也沒有驗證上之問題。但是，實際上，在左方上的三個通孔是太多了且在右方僅一個通孔是太少。因此，一斷開缺陷可容易地發生在右方通孔被佈置之部份中。

參看至第5A至5D圖，應力遷移取決於一目標通孔以及鄰接的通孔之間的距離(一互連面積)。假設，第5A圖中之一互連(1)面積是1.5μm² ，且第5B圖中之一互連(2)面積是2.4μm² ，因此，用於互連(1)左方所必須的通孔數目是2，且用於互連(2)右方的通孔數目是3，如第3圖之圖形所展示。第5C圖展示上述之通孔配置。另外地，一假性通孔可被塞入，因而在鄰接通孔之間的距離(一互連面積)是較小於一預定數值(參看第5D圖)。

本發明一實施例提供一設計驗證設備，該設備得到用於一半導體裝置之互連通孔的最佳配置之資訊。明確地說，該設備被組態以比較其中一互連通孔被延伸(向上延伸至，例如，在其寬度方向之一互連側端)的一區域之各面積，鄰接至上面區域之一互連區域的面積，並且如果有一通孔鄰接至上面互連通孔，在該互連通孔以及具有一預定參考數值的鄰接通孔之間的一互連區域之面積，且當通孔數目太多或太少時，則被組態以顯示具有太多或太少通孔之部份。

換句話說，該設備儲存半導體裝置之佈局資訊，該佈局資訊包含互連區域和通孔區域之資訊；將該等互連區域分割成為接線區域以及交叉區域，該等交叉區域分別地對應至該等通孔區域，該等接線區域分別地延伸於該等交叉區域之間；且依據該等接線區域長度抽取該等接線區域之至少一者作為具有未來斷開缺陷的可能風險之一候選者。

因此，該設備通知一設計者，有關應力遷移阻抗必須被改進之部份以驗證通孔配置設計，因而一對策可被採用。

第6圖是說明本發明實施例之圖形。互連依據互連設計資訊在二個步驟中被分割(以設定一干擾區域)，因此允許互連之區分以及各個通孔面積之計算。一干擾區域具有下面的功能。

(1)　當考慮應力影響時，互連可被分割。

(2)　在一預定區域之多數個通孔配置中，哪一互連導致一應力且哪一通孔被施加在互連中所導致的應力可被定義。該干擾區域可藉由增加一通孔面積(亦即，使該通孔成為過大)而被形成。在那時間之一過大值被使用作為一參數，因而(1)項之互連分割程度可被控制。

第6圖是依據本發明實施例之操作概念圖形。第6圖展示在第6圖上方部份藉由再寫入指示具有一原始尺度之一通孔的資訊之重疊通孔資訊項目以及互連資訊項目的方式，因而該通孔涵蓋一較大區域。涵蓋一過大通孔之一互連區域被稱為其中通孔和一互連相交的一CROSS區域(或交點)。離CROSS區域中之通孔的距離是等於或較大於一預定數值之一區段被稱為一HALO區域。當多數個通孔被配置時，HALO區域被視為一干擾區域，於其中通孔之影響彼此干擾。另一區段被稱為一WIRE互連區域，其被視為遠離通孔之一互連區段。

第7至11圖展示依據本發明實施例之流程圖。

首先，於步驟S10中，將被處理之佈局資料被指定。這意謂著相對於通孔配置將被驗證之一部份在CAD系統上之半導體裝置設計中被指定。於步驟S11中，將被驗證之目標通孔被指定。明確地說，因該半導體裝置被設計，以便包含多層的互連，將被處理的一個通孔層被指定。於步驟S12中，將被驗證之一目標金屬被指定。該"金屬"表示一互連是由金屬所構成。在半導體裝置中互連層之哪一互連被指定作為將被驗證之一目標。關於指定，在目標通孔之上或之下的一金屬層被指定。在步驟S13中，對於該通孔之一過大值，利用"X"被表示，被指定。為了將指示各個通孔之資訊重寫入指示一過大或加大的通孔之資訊中，加大通孔之尺度被指定。明確地說，該尺度被指定。

步驟S10至S13提供用於一處理程序之方向的資訊項目。包含那些資訊項目的一檔案可被產生作為一控制檔案並且可自外部地被供應至該設備。因此，步驟S10至S13之順序是不被受限於第7圖中所展示之順序。

在步驟S14中，佈局資料被讀取。該佈局資料對應至例如，GDSII、OASIS、DEF、OpenAccess、或MEBES之格式的實際佈局資料。該佈局資料包含互連區域以及通孔區域之資訊。於步驟S15中，虛擬加大的通孔區域被形成。明確地說，在步驟S11中被指定之通孔之一利用在步驟S13中所指定的數值X而過大的各者之區域被形成於步驟S12中所指定的金屬。於步驟S16中，WIRE互連區域被形成。明確地說，在步驟S15中被形成之過大通孔區域自步驟S12中所指定的金屬被移除(接受NOT邏輯操作)以形成被定義作為WIRE互連區域之區域。

步驟S17至S19是形成CROSS交叉之處理步驟。在步驟S17中，為步驟S12中之金屬以及步驟S15中之各過大通孔區域所共用的邊緣自過大通孔區域被抽取以抽取一些區域，該等區域之各區域在步驟S11中所指定的對應通孔之共用邊緣以及一內部區段(在指示原始通孔的一範圍中)之間的距離是等於或較小於步驟S13中所指定的數值X。在步驟S18中，其中不為步驟S12中之金屬以及步驟S15中之各個過大通孔區域所共用的非共用邊緣自過大通孔區域被抽取以抽取一些區域，該等區域之各區域在非被共用邊緣以及所有內部區段之間的距離是等於或較小於步驟S13中所指定的數值X。該內部區段被包含在一內部區域，其包含非被共用邊緣以及將在步驟S11中所指定之對應通孔與在步驟S17中所抽取之區域結合(進行OR邏輯操作)所得到的一區域。在步驟S19中，在步驟S11中所指定之通孔，在步驟S17中該等抽取之區域，以及在步驟S18中所抽取的該等區域被結合(接受OR邏輯操作)以形成被定義作為CROSS交叉之區域。因此，該設計驗證設備決定WIRE區域和CROSS區域之邊緣，該等邊緣是由虛擬加大的通孔區域所構成。

在步驟S20中，在步驟S19中所得到的各交叉CROSS自步驟S15中所對應的過大通孔區域被移除(接受NOT邏輯操作)以形成被定義作為一干擾區域HALO之一區域。

在步驟S21中，n被設定為1(n=1)。在步驟S22中，第n個交叉點，利用CROSS{n}指示，被抽取。在步驟S23中，連接到交叉點CROSS{n}的一WIRE區域以及一HALO區域被抽取。在步驟S24中，是否有違反設計法則將被判定。明確地說，在步驟S24中，假設Y指示可連接至一通孔的一互連之最大面積，當總面積=(一個CROSS區域之面積)+(所有連接的WIRE區域之面積)+(所有連接的HALO區域之面積)是較大於Y時(總面積>Y)，則其判定有違反設計法則。一般，WIRE區域之寬度是均勻的。因此，其將依據WIRE區域的總長度判定有無違反設計法則。

如果在步驟S24中，判定沒有違反設計法則，則處理程序前進至步驟S26。因而，如果在步驟S24中其判定有違反設計法則，則一錯誤報告在步驟S25中被輸出。接著，處理程序前進至步驟S26。錯誤報告例子可包含指示錯誤CROSS區域之座標的資訊、指示被包含在錯誤CROSS區域中之通孔的座標之資訊、錯誤總面積之一數值、指示連接到WIRE區域之CROSS區域的座標之資訊以及指示連接到CROSS區域之HALO區域的座標之資訊。錯誤報告針對被判定為錯誤的各個CROSS區域而被產生。錯誤判定結果可被組合於一個檔案，以便作為檔案被輸出。錯誤報告可被顯示，以便經由一圖形使用者界面(GUI)在佈局資料上視覺化地被確認。在步驟S26中，n被設定為(n+1)(n=n+1)。在步驟S27中，判定n等於或較大於CROSS區域之總數目(以m表示)。如果在步驟S27中被判定為否(NO)，則處理程序返回至步驟S22。如果被判定為是(YES)，則處理程序終止。

雖然在上面的說明中指定一個通孔層將被處理，多數個通孔層同時也可被指定。於此情況中，處理步驟S15至S27可對於各個通孔層被進行。

一互連面積可在考慮下面任一項目之下被計算：

‧　僅有金屬，作為置於通孔之上的一上方層；

‧　僅有金屬，作為置於通孔之下的一下方層；且

‧　上方和下方金屬層皆在通孔上。

當上方和下方金屬層皆被考慮時，處理程序可藉由如下所示地改變上述之流程而被達成。

‧　在步驟S12中，在該等通孔上之上方和下方的兩金屬層皆被選擇。

‧　處理步驟S15至S27被進行於上方和下方金屬層兩者上。

於此情況中，在步驟S24中之判定不被進行。對於各CROSS交叉所計算之一面積值被提供作為被包含在CROSS交叉中之通孔的屬性。因為對於各通孔之上方和下方互連層所計算之面積值被提供作為屬性，該等面積值被相加且在步驟S24中之決定接著被進行。

於本發明實施例中，一金屬層被分割成為CROSS、WIRE以及HALO區域，因而應力遷移容易地被分析。只要一表示式使用相關於CROSS、WIRE以及HALO區域之參數，則另一表示式可在步驟S24中被使用於判定。

第11圖展示一些處理步驟，其為第10圖中步驟S21以及其後步驟之修改。在步驟S30中，n被設定為1(n=1)。在步驟S31中，一WIRE{n}互連區域被抽取。在步驟S32中，連接到WIRE{n}區域的一CROSS區域被抽取。在步驟S33中，判定是否有違反設計法則。關於在步驟S33中有關違反設計法則之判定，假設Z指示可被一通孔所支持之一互連的面積，當(WIRE{n}區域之面積)/(CROSS區域之數目)>Y時，另外地，當(WIRE{n}區域之面積+所有CROSS區域之面積)/(CROSS區域之數目)>Y時，則其將判定有違反設計法則。另外地，設計驗證設備依據WIRE區域面積對連接到WIRE區域之CROSS區域的數目之比例值而抽取WIRE區域之至少一者作為具有未來斷開缺陷之可能風險的一候選區域。

如果在步驟S33中為否(NO)，則處理程序前進至步驟S35。如果在步驟S33中為是(YES)，則一錯誤報告在步驟S34中被輸出。處理程序接著前進至步驟S35。於步驟S35中，n=n+1被計算。在步驟S36中，判定關於n是否等於或較大於指示WIRE互連區域之總數目m。如果在步驟S36中為否(NO)，則處理程序返回至步驟S31。如果為是(YES)，則處理程序終止。數值X、Y以及Z可適當地由設計者所決定。

如上所述，指示可連接一個通孔之一金屬面積的判定表示式可由指示多少通孔支持一個WIRE區域之面積的另一個表示式(面積(WIRE)/數目(CROSS)>Z)所取代。

第12A至12H圖是說明CROSS、WIRE和HALO區域之形成的圖形。

第12A圖展示通孔被過大化。第12B圖所展示之各個區域A是藉由自一金屬將該過大通孔予以移除所得到之區域。依序地，在被各過大區域和金屬所共用之邊緣以及原始通孔(包含通孔)之間的距離是等於或較小於一過大值X之一區域被抽取。這區域對應至第12C圖中之各區域B。此外，在金屬的一內部邊緣以及各區域B之一包含的區段(內部區段)之間的距離是等於或較小於數值X的一區域自各過大通孔區域被抽取。這區域對應至第12D圖中的各區域C。通孔、區域B、以及區域C被組合成為CROSS交叉。除了CROSS交叉之外的過大通孔區域對應至一HALO區域。以這方式，作為一互連之金屬，被分割成為WIRE、CROSS以及HALO區域，如於第12E圖之展示。藉由結合各CROSS區域(交叉點)與所有連接到CROSS交叉之HALO和WIRE區域所得到之一區域是影響一特定通孔之一互連部份。如第12F圖所展示，一區域D是影響一CROSS交叉1之區域。第12G圖展示一區域E，其影響一CROSS交叉2。第12H圖展示一區域F，其影響一CROSS交叉3。在一些情況中，沒有HALO區域。於此情況中，HALO區域之面積可被設定為零。

第13圖是展示使用如第12A至12H圖展示的方法而分割一互連樣型所得到的區段之圖形。

當第13圖左方上的互連樣型使用上述方法被分割時，各個互連樣型被分割成為WIRE、CROSS以及HALO區域。藉由結合各CROSS交叉與連接到該CROSS交叉的HALO和WIRE區域所得到的一區域是影響該CROSS交叉之區域。當沒有HALO區域時，HALO區域之面積被設定為零。

第14A至14D以及15A和15B圖是說明設定一過大值之圖形。

第14A圖展示一種情況，其中一通孔被置放在橫方向中的一互連中間部。一過大值被設定，因而WIRE區域藉由分割被形成。第14B圖展示一種情況，當比較至第14A圖之情況時，其中一通孔位置向上地被移位。於此情況中，為了以相似於第14A圖之情況的方式將一互連予以分割，則一過大值必須被設定，因而位於通孔之下的部份是大的。第14C圖展示一種情況，當比較於第14B圖之情況時，其中一通孔進一步地被向上移位。於此情況中，一橫向延伸的互連區域WIRE不被分割。於第14D圖中，一通孔被置放在一互連之一垂直延伸部份中。一橫向延伸的互連區域未被分割。為了分割該橫向延伸的互連區域，一過大值必須被重新設定為一非常地大之數值。如上所述，為了利用分割而適當地形成WIRE互連區域，設定一過大值是重要的。因此，下面的情況必須被考慮以設定一過大值。

被使用以形成一HALO干擾區域之一過大值一般利用下面的方程式被得到。

過大值=(一目標互連之最大寬度)-(一通孔之尺度)

當一過大值是較小於如上述所導出之一數值時，則在一些情況中一互連不能被分割，因而一CROSS交叉以及一HALO區域可被設定為小的。如果一過大值是較大於如上述所得到的一數值時，則一CROSS交叉可容易地被形成(但是可能是過大的)，因而CROSS交叉以及一HALO區域被形成，以便具有大面積，導致一WIRE互連區域之尺度減少。

第15A和15B圖展示一橫向地延伸之互連部份將被處理的各種情況。於第15A圖中，一橫向延伸互連部份之左上方通孔被置放在對於右下方通孔的一CROSS交叉之外。因此，左上方通孔可被處理(接取)，因為該通孔仍然連接到橫向延伸之互連部份。於第15B圖中，一縱向延伸之互連部份部份地為對於右下方通孔之一CROSS交叉所覆蓋，因而一左上方通孔自一橫向延伸互連部份被斷開。遺憾地，該左上方通孔被排除在將被處理的目標之外。

當處理被配置而接近一互連之分岔的多數個通孔時，下面的情況必須被考慮。在一目標互連上的一通孔(CROSS交叉)可被接取。如果該互連之寬度完全被過大化另一通孔而形成的一區域所覆蓋時，則該目標通孔(CROSS交叉)不能被接取。一過大值需考慮上述事實而被決定。

第16A至19圖是展示輸入佈局資料被處理之圖形。

第16A和16B圖展示輸入佈局範例。於這些範例中，二個通孔被配置在各金屬交叉點中，但是通孔位置自交叉點至交叉點而不同。為虛線所圍繞之各個部份將被驗證。第17A和17B圖展示驗證結果。第17A圖展示在第16A圖之情況上之驗證結果。第17B圖展示第16B圖之情況上的驗證結果。連接到各個CROSS交叉之WIRE和HALO區域的面積以及WIRE區域面積對CROSS交叉數目之比例值被計算。如果有違反設計法則，對應至該違反情況的一部份被處理以便被顯示，例如，除了第17A和17B圖所顯示的項目之外所強調者。

第18圖展示一較大之互連群的輸入佈局。第19圖展示第18圖佈局上之驗證結果。如於第19圖之展示，CROSS、WIRE、以及HALO區域對於分別的通孔被設定。當考慮一鄰接通孔的存在以及一分岔中之通孔位置時，各種分割被達成。

第20圖是說明依據本發明實施例之利用應力模擬器的協同處理程序之圖形。

當一使用者嘗試在所有堆層之互連和通孔上進行晶片位準應力模擬時，可能不容易處理龐大的目標資料量。依據本發明實施例之驗證流程被使用作為應力模擬器之預處理。依據本發明實施例之驗證結果被提供作為關於對應力模擬器之風險部份的資訊。因此，詳細的分析可選擇性地僅短時間在風險部份上被進行。

參看至第20圖，步驟S40至S45，對應至本發明實施例中之一操作，作為步驟S45中之應力模擬器的模擬預處理。在步驟S41中，WIRE互連區域被形成。於步驟S42中，CROSS交叉和HALO干擾區域被形成。在步驟S43中，依據一設計法則之面積計算對於各個CROSS交叉被進行。在步驟S44中，各對應至一違反設計法則的部份被抽取作為風險部份。關於應於S45中接受應力模擬之風險部份的資訊被提供至應力模擬器。

第21圖是說明依據本發明實施例之設計驗證設備的硬體組態圖形。

該設計驗證設備包含一中央處理單元(CPU)101、一唯讀記憶體(ROM)102、隨機存取記憶體(RAM)103、硬碟驅動(HDD)104、硬碟(HD)105、軟碟驅動(FDD)106、軟碟(FD)107，其作為一可移動記錄媒體之一範例且包含一小型碟片唯讀記憶體(CD-ROM)或一數位多功能碟片(DVD)、一顯示器108、一界面(I/F)109、一鍵盤110、滑鼠111、一掃描器112、以及一印表機113。該等構件被連接到一匯流排100。

CPU 101控制整體設計驗證設備。ROM 102儲存程式，例如，啟動程式。RAM 103被使用作為CPU 101之工作區域。HDD 104控制在CPU 101控制之下自/至HD 105之資料的讀取和寫入。HD 105在HDD 104控制之下儲存被寫入的資料。

FDD 106控制在CPU 101控制之下自/至FD 107的資料之讀取和寫入。FD 107在FDD 106控制之下儲存被寫入之資料並且允許設計驗證設備讀取被儲存在FD 107中之資料。HD 105和FD 107各是儲存半導體裝置之佈局資訊的一儲存部。

除了FD 107之外，一CD-ROM，例如，一小型碟片可讀取(CD-R)或一小型碟片可重寫(CD-RW)、一磁光學(MO)碟片、一DVD、或一記憶卡，可被使用作為一可移動記錄媒體。顯示器108顯示一游標、一圖示、一工具盒、和資料指示文字、影像、以及功能資訊。至於顯示器108，例如，一陰極射線管(CRT)、一薄膜電晶體(TFT)液晶顯示器、或一電漿顯示器可被使用。

I/F 109經由一通訊線被連接到網路114，例如，網際網路，且進一步地經由網路114而被連接到另一設備。I/F 109接界於網路114以及被包含在設計驗證設備中的構件之間以控制自/至一外部設備之資料輸入和輸出。至於I/F 109，例如，一數據機或一LAN轉接器可被使用。

鍵盤110包含用以輸入文字、數字、以及各種指令以輸入資料之按鍵。鍵盤110可以是一觸控式面板輸入鍵盤或一種十鍵鍵盤(ten-keypad)。滑鼠111被使用以移動游標，選擇一範圍、移動一視窗、改變視窗尺度、以及其類似者。具有相同於滑鼠111那些功能的另一指示裝置，例如，一軌跡球或一操縱桿，可被使用。

掃描器112光學地讀取一影像以將影像資料捕獲進入設計驗證設備中。掃描器112可具有光學文字讀取器(OCR)功能。印表機113依據資料而列印一影像及/或文字。至於印表機113，例如，一雷射印表機或一噴墨印表機可被使用。

第22和23圖展示一種應用依據本發明實施例之驗證方法於半導體裝置設計之方式。

第22圖是展示標準佈置和路徑排程之流程圖。

在步驟S50中，佈局資訊自一晶片邏輯電路以及一元件檔案部被取得且元件被置放於一晶片上。在步驟S51中，路徑排程被進行。在那時，通孔數目被增加或一假性通孔被塞入。在步驟S52中，用於晶片之內部設計法則檢查(DRC)被進行。如果有違反設計法則，則處理程序返回至步驟S51並且路徑排程被重設。如果設計法則檢查是OK，則在步驟S53中晶片資料被輸出作為晶片實際資料。處理程序接著終止。設計法則在設計開始之前被決定且自動地被應用至接受自動佈置和路徑排程之晶片的佈局。一設計設備重複元件更換以及重定路徑排程，直至設計法則被滿足為止。

有一流程，其中設計法則檢查(DRC)與路徑排程同時地或在路徑排程之後被進行，並且如果有違反設計法則被檢測出，則重定路徑排程被進行。用於本發明實施例之驗證方法被併入DRC中，因而可得到適當的通孔插入而不導致由於應力遷移之斷開缺陷，而不大幅地改變固有的佈置和路徑排程流程。至於通孔插入，任何增加通孔數目之處理程序以及嵌入一假性通孔之處理程序可被進行。另外地，增加處理程序以及嵌入處理程序之任一者可依據使用者設定優先地被進行。

第23圖展示應用本發明實施例之驗證方法於半導體裝置設計的另一種方式。

第23圖是流程圖，其展示通孔插入被進行作為在現有的佈置和路徑排程處理程序之後的後處理，參看至第23圖，相同於第22圖的那些處理步驟以相同的參考號碼被標示且其詳細說明被省略。步驟S55中之內部DRC不包含用於本發明實施例中之驗證方法。在步驟S56中，用於本發明實施例中之驗證方法被應用至DRC上。如果在步驟S56中決定另外的DRC是NG的話，則增加該等通孔數目或通孔插入被重複，直至在步驟S56中決定該DRC是OK的為止。如果在步驟S56中決定該DRC是OK，則晶片資料被輸出作為晶片實際的資料且接著該設計終止。

在佈置以及路徑排程之後，本發明實施例中之驗證被進行。如果有違反設計法則情況被檢測出，則通孔插入被進行。依據該方法，不會由於應力遷移而導致一斷開缺陷之適當的通孔插入可被進行，如同外部處理而不需取決於一佈置和路徑排程工具。至於該通孔插入，增加通孔數目的處理程序以及嵌入一假性通孔的處理程序之任何一者可被進行。另外地，增加處理程序以及嵌入處理程序之任何一者可依據使用者設定而優先地被進行。

S10~S14．．．步驟

S15~S16．．．步驟

S17~S20．．．步驟

S21~S27．．．步驟

S30~S36．．．步驟

S41~S45．．．步驟

S50~S56．．．步驟

100．．．匯流排

101．．．中央處理單元(CPU)

102．．．唯讀記憶體(ROM)

103．．．隨機存取記憶體(RAM)

104．．．硬碟驅動(HDD)

105．．．硬碟(HD)

106．．．軟碟驅動(FDD)

107．．．軟碟(FD)

108．．．顯示器

109．．．界面(I/F)

110．．．鍵盤

111．．．滑鼠

112．．．掃描器

113．．．印表機

VIA．．．通孔

WIRE 1．．．接線1

CROSS 1．．．交叉1

CROSS 2．．．交叉2

WIRE 2．．．接線2

CROSS 3．．．交叉3

WIRE 3．．．接線3

第1圖是說明一相關技術之圖形；

第2A至2D圖是說明該相關技術之圖形；

第3圖是說明該相關技術之圖形；

第4圖是說明該相關技術之圖形；

第5A至5D圖是說明該相關技術之圖形；

第6圖是說明本發明之一實施例之圖形；

第7圖展示依據實施例之流程圖的第一部份；

第8圖展示依據實施例之流程圖的第二部份；

第9圖展示依據實施例之流程圖的第三部份；

第10圖展示依據實施例之流程圖的第四部份；

第11圖展示第10圖中第四部份的修改之部份；

第12A至12H圖是說明CROSS、WIRE、以及HALO區域之形成的圖形；

第13圖是展示使用如將第12A至12H圖所展示之一互連樣型加以區分之方法所得到的區段之圖形；

第14A至14D圖是說明一過大值之設定圖形；

第15A和15B圖是說明一過大值之設定圖形；

第16A和16B圖是展示將被處理之輸入佈局資訊的圖形；

第17A和17B圖是展示在該輸入佈局資訊上處理的結果之圖形；

第18圖是展示將被處理之輸入佈局資訊的圖形；

第19圖是展示在該輸入佈局資訊上處理的結果之圖形；

第20圖是說明依據實施例利用一應力模擬器之協同處理程序的圖形；

第21圖是說明依據實施例之設計驗證設備的硬體組態之圖形；

第22圖是展示將依據實施例用於驗證之方法應用至半導體裝置之設計的一種方式之圖形；以及

第23圖是展示將依據實施例用於驗證之方法應用至半導體裝置之設計的另一種方式之圖形。