TWI437137B - Metal plating deposition method - Google Patents

Metal plating deposition method Download PDF

Info

Publication number
TWI437137B
TWI437137B TW101123399A TW101123399A TWI437137B TW I437137 B TWI437137 B TW I437137B TW 101123399 A TW101123399 A TW 101123399A TW 101123399 A TW101123399 A TW 101123399A TW I437137 B TWI437137 B TW I437137B
Authority
TW
Taiwan
Prior art keywords
layer
metal
conductive layer
insulating substrate
plating solution
Prior art date
Application number
TW101123399A
Other languages
English (en)
Other versions
TW201400647A (zh
Inventor
Shih Long Wei
Shen Li Hsiao
Chien Hung Ho
Original Assignee
Viking Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Viking Tech Corp filed Critical Viking Tech Corp
Priority to TW101123399A priority Critical patent/TWI437137B/zh
Priority to CN201210300937.1A priority patent/CN103517571B/zh
Priority to US13/623,480 priority patent/US9204555B2/en
Publication of TW201400647A publication Critical patent/TW201400647A/zh
Application granted granted Critical
Publication of TWI437137B publication Critical patent/TWI437137B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections

Description

金屬電鍍沈積方法
本發明係關於一種電鍍技術,詳而言之,係關於一種於絕緣基板上執行電鍍之金屬電鍍沈積方法。
習知絕緣基板之電鍍技術,其形成金屬化圖案的關鍵步驟,在於絕緣基板上欲形成金屬化圖案的位置須電性連接至產生還原反應的陰極(負極)上,使得鍍液中金屬離子透過還原反應使金屬沈積於絕緣基板上。例如,當絕緣基板特定位置欲鍍上銅時,須先將絕緣基板上不想鍍上銅的區域遮蔽,接著將該絕緣基板置於鍍液中,並使得該特定位置電性連接至電鍍系統的負極,鍍液中銅離子將還原至該絕緣基板特定位置上而形成金屬化圖案。
在電鍍工藝中,所使用鍍液有分酸性及鹼性兩種,其中,鹼性鍍液因製程相容性問題,故於加工步驟上受到許多限制,相較之下,酸性鍍液則較容易處理。其主因在於電鍍的遮蔽材料多使用感光阻層,如乾膜或光阻,該些材料具有抗酸但不抗鹼的特性,當乾膜或光阻置入鹼性鍍液中,會產生附著性不佳的問題。目前在鹼性鍍液下形成電鍍金屬的方法,常見的有使用電鍍線及使用硬化後的阻層等兩種。
如第1A-1G圖所示,係表示習知利用電鍍線執行於鍍液中電鍍金屬的剖視圖。於該些圖式中,先於絕緣基板1上濺鍍一層導電層2,接著塗佈阻層3以形成待鍍圖案30 及電鍍線31(如第1C’圖所示),在一般電鍍銅鎳銀製程中,電鍍銅為酸性鍍液,而電鍍銀為鹼性鍍液,故兩者須分開處理。當絕緣基板1被置於酸性鍍液進行電鍍金屬製程時,由於阻層3可抗酸,因此不會產生附著性不佳的問題,待金屬銅4沈積於絕緣基板1上的待鍍圖案30位置及電鍍線31位置後,則移除阻層3及裸露出來的導電層2,接著如第1G圖所示,再進行電鍍鎳銀製程,其中,由於阻層3不抗鹼而必須事先移除,待鍍圖案30則是透過電鍍線31連接至電鍍系統的負極以完成金屬銀5沈積。因此,為了利用鹼性鍍液在絕緣基板1表面選擇性地鍍上金屬層,整個絕緣基板1的金屬化結構除待鍍圖案30外還有電性連結各待鍍圖案30的電鍍線31。當兩個待鍍圖案30之間存在含銅鎳銀之電鍍線31時,切割過程刀片或雷射光將受到電鍍線31影響,將導致刀鋒劃到金屬時使刀片受損,或者打到電鍍線31表面之雷射光點,其能量因金屬反射而導致絕緣基板1無法切割完全。又電鍍線31另一個缺點在於,待鍍圖案30因電鍍線31彼此電性相連,故在以整片絕緣基板1作各個待鍍圖案30之開路或短路測試時,會因電鍍線31所形成之電性相連而無法成功執行測試。
如第2圖所示,係表示習知使用硬化後的阻層執行於鍍液中電鍍金屬的剖視圖。此電鍍方法與第1圖所示方法相似,同樣逐步形成絕緣基板1、導電層2及阻層3以形成待鍍圖案30(如第2C’圖所示),於酸性鍍液中電鍍完後形成金屬銅4,此時將不移除阻層3,而是透過烘烤步驟固 化阻層3(如第2D至2E圖所示,阻層3硬化改變成為阻層3’),接著鍍鎳層,再進入鹼性鍍液電鍍以形成金屬銀5的沈積,本方法是利用硬化後的阻層3’仍具有一點點抗鹼特性,但需要在很短時間內將金屬電鍍完成。例如,乾膜曝光顯影後於電鍍前必須進行烘烤步驟,或者光阻於顯影完後必須執行硬烤程序以增加固化效果,如此可提供乾膜或光阻於鹼性鍍液中的抗鹼能力。然而這種製程方式的穩定性較差,阻層於鹼性鍍液中仍有剝離(Peeling)的風險,其原因在於阻層移除常使用如NaOH的鹼性溶液,故前述方法在量產良率考量下,並非穩定的作法。再者,過度硬化的阻層3’於電鍍後的移除阻層步驟中,將造成殘膜留於金屬間狹小縫隙,該些殘膜不易清除。
目前於鹼性鍍液中的金屬電鍍仍有待改進空間,特別是習知使用電鍍線恐造成分離切割的影像,若採硬化後的阻層則無法穩定良率的量產,因而恐須耗費更多時間及成本於電鍍銀的程序上,因此,如何找出一種可適用於鹼性鍍液中之電鍍金屬之方法,可簡化製作程序且降低成本,實屬本領域之技術人員所應面對的課題。
鑒於上述習知技術之缺點,本發明之目的在於透過導電層與遮蔽層的設計,可於酸性或鹼性鍍液中達到電鍍金屬的功效。
為達前述目的及其他目的,本發明提供一種金屬電鍍沈積方法,係包括:提供形成有導通孔於其中之絕緣基板; 於該絕緣基板之第一表面上形成第一導電層,並於該第一導電層上局部形成阻層以使未覆蓋該阻層之第一導電層形成待鍍區域;將該絕緣基板置於第一類鍍液中使得第一金屬層沈積於該待鍍區域中;移除該阻層及該阻層下方之第一導電層;於該絕緣基板相對該第一表面之第二表面上形成第二導電層,並於該第二導電層上形成遮蔽層;將該絕緣基板置於第二類鍍液中使得第二金屬層沈積於該待鍍區域之第一金屬層上;以及移除該遮蔽層及該第二導電層。
在上述發明中,前半段於酸性鍍液中電鍍金屬並非限定必要,換言之,本發明所述之電鍍金屬方法對於酸性鍍液、鹼性鍍液皆適用,例如,該第一類鍍液為酸性鍍液而該第二類鍍液為鹼性或酸性鍍液。
於一實施型態中,該導通孔係由導電銀膠或電鍍銅所構成。
於另一實施型態中,於該待鍍區域中沈積該第二金屬層,係透過該導通孔及該第二導電層電性連接至一電鍍系統之陰極,俾使所沈積之該第二金屬層為電鍍鎳層及銀層。
於又一實施型態中,該遮蔽層係為抗鍍膠帶或是防鍍液滲入之治具。
此外,本發明復提供一種金屬電鍍沈積方法,係包括:提供具有導通孔於其中之絕緣基板,且於該絕緣基板之第一表面上形成第一金屬層;於該絕緣基板相對該第一表面之第二表面上形成第二導電層,並於該第二導電層上形成遮蔽層;將該絕緣基板置於第二類鍍液中使得第二金 屬層沈積於該第一金屬層上;以及移除該遮蔽層及該第二導電層。
相較於習知技術,本發明提出一種金屬電鍍沈積方法,利用絕緣基板之兩表面間的電性連通以執行還原沈積程序,該方法不僅適用於酸性鍍液,亦適用於鹼性鍍液中,故與採用電鍍線或加強固化的阻層來進行鹼性鍍液中電鍍沈積的習知方法相比較,本發明確實可克服以往採用電鍍線或硬化阻層可能產生的問題或缺陷,如此將有助於產品良率提升及成本控管。
以下係藉由特定的具體實施形態說明本發明之技術內容,熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點與功效。本發明亦可藉由其他不同的具體實施形態加以施行或應用,本說明書中的各項細節亦可基於不同觀點與應用,在不悖離本發明之精神下進行各種修飾與變更。
本說明書所附圖式所繪示之結構、比例、大小等,均僅用以配合說明書所揭示之內容,以供熟悉此技藝之人士之瞭解與閱讀,並非用以限定本發明之範圍。任何結構之修飾、比例關係之改變或大小之調整,在不影響本發明所能產生之功效及所能達成之目的下,均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時,本說明書中所引用之如「上」或「一」等之用語,亦僅為便於敘述之明瞭,而非用以限定本發明可實施之範圍,其相對關係之改 變或調整,在無實質變更技術內容下,當亦視為本發明可實施之範疇。
請參閱第3A至3L圖,係表示利用本發明之金屬電鍍沈積方法執行於鍍液中電鍍金屬的剖視圖。於此須說明者,本發明所揭露之方法能適用於酸性鍍液或鹼性鍍液。於本實施例中,將具體說明電鍍金屬的程序,其中,前段是在酸性鍍液下進行金屬銅的電鍍,後段則是在鹼性鍍液下進行金屬銀的電鍍,且所論述的金屬或鍍液種類僅為例示而非限制。
如第3A圖所示,首先提供一絕緣基板10,具有位於上下相對的第一表面和第二表面,其中,該絕緣基板的材料10可為氮化鋁或氧化鋁所構成。
如第3B圖所示,形成導通孔11於絕緣基板10的特定位置中,該導通孔11材料可為導電銀膠或電鍍銅,其中,該導通孔11可於導電銀膠填覆或電鍍銅過程中,作為絕緣基板10之第一表面和第二表面之間的電性連接。
如第3C圖所示,形成第一導電層20於絕緣基板10上的第一表面,其中,該第一導電層20為包含透過濺鍍方式所形成的鈦層及銅層。
如第3D圖所示,於絕緣基板10之第一表面上形成一層阻層80,以使未覆蓋該阻層80之第一導電層20形成待鍍區域81。該阻層80可為乾膜或光阻,可用於遮蔽不想電鍍的部份(即非待鍍區域),換言之,可依據欲鍍的圖案分布,使阻層80形成於第一表面的特定位置,而將提供 電鍍部分則形成為待鍍區域81。另外,第3D’圖係表示第3D圖剖視結構的俯視圖,其中,待鍍區域81即為欲電鍍金屬的區域。
如第3E圖所示,將第3D圖之絕緣基板10置於酸性鍍液中,以於待鍍區域81中沈積形成第一金屬層40,具體而言,因為是在酸性鍍液中操作,故該第一金屬層40可為電鍍所形成的銅層。
如第3F圖所示,係將第3E圖之阻層80移除。由於阻層80通常有不抗鹼的特性,由於習知採用保留硬化後阻層80來進行鹼性鍍液的電鍍,可能造成殘膜遺留在金屬之間的狹小縫隙的問題,故本實施例非透過阻層80硬化的技術,故不會有阻層於鹼性鍍液中有剝離(Peeling),或殘膜留於金屬間狹小縫隙內等品質不穩定性之情況。
如第3G圖所示,係移除阻層80下方之第一導電層20,即第一表面上裸露出的部分第一導電層20,如此所沈積的第一金屬層40在電性上將形成孤立狀態,換言之,在移除阻層80後將所裸露出之第一導電層20部分一併移除,使得如該圖中所示,每一個第一金屬層40無法透過第一導電層20形成電性連接,如此將有助於各第一金屬層40所形成電鍍圖案之開路或短路測試。
如第3H圖所示,形成第二導電層60於絕緣基板10相對該第一表面之第二表面上,其中,該第二導電層60可為僅透過濺鍍方式所形成的銅層。
如第3I圖所示,於絕緣基板10之第二表面的第二導 電層60上形成遮蔽層70,其目的是為了防止第二表面的第二導電層60裸露,以避免後續進行電鍍過程有金屬沈積於該第二表面上,其中,該遮蔽層70可為抗鍍膠帶或者是採用特定防鍍液滲入之治具。
如第3J圖所示,將第3I圖之絕緣基板10置於鹼性鍍液中,以於待鍍區域之第一金屬層40上形成第二金屬層50的沈積。將第二金屬層50沈積於待鍍圖案上的作法,係利用導通孔11及第二導電層60,藉以電性連接至電鍍系統之負極(陰極),使得金屬離子沈積於該第一金屬層40上,以達到電鍍金屬之目的。因為是在鹼性鍍液中操作,故該第二金屬層50可為電鍍所形成的銀層。
此外,在另一項實施例中,如第3J圖所示,該第二金屬層50之形成可先將絕緣基板10置於酸性鍍液中,以於待鍍區域之第一金屬層40上形成阻障層(未圖示),例如電鍍鎳,接著再將絕緣基板10置於鹼性鍍液中,以於該電鍍鎳層上再形成電鍍銀的沈積。換言之,該第二金屬層50可包含電鍍所形成的鎳層及銀層。
如第3K和3L圖所示,係依序將第3J圖之遮蔽層70及第二導電層60移除。藉此同樣可完成類似第1G圖或第2H圖所示之結構,如圖所示,該第二金屬層50係形成於該第一金屬層40上。
另外,於本發明又一具體實施例中,提供具有導通孔於其中之絕緣基板,且於該絕緣基板之第一表面上形成有第一金屬層,在相對於該絕緣基板之第一表面的第二表面 上形成第二導電層,並於該第二導電層上形成遮蔽層,將絕緣基板置於第二類鍍液中,使得第二金屬層沈積於該第一金屬層上,最後,移除該遮蔽層及該第二導電層。於本實施例中,即提供具有第一金屬層之絕緣基板(如第3G圖所示),之後進行第3H-3L圖之程序,以完成金屬電鍍沈積,換言之,本發明並非限定第一金屬層和第二金屬層要依序形成,亦可以具有金屬層之絕緣基板來執行本發明所述之方法。
藉由本發明所述之金屬電鍍方法,使得絕緣基板於酸性或鹼性鍍液中皆可執行電鍍金屬的程序,其中,利用第二導電層及遮蔽層的形成,讓連接電鍍系統之負極的電子經第二導電層、導通孔、第一導電層、第一金屬層,而於第一金屬層表面與金屬離子電性結合,使得金屬還原沉積於第一金屬層表面上,如此,絕緣基板兩個表面皆可利用前述方法形成金屬層,將可克服習知採用電鍍線或硬化阻層等方法可能產生的問題。
綜上所述,本發明之金屬電鍍沈積方法,透過絕緣基板兩個表面之間的電性互通來執行還原沈積,不僅可適用於酸性鍍液,亦可用於鹼性鍍液中,再者,電鍍圖案時無須顯露在外之電鍍線,也不須要使用加強固化的阻層,即可穩定地在酸性或鹼性鍍液中進行金屬電鍍沈積,相較於習知技術,不僅無複雜程序且有助提高產品良率。
上述實施形態僅例示性說明本發明之原理及其功效,而非用於限制本發明。任何熟習此項技藝之人士均可 在不違背本發明之精神及範疇下,對上述實施形態進行修飾與改變。因此,本發明之權利保護範圍,應如後述之申請專利範圍所列。
1、10‧‧‧絕緣基板
2‧‧‧導電層
3、3’、80‧‧‧阻層
30‧‧‧待鍍圖案
31‧‧‧電鍍線
4‧‧‧金屬銅
5‧‧‧金屬銀
11‧‧‧導通孔
20‧‧‧第一導電層
40‧‧‧第一金屬層
50‧‧‧第二金屬層
60‧‧‧第二導電層
70‧‧‧遮蔽層
81‧‧‧待鍍區域
第1A-1G圖係為習知利用電鍍線執行於鍍液中電鍍金屬的剖視圖;第2A-2H圖係為習知使用硬化後的阻層執行於鍍液中電鍍金屬的剖視圖;以及第3A-3L圖係表示利用本發明之金屬電鍍沈積方法執行於鍍液中電鍍金屬的剖視圖。
10‧‧‧絕緣基板
11‧‧‧導通孔
20‧‧‧第一導電層
40‧‧‧第一金屬層
50‧‧‧第二金屬層
60‧‧‧第二導電層
70‧‧‧遮蔽層

Claims (11)

  1. 一種金屬電鍍沈積方法,係包括:提供形成有導通孔於其中之絕緣基板;於該絕緣基板之第一表面上形成第一導電層,並於該第一導電層上局部形成阻層以使未覆蓋該阻層之第一導電層形成待鍍區域;將該絕緣基板置於第一類鍍液中使得第一金屬層沈積於該待鍍區域中;移除該阻層及該阻層下方之第一導電層;於該絕緣基板相對該第一表面之第二表面上形成第二導電層,其中該第二導電層經由該導通孔及該第一導電層以電性連接該第一金屬層,並於該第二導電層上形成遮蔽層;將該絕緣基板置於第二類鍍液中,經由該第二導電層,以電鍍第二金屬層沈積於該待鍍區域之該第一金屬層上;以及移除該遮蔽層及該第二導電層。
  2. 如申請專利範圍第1項所述之金屬電鍍沈積方法,其中,該絕緣基板為氮化鋁或氧化鋁。
  3. 如申請專利範圍第1項所述之金屬電鍍沈積方法,其中,該導通孔係由導電銀膠或電鍍銅所構成。
  4. 如申請專利範圍第1項所述之金屬電鍍沈積方法,其中,該第一導電層係透過濺鍍方式所成形之鈦層及銅層。
  5. 如申請專利範圍第1項所述之金屬電鍍沈積方法,其中,該阻層為乾膜或光阻。
  6. 如申請專利範圍第1項所述之金屬電鍍沈積方法,其中,該第一金屬層係為電鍍銅層。
  7. 如申請專利範圍第1項所述之金屬電鍍沈積方法,其中,該第二導電層係透過濺鍍方式所成形之銅層。
  8. 如申請專利範圍第1項所述之金屬電鍍沈積方法,其中,於該待鍍區域中沈積該第二金屬層,係透過該導通孔及該第二導電層電性連接至一電鍍系統之陰極,俾使所沈積之該第二金屬層為電鍍鎳層及銀層。
  9. 如申請專利範圍第1項所述之金屬電鍍沈積方法,其中,該遮蔽層係為抗鍍膠帶或是防鍍液滲入之治具。
  10. 如申請專利範圍第1項所述之金屬電鍍沈積方法,其中,該第一類鍍液為酸性鍍液且該第二類鍍液為鹼性或酸性鍍液。
  11. 一種金屬電鍍沈積方法,係包括:提供具有導通孔於其中之絕緣基板,且於該絕緣基板之第一表面上形成第一金屬層;於該絕緣基板相對該第一表面之第二表面上形成第二導電層,並於該第二導電層上形成遮蔽層;將該絕緣基板置於鍍液中,且使該導通孔電性連接該第二導電層,以電鍍第二金屬層沈積於該第一金屬層上;以及移除該遮蔽層及該第二導電層。
TW101123399A 2012-06-29 2012-06-29 Metal plating deposition method TWI437137B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101123399A TWI437137B (zh) 2012-06-29 2012-06-29 Metal plating deposition method
CN201210300937.1A CN103517571B (zh) 2012-06-29 2012-08-22 金属电镀沉积方法
US13/623,480 US9204555B2 (en) 2012-06-29 2012-09-20 Method of electroplating and depositing metal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101123399A TWI437137B (zh) 2012-06-29 2012-06-29 Metal plating deposition method

Publications (2)

Publication Number Publication Date
TW201400647A TW201400647A (zh) 2014-01-01
TWI437137B true TWI437137B (zh) 2014-05-11

Family

ID=49776999

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101123399A TWI437137B (zh) 2012-06-29 2012-06-29 Metal plating deposition method

Country Status (3)

Country Link
US (1) US9204555B2 (zh)
CN (1) CN103517571B (zh)
TW (1) TWI437137B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104902689A (zh) * 2014-03-05 2015-09-09 立诚光电股份有限公司 制造线路的方法及具有电路图案的陶瓷基板
CN105722338A (zh) * 2014-12-03 2016-06-29 北大方正集团有限公司 电路板的制备方法
GB2547426A (en) * 2016-02-16 2017-08-23 Vodafone Ip Licensing Ltd Telecommunications network communication sessions
CN107484330A (zh) * 2016-06-07 2017-12-15 鹏鼎控股(深圳)股份有限公司 高频铜银混合导电线路结构及其制作方法
US10002848B1 (en) * 2017-06-12 2018-06-19 Powertech Technology Inc. Test method for a redistribution layer
CN108828844B (zh) * 2018-06-15 2021-03-23 深圳市华星光电半导体显示技术有限公司 降低母板翘曲的成膜方法
KR102239209B1 (ko) * 2018-10-24 2021-04-12 대산전자(주) 도금방법 및 도금체

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3013667C2 (de) * 1980-04-09 1983-01-20 Wilhelm Ruf KG, 8000 München Leiterplatte und Verfahren zu deren Herstellung
US4958216A (en) * 1987-03-23 1990-09-18 Kyocera Corporation Package for housing semiconductor elements
US4834821A (en) * 1988-01-11 1989-05-30 Morton Thiokol, Inc. Process for preparing polymeric materials for application to printed circuits
US6596624B1 (en) * 1999-07-31 2003-07-22 International Business Machines Corporation Process for making low dielectric constant hollow chip structures by removing sacrificial dielectric material after the chip is joined to a chip carrier
US6322684B1 (en) * 1999-09-07 2001-11-27 Lynntech, Inc Apparatus and method for electroplating or electroetching a substrate
JP2005072168A (ja) * 2003-08-22 2005-03-17 Nitto Denko Corp 両面配線回路基板およびその製造方法
US20110061234A1 (en) * 2009-09-15 2011-03-17 Jun-Chung Hsu Method For Fabricating Carrier Board Having No Conduction Line

Also Published As

Publication number Publication date
TW201400647A (zh) 2014-01-01
CN103517571A (zh) 2014-01-15
CN103517571B (zh) 2016-06-08
US9204555B2 (en) 2015-12-01
US20140001051A1 (en) 2014-01-02

Similar Documents

Publication Publication Date Title
TWI437137B (zh) Metal plating deposition method
JP6203988B1 (ja) キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法
TWI291221B (en) Printed circuit board, flip chip ball grid array board and method of fabricating the same
TWI334320B (en) Fabricating method of gold finger of circuit board
US20120138336A1 (en) Printed circuit board and method of manufacturing the same
TW201221705A (en) Copper foil for printed wiring board, method for producing said copper foil, resin substrate for printed wiring board, and printed wiring board
CN102958280B (zh) 分段金手指的镀金方法
TW200512871A (en) Method of selectively making copper using plating technology
WO2019127676A1 (zh) 阵列基板及其上电极线图案的制备方法和液晶显示面板
JP6231079B2 (ja) 金属が充填されたビアを有するセラミック基板からなるセラミックプリント基板を製造する方法
WO2010140725A1 (ko) 박막 금속 전도선의 형성 방법
TWI458414B (zh) A substrate conduction process method
JP6677717B2 (ja) エレクトロクロミックデバイスのための導電性支持体、それを組み込んだエレクトロクロミックデバイス及びその製造
JP4195706B2 (ja) プリント配線板およびその製造方法
CN106231817A (zh) 一种hdi板的制作方法
CN105070698A (zh) 晶圆级焊锡微凸点及其制作方法
JP2004512698A (ja) プリント回路板製造での、酸化プロセスに代わる、微細な線形成のための銅箔への金属処理の使用
US9332652B2 (en) Process for etching a recessed structure filled with tin or a tin alloy
CN107920427A (zh) 电路板的金属连接结构的制备方法和印刷电路板
CN103140042B (zh) 印刷电路板无电镀导线之表面处理方法
JP2017123387A (ja) 配線基板の製造方法、配線基板
JP2006186059A (ja) 多層プリント配線板及びその製造方法
CN104902689A (zh) 制造线路的方法及具有电路图案的陶瓷基板
TW200425811A (en) Method of raising manufacturing-yield of circuit board
CN102421257A (zh) 印刷电路板无电镀导线之表面处理并回蚀方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees