TWI436321B - 影像顯示系統 - Google Patents

Description

影像顯示系統

本發明係有關於一種影像顯示系統，特別有關於一種閘極驅動器(gate driver)。

第1圖係為畫素矩陣之一實施例。如圖所示，畫素矩陣(pixel array)100中同一行上的畫素共用一條資料線。舉例而言，第一行之畫素P11、P21與P31共用資料線D1、第二行之畫素P12、P22與P32共用資料線D2。因此，同一行上的畫素必須分時啟動，才能使其上畫素共享一條資料線。如第1圖所示，不同列畫素之閘極驅動信號S1”、S2”、S3”…為作用區間錯開之脈波。如此一來，便可使同一行上的畫素共用一條資料線。

然而，如何以最小的電路面積產生閘極驅動信號S1”、S2”、S3”…，則為本技術領域一項重要課題。

本發明揭露一種影像顯示系統，包括畫素矩陣、控制晶片與閘極驅動器。畫素矩陣具有一第一列畫素及一第二列畫素，控制晶片用以產生垂直起始脈波，而閘極驅動器用以驅動畫素矩陣，並且閘極驅動器包括一第一側驅動電路以及一第二側驅動電路。第一側驅動電路，設置於畫素矩陣之一側，並包括一第一移位暫存器，耦接至畫素矩陣，用以於第一時間時接收一第一移位信號，產生一第二移位信號，使得閘極驅動器輸出一第一閘極驅動信號至畫素矩陣，以便驅動第一列畫素。第二側驅動電路，相對第一側驅動電路設置於畫素矩陣之另一側，並且包括一第二移位暫存器，用以於第一時間時接收一第三移位信號，輸出一第四移位信號；以及一第三移位暫存器，耦接至第二移位暫存器，用以於第一時間時接收第四移位信號，產生一第五移位信號，使得閘極驅動器輸出一第二閘極驅動信號，以便驅動該第二列畫素，其中第一移位信號與第三移位信號係根據垂直起始脈波所同時產生的，並且第二移位信號與第四移位信號係同時輸出。

此外，在另一種實施方式中，第一側驅動電路更包括第四移位暫存器以及第一至第四開關，而第二側驅動電路更包括第五至第八開關。第四移位暫存器係耦接至第一移位暫存器，用以於第一時間時接收第二移位信號，產生第六移位信號，並且第六移位信號與第五移位信號同時輸出。第一開關係耦接於第一移位暫存器之輸入端與控制晶片之間，而第二開關係耦接於第一移位暫存器之輸出端與第四移位暫存器之輸入端之間。第三開關係耦接於該第四移位暫存器之輸入端與控制晶片之間，用以於第一時間時傳遞根據垂直起始脈波所產生的第七移位信號。第四開關係耦接於第四移位暫存器之輸出端與第一移位暫存器之輸入端之間，而第五開關係耦接於第二移位暫存器之輸入端與控制晶片之間。第六開關係耦接於第二移位暫存器之輸出端與第三移位暫存器之輸入端之間，而第七開關係耦接於第三移位暫存器之輸入端與控制晶片之間，用以於第一 時間時傳遞根據垂直起始脈波所產生的第八移位信號，其中第七移位信號與第八移位信號係根據垂直起始脈波而同時產生的。第八開關係耦接於第三移位暫存器之輸出端與第二移位暫存器之輸入端之間。第一、第二、第五與第六開關於第一時間導通且於第二時間不導通，而第三、第四、第七與第八開關於第一時間不導通且於第二時間導通。前述的第一、第二時間閘極驅動器分別提供正掃、反掃畫素矩陣的功能。

以下列舉本發明數種實施方式與相關圖式。

第2圖係為依據本發明實施例中影像顯示系統之方塊圖。如圖所示，閘極驅動器202包括一第一側驅動電路202_1以及一第二側驅動電路202_2分別設置在畫素矩陣204兩側，其中第一側驅動電路202_1係設置於畫素矩陣204之左側，第二 側驅動電路202_2 係位設置於畫素矩陣204之右側。畫素矩陣204上半部之畫素由第一側驅動電路202_1負責驅動，而下半部之畫素則由第二側驅動電路202_2負責驅動。為了說明方便，第2圖僅繪製出6列畫素所需要的閘極驅動信號之相關產生電路。如圖所示，第一側驅動電路202_1至少包括第一移位暫存器SR11與第四移位暫存器SR12，而第二側驅動電路202_2亦至少包括第二移位暫存器SR21與第三移位暫存器SR22。在本實施例中，第一移位暫存器SR11、第二移位暫存器SR21、第三移位暫存器SR22、第四移位暫存器SR12中之每一者皆用以根據所接收到之信號(例如來自前一級移位暫存器所輸出之移位信號或來自控制晶片206之垂直起始脈波(vertical start pulse，STV)，產生移位信號傳遞至下一級移位暫存器。於本案所提及之移位暫存器會將其輸入信號延遲後輸出，凡是有延遲輸入信號功能的電路皆可用來實現本案所述之移位暫存器。

第一側驅動電路202_1內的第一移位暫存器SR11具有一輸入端In11以及一輸出端Out11，而輸出端Out11所提供的第二移位信號SH3將由對應之邏輯電路210與緩衝器212作用，轉換為一第一閘極驅動信號S3，以便驅動畫素矩陣204的一第一列畫素。第二側驅動電路202_2內的第二移位暫存器SR21具有一輸入端In21以及一輸出端Out21，而輸入端In21所接收的第三移位信號SH8與第一移位暫存器SR11之輸入端In11上的第一移位信號SH2同步(此說明書將「同步」狀態定義為兩信號同時切為高準位、且同時切為低準位)。換言之，第二移位暫存器SR21之輸入端In21所接收的第三移位信號SH8與第一移位暫存器SR11之輸入端In11上的第一移位信號SH2係根據垂直起始脈波STV而同時(同步)產生的。第二側驅動電路202_2內的第三移位暫存器SR22具有一輸入端In22以及一輸出端Out22，其中輸入端In22用以接收第二移位暫存器SR21之輸出端Out21所傳來的第四移位信號SH9，並且輸出端Out22所輸出的第五移位信號SH10將經由對應之邏輯電路214與緩衝器216轉換為第二閘極驅動信號S4，以驅動畫素矩陣204上的第二列畫素。必須注意的是，與第一移位暫存器SR11與第三移位暫存器SR22相較，第二移位暫存器SR21之輸出端Out21的第四移位信號SH9並沒有對應的邏輯電路與緩衝器。事實上，輸出端Out21的第四移位信號SH9沒有直接對應驅動畫素矩陣204中的任何一列。

於本實施例中，第一側驅動電路202_1更包括第四移位暫存器SR12與第一~第四開關T11、T12、T21、T22，第二側驅動電路202_2更包括第五~第八開關T13、T14、T23、T24。在本實施例中，在一第一時間中，閘極驅動器202係操作在一正掃模式下，導通的開關包括位於第一側驅動電路202_1的第一、第二開關T11與T12以及位於第二側驅動電路202_2的第五、第六開關T13與T14，而在一第二時間中，閘極驅動器202係操作在一反掃模式下，導通的開關包括位於第一側驅動電路202_1的第三，第四開關T21與T22以及位於第二側驅動電路202_2的第七、第八開關T23與T24。

第四移位暫存器SR12具有一輸入端In12以及一輸出端Out12，其中輸入端In12耦接至第一移位暫存器SR11之輸出端Out11。第一開關T11耦接於第一移位暫存器SR11之輸入端In11與控制晶片206之間。第二開關T12耦接於第一移位暫存器SR11之輸出端Out11與第四移位暫存器SR12之輸入端In12之間。第五開關T13耦接於第二移位暫存器SR21之輸入端In21與控制晶片206之間。第六開關T14耦接於第二移位暫存器SR21之輸出端Out21與第三移位暫存器SR22之輸入端In22之間。第三開關T21耦接於第四移位暫存器SR12之輸入端In12與控制晶片206之間。第四開關T22耦接於第四移位暫存器SR12之輸出端Out12與第一移位暫存器SR11之輸入端In11之間。第七開關T23耦接於第三移位暫存器SR22之輸入端In22與控制晶片206之間。第八開關T24耦接於第三移位暫存器SR22之輸出端Out22與第二移位暫存器SR21之輸入端In21之間。控制晶片206乃用於提供控制信號，例如，垂直起始脈波STV，使閘極驅動器202(包括第一側與第二側驅動電路202_1與202_2)據以驅動畫素矩陣204內的各列畫素。垂直起始脈波STV可更經由一緩衝裝置208放大後同時輸入閘極驅動器202。

在第一時間中，第一、第二開關T11、T12、第五、第六開關T13及T14設定為導通，第三、第四、第七及第八開關T21、T22、T23及T24設定為不導通。因此，第一移位暫存器SR11會經由第一開關T11接收第一移位信號SH2，並經由第二開關T12將第二移位信號SH3輸出至第四移位暫存器SR12。再者，第二移位暫存器SR21會經由第五開關T13接收第三移位信號SH8，並經由第六開關T14將第四移位信號SH9輸出至第三移位暫存器SR22。接著，第四移位暫存器SR12則根據第二移位信號SH3，產生第六移位信號SH4，而第三移位暫存器SR22則根據第四移位信號SH9，產生第五移位信號SH10。由於第一閘極驅動信號S3是根據第二移位信號SH3所產生，而第二閘極驅動信號S4是根據第五移位信號SH10，故第一閘極驅動信號S3先於第二閘極驅動信號S4產生。

在第二時間中，第一、第二、第五及第六開關T11、T12、T13及T14設定為不導通，第三、第四、第七及第八開關T21、T22、T23及T24設定為導通。因此，第四移位暫存器SR12經由第三開關T21接收第七移位信號SH5，再根據第七移位信號SH5產生第六移位信號SH4，並經由第四開關T22將第六移位信號SH4輸出至第一移位暫存器SR11。第三移位暫存器SR22會經由第七開關T23接收第八移位信號SH11，再根據第八移位信號SH11產生第五移位信號SH10，並經由第八開關T24將第五移位信號SH10輸出至第二移位暫存器SR21。

接著，第一移位暫存器SR11則根據第六移位信號SH4，產生第二移位信號SH3，而第二移位暫存器SR21則根據第五移位信號SH10，產生第四移位信號SH9。此時由於第二閘極驅動信號S4是根據第五移位信號SH10所產生，而第一閘極驅動信號S3是根據第二移位信號SH3，故第二閘極驅動信號S4先於產生第一閘極驅動信號S3。

接著，請參照第2圖，閘極驅動器202更包括複數個移位暫存器SR31~SR34、SR41~SR44以及複數個開關T31~T38與T41~T48，其中第五至第八移位暫存器SR32、SR31、SR41與SR42以及第九至第十六開關T42、T32、T41、T31、T33、T43、T34與T44係設置於第一側驅動電路202_1之中，並且第九至第十二移位暫存器SR34、SR33、SR43與SR44以及第十七至第二十四開關T46、T36、T45、T35、T37、T47、T38與T48係設置於第二側驅動電路202_2之中。

如圖中所示，第五移位暫存器SR32係設置於第一開關T11與控制晶片206之間，第六移位暫存器SR31係設置於第五移位暫存器SR32與控制晶片206之間，第七移位暫存器SR41係設置於第三開關T21與控制晶片206之間，且第八移位暫存器SR42係設置於第七移位暫存器SR41與控制晶片206之間。再者，第九移位暫存器SR34係設置於第五開關T13與控制晶片206之間，第十移位暫存器SR33係設置於第九移位暫存器SR34與控制晶片206之間，第十一移位暫存器SR43係設置於第七開關T23與控制晶片206之間，且第十二移位暫存器SR44係設置於第十一移位暫存器SR43與控制晶片206之間。

第十、第十二、第十三、第十五、第十八、第二十、第二十一與第二十三開關T32、T31、T33、T34、T36、T35、T37與T38乃為第一時間時，與第一、第二、第五與第六開關T11…T14一起導通，以允許根據垂直起始脈波STV所產生的移位信號SH1~SH12可由上而下在圖中所有移位暫存器間傳遞。舉例而言，第六移位暫存器SR31會經由第十二開關T31接收來自緩衝裝置208之垂置起始脈波STV，據以產生第九移位信號SH1，再經由第十開關T32輸出至第五移位暫存器SR32。此時，第九移位信號SH1亦藉由對應的邏輯電路與緩衝器轉換為第三閘極驅動信號S1。第十移位暫存器SR33亦會經由第二十開關T35接收來自緩衝裝置208之垂置起始脈波STV，據以產生第十移位信號SH7，再經由第十八開關T36輸出至第九移位暫存器SR34。接著，第五移位暫存器SR32根據第九移位信號SH1，產生第一移位信號SH2，再經由第一開關T11輸出 至第一移位暫存器SR11。此時，第一移位信號SH2亦藉由對應的邏輯電路與緩衝器轉換為第四閘極驅動信號S2。第九移位暫存器SR33亦根據第十移位信號SH7，產生第三移位信號SH8，再經由第五開關T13輸出至第二移位暫存器SR21。

接下來，第一移位暫存器SR11會根據第一移位信號SH2，產生第二移位信號SH3，並經由第二開關T12將第二移位信號SH3輸出至第四移位暫存器SR12。此時，第二移位信號SH3亦藉由對應的邏輯電路210與緩衝器212轉換為第一閘極驅動信號S3。第二移位暫存器SR21會根據第三移位信號SH8，產生第四移位信號SH9，並經由第六開關T14將第四移位信號SH9輸出至第三移位暫存器SR22。接著，第四移位暫存器SR12則根據第二移位信號SH3，產生第六移位信號SH4，並經由第十三開關T33輸出至第七移位暫存器SR41。第三移位暫存器SR22則根據第四移位信號SH9，產生第五移位信號SH10，並經由第二十一開關T37輸出至第十一移位暫存器SR43。此時，第五移位信號SH10亦會藉由對應的邏輯電路214與緩衝器216轉換為第二閘極驅動信號S4。

接著，第七移位暫存器SR41則根據第六移位信號SH4，產生第七移位信號SH5，並經由第十五開關T34輸出至第八移位暫存器SR42。第十一移位暫存器SR43則根據第五移位信號SH10，產生第八移位信號SH11，並經由第二十三開關T38輸出至第十二移位暫存器SR44。此時，第八移位信號SH11亦會藉由對應的邏輯電路與緩衝器轉換為第五閘極驅動信號S5。接著，第八移位暫存器SR42則根據第七移位信號SH5，產生第十一移位信號SH6，而第十二移位暫存器SR43則根據第八移位信號SH11，產生第十二移位信號SH12。此時，第十二移位信號SH12亦會藉由對應的邏輯電路與緩衝器轉換為第六閘極驅動信號S6。由於第一閘極驅動信號S3是根據第二移位信號SH3所產生，而第二閘極驅動信號S4是根據第五移位信號SH10，故第一閘極驅動信號S3先於第二閘極驅動信號S4產生。

由於位於第一側驅動電路202_1中第一開關T11上方的第六、第五移位暫存器SR31與SR31和位於第二側驅動電路202_2中第五開關T13上方的第九、第十移位暫存器SR34與SR33具有相同數量，因此第一時間時，根據垂直起始脈波STV所產生的第一、第三移位信號SH2與SH8得以同時傳遞至移位暫存器SR11與SR21的輸入端In11與In21。換言之，第九移位信號SH1與第十移位信號SH7會同時產生，第一移位信號SH2與第三移位信號SH8會同時產生，第二移位信號SH3與第四移位信號SH9會同時產生，依此類推。相較於傳統控制晶片需為畫素矩陣兩側的驅動電路供應具有不同延遲量的垂直起始脈波STV，本案使用之控制晶片206僅需以單一腳位輸出垂直起始脈波STV即可。第一側與第二側驅動電路202_1與202_2本身之設計即可確保垂直起始脈波STV所產生的移位信號SH1~SH12於第一側與第二側驅動電路202_1與202_2之同步傳遞。因此控制晶片206的腳位需求量較少，且電路設計較簡易。此外，將垂直起始脈波STV自控制晶片206傳遞至第一側與第二側驅動電路202_1與202_2的緩衝裝置也僅需一組(208)即可。再者，由於本實施例中閘極驅動器之電路設計較簡易，故閘極驅動器所占的面積不大，可使兩側電路所占的邊框面積變小。

反觀第二時間時，第九、第十一、第十四、第十六、第十七、第十九、第二十二與第二十四開關T42、T41、T43、T44、T46、T45、T47與T48，則與第三、第四、第七與第八開關T21…T24一起導通，以允許根據垂直起始脈波STV所產生的移位信號SH1~SH12可由下而上在圖中所有移位暫存器間傳遞。舉例而言，第十二移位暫存器SR44會經由第二十四開關T48接收來自緩衝裝置208之垂置起始脈波STV，據以產生第十二移位信號SH12，再經由第二十二開關T47輸出至第十一移位暫存器SR43。此時，第十二移位信號SH12亦藉由對應的邏輯電路與緩衝器轉換為第六閘極驅動信號S6。第八移位暫存器SR42亦會經由第十六開關T44接收來自緩衝裝置208之垂置起始脈波STV，據以產生第十一移位信號SH6，再經由第十四開關T43輸出至第七移位暫存器SR41。接著，第十一移位暫存器SR43根據第十二移位信號SH12，產生第八移位信號SH11，再經由第七開關T23輸出至第三移位暫存器SR22。此時，第八移位信號SH11亦藉由對應的邏輯電路與緩衝器轉換為第五閘極驅動信號S5。第七移位暫存器SR41亦根據第十一移位信號SH6，產生第七移位信號SH5，再經由第三開關T21輸出至第四移位暫存器SR12。

接下來，第三移位暫存器SR22會根據第八移位信號SH11，產生第五移位信號SH10，並經由第八開關T24將第五移位信號SH10輸出至第二移位暫存器SR21。此時，第五移位信號SH10亦藉由對應的邏輯電路214與緩衝器216轉換為第二閘極驅動信號S4。第四移位暫存器SR12會根據第七移位信號SH5，產生第六移位信號SH4，並經由第四開關T22將第六移位信號SH4輸出至第一移位暫存器SR11。接著，第二移位暫存器SR21則根據第五移位信號SH10，產生第四移位信號SH9，並經由第十七開關T46輸出至第九移位暫存器SR34。第一移位暫存器SR11則根據第六移位信號SH4，產生第二移位信號SH3，並經由第九開關T42輸出至第五移位暫存器SR32。此時，第二移位信號SH3亦會藉由對應的邏輯電路210與緩衝器212轉換為第一閘極驅動信號S3。

接著，第九移位暫存器SR34則根據第四移位信號SH9，產生第三移位信號SH8，並經由第十九開關T45輸出至第十移位暫存器SR33。第五移位暫存器SR32則根據第二移位信號SH3，產生第一移位信號SH2，並經由第十一開關T41輸出至第六移位暫存器SR31。此時，第一移位信號SH2亦會藉由對應的邏輯電路與緩衝器轉換為第四閘極驅動信號S2。接著，第十移位暫存器SR33則根據第三移位信號SH8，產生第十移位信號SH7，而第六移位暫存器SR31則根據第一移位信號SH2，產生第九移位信號SH1。此時，第九移位信號SH1亦會藉由對應的邏輯電路與緩衝器轉換為第三閘極驅動信號S1。由於第二閘極驅動信號S4是根據第五移位信號SH10，而第一閘極驅動信號S3是根據第二移位信號SH3所產生，故第二閘極驅動信號S4先於第一閘極驅動信號S3產生。

由於位於第一側驅動電路202_1中第三開關T21下方的第七、第八移位暫存器SR41與SR41和位於第二側驅動電路202_2中第七開關T23上方的第十一、第十二移位暫存器SR43與SR44具有相同數量，因此第二時間時，垂直起始脈波STV所產生的第七、第八移位信號SH5與SH11得以同時傳遞至移位暫存器SR12與SR22的輸入端In12與In22。換言之，第十一移位信號SH6與第十二移位信號SH12會同時產生，第七移位信號SH5與第八移位信號SH11會同時產生，第六移位信號SH4與第五移位信號SH10會同時產生，依此類推。無複雜設計與冗餘腳位的控制晶片206同樣可妥善應用螢幕反掃狀態。

必須注意的是，僅第一側驅動電路202_1內的第五、第六移位暫存器SR32與SR31會再連接邏輯電路與緩衝器以產生第三、第四閘極驅動信號S1與S2，以便驅動畫素矩陣204內相對的列，但第二側驅動電路202_2內的第九、第十移位暫存器SR34與SR33並無對應之邏輯電路與緩衝器。此外，僅第二側驅動電路202_2內的第十一、第十二移位暫存器SR43與SR44會再連接邏輯電路與緩衝器以產生第五、第六閘極驅動信號S5與S6，以便驅動畫素矩陣204內對應的列，第一側驅動電路202_1內的第七、第八移位暫存器SR41與SR42並無對應之邏輯電路與緩衝器。

第3圖為依據本發明另一實施例中影像顯示系統之方塊圖。如圖所示，閘極驅動電路302包括位於畫素矩陣204兩側的一第一側驅動電路302_1以及一第二側驅動電路302_2。與第2圖相較，第3圖所示閘極驅動器302具有相同設計的開關T31~T38與T41~T48以及移位暫存器SR31~SR34與SR41~SR44，但在移位暫存器SR31~SR34與SR41~SR44相關的邏輯電路與緩衝器設計上採用不同的方式。不同於第2圖同一側之驅動電路驅動畫素矩陣204中連續的列(第一側驅動電路202_1提供第三、第四、第一閘極驅動信號S1、S2與S3驅動畫素矩陣204中連續的列，且第二側驅動電路202_2提供第二、第五、第六閘極驅動信號S4、S5與S6驅動204中連續的列)，第3圖第一側與第二側驅動電路302_1與302_2交錯提供驅動信號驅動畫素矩陣204內的列。例如，在正掃操作時，第一側驅動電路302_1提供第三閘極驅動信號S1驅動畫素矩陣204第一列後，第二側驅動電路302_2提供第四閘極驅動信號S2驅動畫素矩陣204第二列，接著，第一側驅動電路302_1提供第一閘極驅動信號S3驅動畫素矩陣204第三列…且依此循環最後第二側驅動電路302_2提供第六閘極驅動信號S6驅動畫素矩陣204第六列。在反掃操作時，第一側與第二側驅動電路302_1與302_2則交錯提供第六、第五、第二、第一、第四與第三閘極驅動信號S6、S5、S4、S3、S2與S1，以由畫素矩陣204第六列畫素向上掃描到第一列畫素。

第4圖為依據本發明另一實施例中影像顯示系統之方塊圖。如圖所示，閘極驅動電路402包括位於畫素矩陣204兩側的一第一側驅動電路402_1以及一第二側驅動電路 402_2。與第2、3圖相較，第4圖所示閘極驅動器400具有相同設計的開關T31~T38與T41~T48以及移位暫存器SR31~SR34與SR41~SR44，但在移位暫存器SR31~SR34與SR41~SR44相關的邏輯電路與緩衝器設計上採用不同的方式。第4圖中，第一側驅動電路402_1與第二側驅動電路402_2以非對稱方式負責閘極驅動信號S1~S6之供應。例如，在正掃操作中，第一側驅動電路402_1先依序供應第三、第四、第一閘極驅動信號S1、S2與S3掃描畫素矩陣204之第一至第三列畫素，再由第二側驅動電路402_2依序供應第二、第五閘極驅動信號S4與S5掃描畫素矩陣204之第四、第五列畫素，最後由第一側驅動電路402_1供應第六閘極驅動信號S6掃描畫素矩陣204第六列畫素。反掃操作中，第一側驅動電路402_1先供應第六閘極驅動信號S6掃描畫素矩陣204之第六列畫素，再由第二側驅動電路402_2依序供應第五、第二閘極驅動信號S5與S4掃描畫素矩陣204之第五、第四列畫素，最後由第一側驅動電路402_1依序供應第一、第四、第三閘極驅動信號S3、S2與S1掃描畫素矩陣204第三至第一列畫素。

第2圖至第4圖之實施方式並非意圖限制本案發明範圍。凡以所述移位暫存器與開關之連接方式所發展出來的閘極驅動器應當皆屬本案所欲保護的範圍。

第5A圖係為移位暫存器之一實施例。移位暫存器500包括兩個閂鎖(latch)502_1與502_2，由控制信號CKV控制的開關SW1與SW2、與控制信號CKVB控制的開關SW3。控制信號CKV與CKVB為反相的振盪信號。第5B 圖以波形圖圖解圖5A電路之操作。當控制信號CKV為高準位時，開關SW1導通，閂鎖502_1藉由輸入端IN接收具有高準位狀態之信號，此時閂鎖502_1之輸出端上的信號為低準位。當控制信號CKV切為低準位時，開關SW1斷開輸入端IN與閂鎖502_1之連結關係，且控制CKVB切為高準位使開關SW3導通，致使閂鎖502_2之輸出端上的信號將根據閂鎖502_1之輸出端上的信號而變為高準位，故閂鎖502_1之輸入端IN上具有高準位狀態之信號則暫存於閂鎖502_2中。待控制信號CKV又切換為高準位且控制信號CKVB切成低準位，開關SW3不導通以斷開閂鎖502_1與502_2的連結，且開關SW2導通使閂鎖502_2所保存的高準位信號得以交由輸出端OUT輸出，作為一移位信號。輸出端OUT之高準位狀態可由一致能信號(未顯示在圖中)決定其維持區間。輸出端OUT的信號與輸入端IN的信號間存在一延遲作用(延遲Tdelay)。

第5C圖係為本發明中第一/第二側驅動電路之一實施例。在此實施例中，為了說明方便，第5C圖僅繪製出2個移位暫存器與其相對應之開關。如圖所示，移位暫存器SRA與SRB可為第2、3、4圖中之任兩個移位暫存器。舉例而言，若移位暫存器SRA與SRB分別為第2圖中之第六、第五移位暫存器SR31與SR32，則開關TF可視為第十二、第十開關T31、與T32，而開關TB可視為第十一、第九開關T41、T42。若移位暫存器SRA與SRB分別為第2圖中之第十、第九移位暫存器SR33與SR34，則開關TF可視為第二十、第十八開關T35、與T36，而開關TB可視 為第十九、第十七開關T45、T46。若移位暫存器SRA與SRB為第2圖中之第一、第四移位暫存器SR11與SR12，則開關TF可視為第一、第二開關T11與T12，而開關TB可視為第四、第三開關T22與T21，但移位暫存器SRB所對應的邏輯電路與緩衝器需省略。若移位暫存器SRA與SRB皆為第2圖中之第七、第八移位暫存器SR41、SR42，則開關TF可視為第十三、第十五開關T33與T34，而開關TB可視為第十四、第十六開關T43與T44。

第5D圖係為第5C圖所示之第一/第二側驅動電路之相關波形圖。如圖所示，其中STV為垂直起始脈波、CKV開關SW1與SW2的控制信號、CKVB為開關SW3的控制信號、ENB為邏輯電路218與222的致能信號，SA與SB為輸出至畫素矩陣204的閘極驅動信號。此實施例中，控制信號CKV、CKVB與致能信號ENB可來自第2、3、4圖之控制晶片206或一時序控制器，但不限定於此。

於時間t2至t3時，由於控制信號CKV為高準位，移位暫存器SRA會接收垂直起始脈波STV。接著，在時間t3至t4時，由於控制信號CKVB變為高準位，而控制信號CKV變為低準位，故移位暫存器SRA會將所接收到的信號鎖在其內。在時間t4時，由於控制信號CKV變為高準位，而控制信號CKVB變為低準位，故此時移位暫存器SRA輸出一移位信號SHA至邏輯電路218與下一級移位暫存器SRB。此時，移位暫存器SRB亦會由於控制信號CKV變為高準位，而接收移位暫存器SRA所輸出的移位信號SHA。再者，由於致能信號ENB為低準位，故邏輯電路218仍不會根據移位暫存器SRA所輸出的移位信號SHA致使緩衝器220輸出閘極驅動信號SA。

於時間t5時，由於致能信號ENB由低準位變為高準位，故邏輯電路218會根據移位暫存器SRA所輸出的移位信號SHA致使緩衝器220輸出閘極驅動信號SA。於時間t6時，由於控制信號CKVB變為高準位，而控制信號CKV變為低準位，故移位暫存器SRB會將所接收到的信號鎖在其內。接著，於時間t7時，由於致能信號ENB由高準位變為低準位，因此邏輯電路218會使得緩衝器220停止閘極驅動信號SA。

在時間t8時，由於控制信號CKV變為高準位，而控制信號CKVB變為低準位，故此時移位暫存器SRB輸出一移位信號SHB至邏輯電路222與下一級移位暫存器(未圖示)。此時，下一級移位暫存器亦會由於控制信號CKV變為高準位，而接收移位暫存器SRB所輸出的移位信號SHB。再者，由於致能信號ENB為低準位，故邏輯電路222亦不會根據移位暫存器SRB所輸出的移位信號SHB致使緩衝器224輸出閘極驅動信號SB。

於時間t9時，由於致能信號ENB由低準位變為高準位，故邏輯電路222根據移位暫存器SRB所輸出的移位信號SHB致使緩衝器224輸出閘極驅動信號SB。於時間t10時，由於控制信號CKVB變為高準位，而控制信號CKV變為低準位，故下一級移位暫存器會將所接收到的信號鎖在其內。接著，於時間t11時，由於致能信號ENB由高準位變為低準位，因此邏輯電路222會使得緩衝器224停止閘極驅動信號SB。因此，第2、3、4圖中之第一/第二側驅動電路之正掃動作或反掃動作皆可由此類推，於此不再累述。

第6圖係為本發明中影像顯示系統的一實施例。如圖所示，本案影像顯示系統可能包括一顯示器面板610，其中顯示器面板610包括一閘極驅動器602(分為一第一側驅動電路602_1以及一第二側驅動電路602_2)、一畫素矩陣604、一控制晶片606以及一緩衝裝置608。閘極驅動器602、畫素矩陣604、控制晶片606以及緩衝裝置608可根據前述多種實施方式與其變形實現。

此外，本案影像顯示系統可能包括一電子裝置614。電子裝置614可包括顯示器面板610與一輸入單元612。輸入單元612用於接收信號，以控制顯示器面板610顯示影像。

電子裝置614有多種實施方式：一行動電話、一數位相機、一個人數位助理、一行動電腦、一桌上型電腦、一電視機、一汽車用顯示器、一可攜式光碟撥放器、或任何包括影像顯示功能的裝置。

前述多種實施方式乃用來幫助了解本發明，並非用來限定本案範圍。本案範圍請見以下申請專利範圍。

100、204、604．．．畫素矩陣

202、302、402、602．．．閘極驅動器

202_1、302_1、402_1、602_1．．．第一側驅動電路

202_2、302_2、402_2、602_2．．．第二側驅動電路

206、606．．．控制晶片

208、608．．．緩衝裝置

210、214、218、222．．．邏輯電路

212、216、220、224．．．緩衝器

500．．．移位暫存器

502_1、502_2．．．閂鎖

610．．．顯示器面板

612．．．輸入單元

614．．．電子裝置

CVK、CVKB．．．控制信號

D1、D2．．．資料線

IN、In11、In12、In21、In22．．．輸入端

OUT、Out11、Out 12、Out 21、Out 22．．．輸出端

P11、P21、P31、P12、P22、P32．．．畫素

S1”~S3”、SA、SB．．．閘極驅動信號

SRA、SRB．．．移位暫存器

SHA、SHB．．．移位信號

STV．．．垂直起始脈波

ENB．．．致能信號

TW1、TW2、TW3、TF、TB．．．開關

S1．．．第三閘極驅動信號

S2．．．第四閘極驅動信號

S3．．．第一閘極驅動信號

S4．．．第二閘極驅動信號

S5．．．第五閘極驅動信號

S6．．．第六閘極驅動信號

SH1．．．第九移位信號

SH2．．．第一移位信號

SH3．．．第二移位信號

SH4．．．第九移位信號

SH5．．．第七移位信號

SH6．．．第十一移位信號

SH7．．．第十移位信號

SH8．．．第三移位信號

SH9．．．第四移位信號

SH10．．．第五移位信號

SH11．．．第八移位信號

SH12．．．第十二移位信號

SR31．．．第六移位暫存器

SR32．．．第五移位暫存器

SR11．．．第一移位暫存器

SR12．．．第四移位暫存器

SR41．．．第七移位暫存器

SR42．．．第八移位暫存器

SR33．．．第十移位暫存器

SR34．．．第九移位暫存器

SR21．．．第二移位暫存器

SR22．．．第三移位暫存器

SR43．．．第十一移位暫存器

SR44．．．第十二移位暫存器

T11．．．第一開關

T12．．．第二開關

T21．．．第三開關

T22．．．第四開關

T13．．．第五開關

T14．．．第六開關

T23．．．第七開關

T24．．．第八開關

T32．．．第九開關

T42．．．第十開關

T41．．．第十一開關

T31．．．第十二開關

T33．．．第十三開關

T43．．．第十四開關

T34．．．第十五開關

T44．．．第十六開關

T46．．．第十七開關

T36．．．第十八開關

T45．．．第十九開關

T35．．．第二十開關

T37．．．第二十一開關

T47．．．第二十二開關

T38．．．第二十三開關

T48．．．第二十四開關

Tdelay．．．延遲時間

第1圖畫素矩陣之一實施例；

第2圖係為依據本發明實施例中影像顯示系統之方塊圖；

第3圖係為依據本發明另一實施例中影像顯示系統之方塊圖；

第4圖係為依據本發明另一實施例中影像顯示系統之方塊圖；

第5A圖係為移位暫存器之一實施例，且第5B圖顯示其相關信號波形；

第5C圖係為本發明中第一/第二側驅動電路之一實施例；

第5D圖係為第5C圖所示之第一/第二側驅動電路之相關波形圖；以及

第6圖係為影像顯示系統的一實施例。

204．．．畫素矩陣

202．．．閘極驅動器

202_1．．．第一側驅動電路

202_2．．．第二側驅動電路

206．．．控制晶片

208．．．緩衝裝置

210、214．．．邏輯電路

212、216．．．緩衝器

STV．．．垂直起始脈波

In11、In12、In21、In22．．．輸入端

Out11、Out12、Out21、Out22．．．輸出端

S1．．．第三閘極驅動信號

S2．．．第四閘極驅動信號

S3．．．第一閘極驅動信號

S4．．．第二閘極驅動信號

S5．．．第五閘極驅動信號

S6．．．第六閘極驅動信號

SH1．．．第九移位信號

SH2．．．第一移位信號

SH3．．．第二移位信號

SH4．．．第九移位信號

SH5．．．第七移位信號

SH6．．．第十一移位信號

SH7．．．第十移位信號

SH8．．．第三移位信號

SH9．．．第四移位信號

SH10．．．第五移位信號

SH11．．．第八移位信號

SH12．．．第十二移位信號

SR31．．．第六移位暫存器

SR32．．．第五移位暫存器

SR11．．．第一移位暫存器

SR12．．．第四移位暫存器

SR41．．．第七移位暫存器

SR42．．．第八移位暫存器

SR33．．．第十移位暫存器

SR34．．．第九移位暫存器

SR21．．．第二移位暫存器

SR22．．．第三移位暫存器

SR43．．．第十一移位暫存器

SR44．．．第十二移位暫存器

T11．．．第一開關

T12．．．第二開關

T21．．．第三開關

T22．．．第四開關

T13．．．第五開關

T14．．．第六開關

T23．．．第七開關

T24．．．第八開關

T32．．．第九開關

T42．．．第十開關

T41．．．第十一開關

T31．．．第十二開關

T33．．．第十三開關

T43．．．第十四開關

T34．．．第十五開關

T44．．．第十六開關

T46．．．第十七開關

T36．．．第十八開關

T45．．．第十九開關

T35．．．第二十開關

T37．．．第二十一開關

T47．．．第二十二開關

T38．．．第二十三開關

T48．．．第二十四開關

Claims (12)

1. 一種影像顯示系統，包括：一畫素矩陣，具有一第一列畫素及一第二列畫素；一控制晶片，用以產生一垂直起始脈波；以及一閘極驅動器，用以驅動該畫素矩陣，且該閘極驅動器包括：一第一側驅動電路，設置於該畫素矩陣之一側，其中該第一側驅動電路包括：一第一移位暫存器，耦接至該畫素矩陣，用以於一第一時間時接收一第一移位信號，產生一第二移位信號，使得該閘極驅動器輸出一第一閘極驅動信號至該畫素矩陣，以便驅動該第一列畫素；以及一第二側驅動電路，相對該第一側驅動電路設置於該畫素矩陣之另一側，其中該第二側驅動電路包括：一第二移位暫存器，用以於該第一時間時接收一第三移位信號，輸出一第四移位信號，其中該第一移位信號與該第三移位信號係根據該垂直起始脈波所同時產生的，並且該第二移位信號與該第四移位信號係同時輸出；以及一第三移位暫存器，耦接至該第二移位暫存器，用以於該第一時間時接收該第四移位信號，產生一第五移位信號，使得該閘極驅動器輸出一第二閘極驅動信號，以便驅動該第二列畫素。
2. 如申請專利範圍第1項所述之影像顯示系統，其中該第一側驅動電路更包括： 一第四移位暫存器，耦接至該第一移位暫存器，用以於該第一時間時接收該第二移位信號，產生一第六移位信號，並且該第六移位信號與該第五移位信號同時輸出。
3. 如申請專利範圍第2項所述之影像顯示系統，其中該第一側驅動電路更包括：一第一開關，耦接於該第一移位暫存器之輸入端與該控制晶片之間；一第二開關，耦接於該第一移位暫存器之輸出端與該第四移位暫存器之輸入端之間；一第三開關，耦接於該第四移位暫存器之輸入端與該控制晶片之間，用以於一第二時間時傳遞根據該垂直起始脈波所產生的一第七移位信號；以及一第四開關，耦接於該第四移位暫存器之輸出端與該第一移位暫存器之輸入端之間；並且該第二側驅動電路更包括：一第五開關，耦接於該第二移位暫存器之輸入端與該控制晶片之間；一第六開關，耦接於該第二移位暫存器之輸出端與該第三移位暫存器之輸入端之間；一第七開關，耦接於該第三移位暫存器之輸入端與該控制晶片之間，用以於該第二時間時傳遞根據該垂直起始脈波所產生的一第八移位信號，其中該第七移位信號與該第八移位信號係根據該垂直起始脈波而同時產生的；以及一第八開關，耦接於該第三移位暫存器之輸出端 與該第二移位暫存器之輸入端之間，其中：該第一、該第二、該第五與該第六開關於該第一時間導通，且於該第二時間不導通；且該第三、該第四、該第七與該第八開關於該第一時間不導通，且於該第二時間導通。
4. 如申請專利範圍第3項所述之影像顯示系統，其中當該第一、該第二、該第五與該第六開關於該第一時間導通時，該第一移位暫存器經由該第一開關接收該第一移位信號，並經由該第二開關將該第二移位信號輸出至該第四移位暫存器，而該第二移位暫存器經由該第五開關接收該第三移位信號，並經由該第六開關將該第四移位信號輸出至該第三移位暫存器；並且當該第三、該第四、該第七與該第八開關於該第二時間導通時，該第四移位暫存器經由該第三開關接收該第七移位信號，且根據該第七移位信號產生該第六移位信號，再經由該第四開關將該第六移位信號輸出至該第一移位暫存器，並且該第三移位暫存器經由該第七開關接收該第八移位信號，且根據該第八移位信號，產生該第五移位信號，再經由該第八開關輸出至該第二移位暫存器。
5. 如申請專利範圍第3項所述之影像顯示系統，其中該第一側驅動電路更包括：一第五移位暫存器，設置於該第一開關與該控制晶片之間；一第六移位暫存器，設置於該第五移位暫存器與該控制晶片之間； 一第七移位暫存器，設置於該第三開關與該控制晶片之間；以及一第八移位暫存器，設置於該第七移位暫存器與該控制晶片之間；並且該第二側驅動電路更包括：一第九移位暫存器，設置於該第五開關與該控制晶片之間；一第十移位暫存器，設置於該第九移位暫存器與該控制晶片之間；一第十一移位暫存器，設置於該第七開關與該控制晶片之間；以及一第十二移位暫存器，設置於該第十一移位暫存器與該控制晶片之間，其中該第六與該第五移位暫存器用以於該第一時間內根據該垂直起始脈波，提供該第一移位信號；該第十與該第九移位暫存器用以於該第一時間時根據該垂直起始脈波，提供該第三移位信號；該第八與該第七移位暫存器用以於該第二時間時根據該垂直起始脈波，提供該第七移位信號；並且該第十二與該第十一移位暫存器用以於該第二時間時根據該垂直起始脈波，提供該第八移位信號。
6. 如申請專利範圍第5項所述之影像顯示系統，其中該第一、該第三、該第五、該第六、該第十一與該第十二移位暫存器之輸出端皆藉由串聯連接之一對應邏輯電路與一對應緩衝器耦接至該畫素矩陣，而該第二、該第四、該 第七、該第八、該第九與該第十移位暫存器則不具有對應之邏輯電路與緩衝器。
7. 如申請專利範圍第5項所述之影像顯示系統，其中該第一、該第三、該第六、該第七、該第九與該第十二移位暫存器之輸出端皆藉由串聯連接之一對應邏輯電路與一對應緩衝器耦接至該畫素矩陣，而該第二、該第四、該第五、該第八、該第十與該第十一移位暫存器則不具有對應之邏輯電路與緩衝器。
8. 如申請專利範圍第5項所述之影像顯示系統，其中其中該第一、該第三、該第五、該第六、該第八與該第十一移位暫存器之輸出端皆藉由串聯連接之一對應邏輯電路與一對應緩衝器耦接至該畫素矩陣，而該第二、該第四、該第七、該第九、該第十與該第十二移位暫存器則不具有對應之邏輯電路與緩衝器。
9. 如申請專利範圍第5項所述之影像顯示系統，其中該第一側驅動電路更包括：一第九開關，耦接於該第一移位暫存器之輸出端與該第五移位暫存器之輸入端之間；一第十開關，耦接於該第五移位暫存器之輸入端與該第六移位暫存器之輸出端之間；一第十一開關，耦接於該第五移位暫存器之輸出端與該第六移位暫存器之輸入端之間；一第十二開關，耦接於該第六移位暫存器之輸入端與該控制晶片之間；一第十三開關，耦接於該第四移位暫存器之輸出端與 該第七移位暫存器之輸入端之間；一第十四開關，耦接於該第七移位暫存器之輸入端與該第八移位暫存器之輸出端之間；一第十五開關，耦接於該第七移位暫存器之輸出端與該第八移位暫存器之輸入端之間；一第十六開關，耦接於該第八移位暫存器之輸入端與該控制晶片之間；並且該第二側驅動電路更包括：一第十七開關，耦接於該第二移位暫存器之輸出端與該第九移位暫存器之輸入端之間；一第十八開關，耦接於該第九移位暫存器之輸入端與該第十移位暫存器之輸出端之間；一第十九開關，耦接於該第九移位暫存器之輸出端與該第十移位暫存器之輸入端之間；一第二十開關，耦接於該第十移位暫存器之輸入端與該控制晶片之間；一第二十一開關，耦接於該第三移位暫存器之輸出端與該第十一移位暫存器之輸入端之間；一第二十二開關，耦接於該第十一移位暫存器之輸入端與該第十二移位暫存器之輸出端之間；一第二十三開關，耦接於該第十一移位暫存器之輸出端與該第十二移位暫存器之輸出端之間；以及一第二十四開關，耦接於該第十二移位暫存器之輸入端與該控制晶片之間；其中該第十、該第十二、該第十三、該第十五、 該第十八、該第二十、該第二十一與該第二十三開關於該第一時間導通，且於該第二時間不導通；且該第九、該第十一、該第十四、該第十六、該第十七、該第十九、該第二十二與該第二十四開關於該第一時間不導通，且於該第二時間導通。
10. 如申請專利範圍第1項所述之影像顯示系統，其中更包括一顯示器面板，該顯示器面板包括：該閘極驅動器；該控制晶片；以及該畫素矩陣。
11. 如申請專利範圍第10項所述之影像顯示系統，更包括一電子裝置，其中包括：該顯示器面板；以及一輸入單元，用以接收信號以令該顯示器面板顯示影像。
12. 如申請專利範圍第11項所述之影像顯示系統，其中該電子裝置為一行動電話、一數位相機、一個人數位助理、一行動電腦、一桌上型電腦、一電視機、一汽車用顯示器、或一可攜式光碟撥放器。