TWI435312B - 顯示裝置 - Google Patents
顯示裝置 Download PDFInfo
- Publication number
- TWI435312B TWI435312B TW100125465A TW100125465A TWI435312B TW I435312 B TWI435312 B TW I435312B TW 100125465 A TW100125465 A TW 100125465A TW 100125465 A TW100125465 A TW 100125465A TW I435312 B TWI435312 B TW I435312B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- driving
- driving voltage
- parameter
- target
- Prior art date
Links
Description
本發明是有關於一種顯示裝置,且特別是有關於一種具有電荷分享功能的顯示裝置。
隨著光電與半導體技術的發展,帶動了平面顯示器之蓬勃發展,而諸多平面顯示器中,液晶顯示器由於因具有高空間利用效率、低消耗功率、無輻射以及低電磁干擾等優越特性,因而成為市場之主流。由於平面顯示器的解析度及更新頻率不斷提高,使得掃描線的更新頻率也越來越快,而這方面的要求又與系統設計工程師節省系統用電的設計互相衝突。因此,就有了電荷分享(Charge Sharing)的技術發展出來。
一般而言,電荷分享技術的運作原理,就是將儲存各資料線內的能量(電荷)重新分配,並且無需耗用電力便可驅動各資料線的電壓接近其目標電壓。然而,在多列反轉的驅動方式下,電荷分享技術可能使資料線的電壓遠離其目標電壓,以致於提高平面顯示器的耗電量。
本發明提供一種顯示裝置,可避免電荷分享造成電耗增加。
本發明提出一種顯示裝置,包括顯示面板、源極驅動器、電荷分享開關單元、控制單元、電壓比較電路及邏輯運算單元。源極驅動器包括第一資料通道及第二資料通道。第一資料通道耦接顯示面板,依據多個第一顯示資料依序輸出多個第一驅動電壓至顯示面板,其中每一第一驅動電壓的極性至少相同於兩相鄰的第一驅動電壓的其中之一的極性。第二資料通道耦接顯示面板,依據多個第二顯示資料依序輸出多個第二驅動電壓至該顯示面板,每一第二驅動電壓的極性至少相同於兩相鄰的第二驅動電壓的其中之一的極性。電荷分享開關單元具有第一端、第二端及控制端,第一端耦接第一資料通道的輸出端,第二端耦接第二資料通道的輸出端。控制單元輸出電荷分享信號。電壓比較電路接收這些第一顯示資料及及這些第二顯示資料,依據這些第一顯示資料的當下第一顯示資料及這些第二顯示資料的當下第二顯示資料計算中和電壓,並依據中和電壓與這些第一驅動電壓中的目標第一驅動電壓的第一壓差、中和電壓與這些第二驅動電壓中的目標第二驅動電壓的第二壓差、這些第一驅動電壓中的當下第一驅動電壓與目標第一驅動電壓的第三壓差及這些第二驅動電壓中的當下第二驅動電壓與目標第二驅動電壓的第四壓差產生電壓比較信號。邏輯運算單元耦接控制單元、電壓比較電路及該電荷分享開關單元的控制端,依據電壓比較信號與電荷分享信號控制電壓分享開關單元導通其第一端及第二端。
在本發明之一實施例中,中和電壓為當下第一驅動電壓及當下第二驅動電壓的平均值。
在本發明之一實施例中,當目標第一驅動電壓小於中和電壓時,電壓比較電路設定第一參數為零;當目標第一驅動電壓大於等於中和電壓時,電壓比較電路設定第一參數為第一壓差。當目標第二驅動電壓小於中和電壓時,電壓比較電路設定第二參數為零;當目標第二驅動電壓大於等於中和電壓時,電壓比較電路設定第二參數為第二壓差。當目標第一驅動電壓小於當下第一驅動電壓時,電壓比較電路設定第三參數為零;當目標第一驅動電壓大於等於當下第一驅動電壓時,電壓比較電路設定第三參數為第三壓差。當目標第二驅動電壓小於當下第二驅動電壓時,電壓比較電路設定第四參數為零;當目標第二驅動電壓大於等於當下第二驅動電壓時,電壓比較電路設定第四參數為第四壓差。當第一參數與第二參數的總和小於第三參數與第四參數的總和時,電壓比較電路輸出致能的電壓比較信號。當第一參數與第二參數的總和大於等於第三參數與第四參數的總和時,電壓比較電路輸出禁能的電壓比較信號。
在本發明之一實施例中,控制單元為時序控制器,用以產生閂鎖信號,其中電荷分享信號為閂鎖信號。
在本發明之一實施例中,源極驅動器更包括線緩衝器。線緩衝器耦接時序控制器,以從時序控制器接收這些第一顯示資料及這些第二顯示資料,並將這些第一顯示資料傳送至第一資料通道,將這些第二顯示資料傳送至第二資料通道。電壓比較電路從線緩衝器接收這些第一顯示資料及這些第二顯示資料,以依據當下第一顯示資料計算當下第一驅動電壓,依據這些第一顯示資料的目標第一顯示資料計算目標第一驅動電壓,依據當下第二顯示資料計算當下第二驅動電壓,以及依據這些第二顯示資料的目標第二顯示資料計算目標第二驅動電壓。
在本發明之一實施例中,當下第一顯示資料及當下第二顯示資料對應第一列顯示資料,目標第一顯示資料及目標第二顯示資料對應第二列顯示資料。
在本發明之一實施例中,第一通道依據閂鎖信號依序輸出這些第一驅動電壓,第二通道依據閂鎖信號依序輸出這些第二驅動電壓。
在本發明之一實施例中,邏輯運算單元包括及閘,及閘的第一輸入端耦接控制單元,及閘的第二輸入端耦接電壓比較電路,及閘的輸出端耦接電荷分享開關單元的控制端。
在本發明之一實施例中,電荷分享開關單元包括MOS電晶體,MOS電晶體的第一源/汲極端作為電荷分享開關單元的第一端,MOS電晶體的第二源/汲極端作為電荷分享開關單元的第二端,MOS電晶體的閘極端作為電荷分享開關單元的控制端。
在本發明之一實施例中,第一資料通道相鄰於第二資料通道。
在本發明之一實施例中,每一第一驅動電壓的極性相反於對應的第二驅動電壓的極性。
基於上述,本發明實施例的顯示裝置,其增加電壓比較電路及邏輯運算單元。電壓比較電路依據當下第一驅動電壓、當下第二驅動電壓、目標第一驅動電壓及目標第二驅動電壓判斷進行電荷分享會增加電耗或減少電耗,在進行電荷分享會增加電耗的情況下透過邏輯運算單元遮罩閂鎖信號(即電荷分享信號),以使電荷分享不會被執行。藉此,可避免電荷分享造成電耗增加。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1為依據本發明一實施例的顯示裝置的系統示意圖。請參照圖1,在本實施例中,顯示裝置100包括時序控制器110、閘極驅動器120、源極驅動器130及顯示面板150。閘極驅動器120耦接時序控制器110,並受控於時序控制器110依序輸出多個掃描信號SC以驅動顯示面板150。源極驅動器130耦接時序控制器110,並依據時序控制器110的列顯示資料RDD及閂鎖信號LP依序輸出多個驅動電壓(如VP1及VP2)至顯示面板150。顯示面板150依據掃描信號SC接收驅動電壓(如VP1及VP2),據此顯示畫面。
進一步來說,源極驅動器130可包括線緩衝器131、多個資料通道(如133、137)、多個電壓比較電路(如135)、多個邏輯運算單元(如139)及多個電荷分享開關單元(如141)。在本實施例中,電壓比較電路(如135)、邏輯運算單元(如139)及電荷分享開關單元(如141)為配置於源極驅動器130中,但在其他實施例中,電壓比較電路(如135)、邏輯運算單元(如139)及電荷分享開關單元(如141)的其中之一、部分或全部可配置於源極驅動器之外,本發明實施例不以此為限。
線緩衝器131耦接時序控制器110,以從時序控制器110接收列顯示資料RDD。資料通道(如133、137)及電壓比較電路(如135)耦接線緩衝器131,以從線緩衝器131接收對應的顯示資料(如D1及D2)。在本實施例中,線緩衝器131為選擇性的元件,亦即在其他實施例中,可透過其他元件替代線緩衝器131。並且,資料通道(如133、137)會依據閂鎖信號LP輸出對應所接收的顯示資料(如D1及D2)的驅動電壓(如VP1及VP2),電壓比較電路(如135)則依據所接收的顯示資料(如D1及D2)來判斷電荷分享是否能節省電力,並據此產生電壓比較信號VCS。
電荷分享開關單元(如141)具有第一端(如141a)、第二端(如141b)及控制端(如141c)。第一端(如141a)耦接一資料通道(如133)的輸出端,第二端(如141b)耦接另一資料通道(如137)的輸出端。邏輯運算單元(如139)耦接時序控制器110、電壓比較電路(如135)及電荷分享開關單元(如141)的控制端(如141c),並且依據電壓比較信號VCS與閂鎖信號LP(即電荷分享信號)控制電壓分享開關單元(如141)導通其第一端(如141a)及第二端(如141b)。
在本實施例中,線緩衝器131會持續自時序控制器110接收列顯示資料RDD,以將顯示資料(如D1及D2)持續提供至對應的資料通道(如133、137)及對應的電壓比較電路(如135),而每一資料通道(如133、137)會依據閂鎖LP持續輸出對應所接收的顯示資料(如D1及D2)的驅動電壓(如VP1及VP2),每一電壓比較電路(如135)則依據持續接收的這些顯示資料(如D1及D2)輸出電壓比較信號VCS以決定是否透過邏輯運算單元(如139)遮罩閂鎖信號LP。
每一邏輯運算單元(如139)包括及閘A1,及閘A1的第一輸入端a耦接時序控制器110以接收閂鎖信號LP,及閘A1的第二輸入端b耦接電壓比較電路(如135)以接收電壓比較信號VCS,及閘A1的輸出端c耦接電荷分享開關單元(如141)的控制端(如141c)。每一電荷分享開關單元(如141)包括電晶體M1,電晶體M1的源極作為電荷分享開關單元(如141)的第一端(如141a),電晶體M1的汲極作為電荷分享開關單元(如141)的第二端(如141b),電晶體M1的閘極作為電荷分享開關單元(如141)的控制端(如141c)。在本實施例中,電晶體M1以NMOS電晶體為例,但在其他實施例中,電晶體M1可以為PMOS電晶體,而邏輯運算單元則對應地配置反及閘。
圖2為圖1依據本發明一實施例的顯示裝置的驅動時序示意圖。請參照圖1及圖2,在本實施例中,是以資料通道133(即第一資料通道)、相鄰於資料通道133的資料通道137(即第二資料通道)、電壓比較電路135、邏輯運算單元139及電荷分享開關單元141為例來說明。並且,本實施例是以兩列反轉的技術來驅動顯示面板150,但在其他實施例中可以為多列反轉技術或1+N列反轉技術,其中N為大於1的正整數。
依據圖2所示,資料通道133依據對應列顯示資料RDD1的前一列顯示資料(未繪示)的顯示資料D1而輸出驅動電壓VP11,資料通道137依據對應列顯示資料RDD1的前一列顯示資料(未繪示)的顯示資料D2而輸出驅動電壓VP21。
當線緩衝器131接收到列顯示資料RDD1時,會分別輸出對應列顯示資料RDD1的顯示資料D1及D2至資料通道133及137,並且輸出對應列顯示資料RDD1的顯示資料D1及D2至電壓比較電路135。當線緩衝器131完全接收列顯示資料RDD1且經過時間T1時,閂鎖信號LP會致能(例如為高電壓準位),其中時間T1約為100奈秒(ns),並且閂鎖信號LP的致能期間T2約為200奈秒(ns)。並且,於致能期間T2結束且閂鎖信號LP由致能改變為禁能(例如為低電壓準位)時,資料通道133及137會分別輸出驅動電壓VP12及VP22。
依據圖2所示,基於共同電壓Vcom,驅動電壓VP12的極性相同於驅動電壓VP11的極性,驅動電壓VP22的極性相同於驅動電壓VP21的極性,而驅動電壓VP11及VP12的極性相反於驅動電壓VP21及VP22的極性,但在其他實施例中,驅動電壓VP11及VP12的極性可相同於驅動電壓VP21及VP22的極性。
在致能期間T2中,電晶體M1是否導通決定於電壓比較電路135輸出的電壓比較信號VCS是否為致能。在電壓比較電路135接收到對應列顯示資料RDD1的顯示資料D1及D2後,會執行下列程式以判斷在閂鎖信號LP致能的期間T2進行電荷分享是否能節省電力,以決定電壓比較信號VCS為致能(即”H”)或禁能(即”L”)。
PAR1=IF((VP12-(VP11+VP21)/2)<0,0,VP12-(VP11+VP21)/2)─(1)
PAR2=IF((VP22-(VP11+VP21)/2)<0,0,VP22-(VP11+VP21)/2)─(2)
PAR3=IF((VP12-VP11)<0,0,VP12-VP11)─(3)
PAR4=IF((VP22-VP21)<0,0,VP22-VP21)─(4)
(PAR1+PAR2)<(PAR3+PAR4)=>”H”─(5)
(PAR1+PAR2)≧(PAR3+PAR4)=>”L”─(6)
其中,驅動電壓VP11(即當下第一驅動電壓)及VP21(即當下第二驅動電壓)的平均值即為中和電壓VA1(即(VP11+VP21)/2)。
在本實施例中,電壓比較電路135可依據對應列顯示資料RDD1的前一列顯示資料(未繪示)的顯示資料D1計算出驅動電壓VP11,依據對應列顯示資料RDD1的前一列顯示資料(未繪示)的顯示資料D1計算出驅動電壓VP21,依據對應列顯示資料RDD1的顯示資料D1計算出驅動電壓VP12,依據對應列顯示資料RDD1的顯示資料D2計算出驅動電壓VP22。在其他實施例中,電壓比較電路135可透過資料通道133及137取得驅動電壓VP11、VP12、VP21及VP22,在本發明實施例不以此為限。
在程式(1)中,驅動電壓VP12(即目標第一驅動電壓)小於中和電壓VA1時,電壓比較電路135設定第一參數PAR1為零;當驅動電壓VP12大於等於中和電壓VA1時,電壓比較電路135設定第一參數PAR1為驅動電壓VP12與中和電壓VA1的壓差(即第一壓差)。依據圖2所示,驅動電壓VP12大於中和電壓VA1,因此第一參數PAR1設定為驅動電壓VP12與中和電壓VA1的壓差。
在程式(2)中,當驅動電壓VP22(即目標第二驅動電壓)小於中和電壓VA1時,電壓比較電路135設定第二參數PAR2為零;當驅動電壓VP22大於等於中和電壓VA1時,電壓比較電路135設定第二參數PAR2為驅動電壓VP22與中和電壓VA1的壓差(即第二壓差)。依據圖2所示,驅動電壓VP22小於中和電壓VA1,因此第二參數PAR2設定為零。
在程式(3)中,當驅動電壓VP12小於驅動電壓VP11時,電壓比較電路135設定第三參數PAR3為零;當驅動電壓VP12大於等於當下驅動電壓VP11時,電壓比較電路135設定第三參數PAR3為驅動電壓VP12與驅動電壓VP11的壓差(即第三壓差)。依據圖2所示,驅動電壓VP22大於驅動電壓VP11,因此第三參數PAR3設定為驅動電壓VP12與驅動電壓VP11的壓差。
在程式(4)中,當驅動電壓VP22小於驅動電壓VP21時,電壓比較電路135設定第四參數PAR4為零;當驅動電壓VP22大於等於驅動電壓VP21時,電壓比較電路135設定第四參數PAR4為驅動電壓VP22與驅動電壓VP21的壓差(即第四壓差)。依據圖2所示,驅動電壓VP22小於驅動電壓VP21,因此第四參數PAR4設定為零。
在程式(5)中,當第一參數PAR1與第二參數PAR2的總和小於第三參數PAR3與第四參數PAR4的總和時,電壓比較電路135設定電壓比較信號VCS為致能,亦即輸出致能的電壓比較信號VCS。在程式(6)中,當第一參數PAR1與第二參數PAR2的總和大於等於第三參數PAR3與第四參數PAR4的總和時,電壓比較電路135設定電壓比較信號VCS為禁能,亦即輸出禁能的電壓比較信號VCS。依據圖2所示,驅動電壓VP12與中和電壓VA1的壓差大於驅動電壓VP12與驅動電壓VP11的壓差,因此第一參數PAR1與第二參數PAR2的總和大於等於第三參數PAR3與第四參數PAR4的總和,據此電壓比較電路135會輸出禁能的電壓比較信號VCS。依據上述,在致能期間T2中不會進行電荷分享,亦即電晶體M1不會導通,以避免電荷分享造成電耗增加。
簡單來說,依據程式(1)至(5)所述,電壓比較電路135會依據中和電壓VA1與驅動電壓VP12的壓差、中和電壓VA1與驅動電壓VP22的壓差、驅動電壓VP11與驅動電壓VP12的壓差及驅動電壓VP21與驅動電壓VP22的壓差產生電壓比較信號VCS。
當線緩衝器131接收到列顯示資料RDD2時,會分別輸出對應列顯示資料RDD2的顯示資料D1及D2至資料通道133及137,並且輸出對應列顯示資料RDD2的顯示資料D1及D2至電壓比較電路135。並且,於致能期間T3結束時,資料通道133及137會分別輸出驅動電壓VP13及VP23。依據上述,將驅動電壓VP12替代程式(1)及(3)的驅動電壓VP11,將驅動電壓VP13替代程式(1)及(3)的驅動電壓VP12,將驅動電壓VP22替代程式(2)及(4)的驅動電壓VP21,將驅動電壓VP23替代程式(2)及(4)的驅動電壓VP22。
依據圖2所示,第一參數PAR1會設定為零,第二參數PAR2會設定為驅動電壓VP23與中和電壓VA2(即驅動電壓VP12與VP22的平均值)的壓差,第三參數PAR3會設定為零,第四參數PAR4會設定為驅動電壓VP23與驅動電壓VP22的壓差。由於驅動電壓VP23與中和電壓VA2的壓差小於驅動電壓VP23與驅動電壓VP22的壓差,因此程式(5)會被執行,藉此電壓比較電路135會輸出致能的電壓比較信號VCS。依據上述,在致能期間T3中會進行電荷分享,亦即電晶體M1會導通,以透過電荷分享降低電耗。
依此類推,在致能期間T4結束時,資料通道133及137會分別輸出對應列顯示資料RDD3的顯示資料D1及D2的驅動電壓VP14及VP24。由於驅動電壓VP24與中和電壓VA3的壓差等於驅動電壓VP14與驅動電壓VP13的壓差與驅動電壓VP24與驅動電壓VP23的壓差的總和,因此電壓比較電路135會輸出禁能的電壓比較信號VCS。依據上述,在致能期間T4中不會進行電荷分享,亦即電晶體M1不會導通,以避免電荷分享造成電耗增加。
在致能期間T5結束時,資料通道133及137會分別輸出對應列顯示資料RDD4的顯示資料D1及D2的驅動電壓VP15及VP25。由於驅動電壓VP15與中和電壓VA4的壓差小於驅動電壓VP25與驅動電壓VP24的壓差,因此電壓比較電路135會輸出致能的電壓比較信號VCS。依據上述,在致能期間T5中會進行電荷分享,亦即電晶體M1會導通,以透過電荷分享降低電耗。
綜上所述,本發明實施例的顯示裝置,其增加電壓比較電路及邏輯運算單元。電壓比較電路可判斷進行電荷分享會增加電耗或減少電耗,在進行電荷分享會增加電耗的情況下透過邏輯運算單元遮罩閂鎖信號(即電荷分享信號),以使電荷分享不會被執行。藉此,可避免電荷分享造成電耗增加。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...顯示裝置
110...時序控制器
120...閘極驅動器
130...源極驅動器
131...線緩衝器
133、137...資料通道
135...電壓比較電路
139...邏輯運算單元
141...電荷分享開關單元
141a...第一端
141b...第二端
141c...控制端
150...顯示面板
A1...及閘
a...第一輸入端
b...第二輸入端
c...輸出端
D1、D2...顯示資料
LP...閂鎖信號(電荷分享信號)
M1...電晶體
RDD、RDD1~RDD4...列顯示資料
SC...掃描信號
T1...時間
T2~T5...致能期間
VA1~VA4...中和電壓
Vcom...共同電壓
VP1、VP2、VP11~VP15、VP21~VP25...驅動電壓
圖1為依據本發明一實施例的顯示裝置的系統示意圖。
圖2為圖1依據本發明一實施例的顯示裝置的驅動時序示意圖。
100...顯示裝置
110...時序控制器
120...閘極驅動器
130...源極驅動器
131...線緩衝器
133、137...資料通道
135...電壓比較電路
139...邏輯運算單元
141...電荷分享開關單元
141a...第一端
141b...第二端
141c...控制端
150...顯示面板
A1...及閘
a...第一輸入端
b...第二輸入端
c...輸出端
D1、D2...顯示資料
LP...閂鎖信號(電荷分享信號)
M1...電晶體
RDD...列顯示資料
SC...掃描信號
VP1、VP2...驅動電壓
Claims (9)
- 一種顯示裝置,包括:一顯示面板;一源極驅動器,包括:一第一資料通道,耦接該顯示面板,依據多個第一顯示資料依序輸出多個第一驅動電壓至該顯示面板,其中每一該些第一驅動電壓的極性至少相同於兩相鄰的第一驅動電壓的其中之一的極性;以及一第二資料通道,耦接該顯示面板,依據多個第二顯示資料依序輸出多個第二驅動電壓至該顯示面板,每一該些第二驅動電壓的極性至少相同於兩相鄰的第二驅動電壓的其中之一的極性;一電荷分享開關單元,具有一第一端、一第二端及一控制端,該第一端耦接該第一資料通道的輸出端,該第二端耦接該第二資料通道的輸出端;一控制單元,輸出一電荷分享信號;一電壓比較電路,接收該些第一顯示資料及及該些第二顯示資料,依據該些第一顯示資料的一當下第一顯示資料及該些第二顯示資料的一當下第二顯示資料計算一中和電壓,並依據該中和電壓與該些第一驅動電壓中的一目標第一驅動電壓的一第一壓差、該中和電壓與該些第二驅動電壓中的一目標第二驅動電壓的一第二壓差、該些第一驅動電壓中的一當下第一驅動電壓與該目標第一驅動電壓的一第三壓差及該些第二驅動電壓中的一當下第二驅動電壓 與該目標第二驅動電壓的一第四壓差產生一電壓比較信號,其中該中和電壓為該當下第一驅動電壓及該當下第二驅動電壓的平均值,當該目標第一驅動電壓小於該中和電壓時,該電壓比較電路設定一第一參數為零,當該目標第一驅動電壓大於等於該中和電壓時,該電壓比較電路設定該第一參數為該第一壓差,當該目標第二驅動電壓小於該中和電壓時,該電壓比較電路設定一第二參數為零,當該目標第二驅動電壓大於等於該中和電壓時,該電壓比較電路設定該第二參數為該第二壓差,當該目標第一驅動電壓小於該當下第一驅動電壓時,該電壓比較電路設定一第三參數為零,當該目標第一驅動電壓大於等於該當下第一驅動電壓時,該電壓比較電路設定該第三參數為該第三壓差,當該目標第二驅動電壓小於該當下第二驅動電壓時,該電壓比較電路設定一第四參數為零,當該目標第二驅動電壓大於等於該當下第二驅動電壓時,該電壓比較電路設定該第四參數為該第四壓差,當該第一參數與該第二參數的總和小於該第三參數與該第四參數的總和時,該電壓比較電路輸出致能的該電壓比較信號,當該第一參數與該第二參數的總和大於等於該第三參數與該第四參數的總和時,該電壓比較電路輸出禁能的該電壓比較信號;以及一邏輯運算單元,耦接該控制單元、該電壓比較電路及該電荷分享開關單元的該控制端,依據該電壓比較信號與該電荷分享信號控制該電壓分享開關單元導通其第一端及第二端。
- 如申請專利範圍第1項所述之顯示裝置,其中該控制單元為一時序控制器,用以產生一閂鎖信號,其中該電荷分享信號為該閂鎖信號。
- 如申請專利範圍第2項所述之顯示裝置,其中該源極驅動器更包括:一線緩衝器,耦接該時序控制器,以從該時序控制器接收該些第一顯示資料及該些第二顯示資料,並將該些第一顯示資料傳送至該第一資料通道,將該些第二顯示資料傳送至該第二資料通道;其中,該電壓比較電路從該線緩衝器接收該些第一顯示資料及該些第二顯示資料,以依據該當下第一顯示資料計算該當下第一驅動電壓,依據該些第一顯示資料的一目標第一顯示資料計算該目標第一驅動電壓,依據該當下第二顯示資料計算該當下第二驅動電壓,以及依據該些第二顯示資料的一目標第二顯示資料計算該目標第二驅動電壓。
- 如申請專利範圍第3項所述之顯示裝置,其中該當下第一顯示資料及該當下第二顯示資料對應一第一列顯示資料,該目標第一顯示資料及該目標第二顯示資料對應一第二列顯示資料。
- 如申請專利範圍第2項所述之顯示裝置,其中該第一資料通道依據該閂鎖信號依序輸出該些第一驅動電壓,該第二資料通道依據該閂鎖信號依序輸出該些第二驅動電壓。
- 如申請專利範圍第1項所述之顯示裝置,其中該邏輯運算單元包括一及閘,該及閘的第一輸入端耦接該控制單元,該及閘的第二輸入端耦接該電壓比較電路,該及閘的輸出端耦接該電荷分享開關單元的該控制端。
- 如申請專利範圍第1項所述之顯示裝置,其中該電荷分享開關單元包括一MOS電晶體,該MOS電晶體的一第一源/汲極端作為該電荷分享開關單元的該第一端,該MOS電晶體的一第二源/汲極端作為該電荷分享開關單元的該第二端,該MOS電晶體的一閘極端作為該電荷分享開關單元的該控制端。
- 如申請專利範圍第1項所述之顯示裝置,其中該第一資料通道相鄰於該第二資料通道。
- 如申請專利範圍第1項所述之顯示裝置,其中每一該些第一驅動電壓的極性相反於對應的第二驅動電壓的極性。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100125465A TWI435312B (zh) | 2011-07-19 | 2011-07-19 | 顯示裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100125465A TWI435312B (zh) | 2011-07-19 | 2011-07-19 | 顯示裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201306001A TW201306001A (zh) | 2013-02-01 |
TWI435312B true TWI435312B (zh) | 2014-04-21 |
Family
ID=48169240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100125465A TWI435312B (zh) | 2011-07-19 | 2011-07-19 | 顯示裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI435312B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI464721B (zh) * | 2012-03-27 | 2014-12-11 | Novatek Microelectronics Corp | 顯示驅動優化方法與顯示驅動器 |
KR102552010B1 (ko) * | 2017-08-04 | 2023-07-07 | 주식회사 엘엑스세미콘 | 디스플레이 장치의 저전력 구동 시스템 및 타이밍 컨트롤러 |
-
2011
- 2011-07-19 TW TW100125465A patent/TWI435312B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW201306001A (zh) | 2013-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10074330B2 (en) | Scan driver and display panel using the same | |
US10403222B2 (en) | Gate driver on array circuit having clock-controlled inverter and LCD panel | |
US9449711B2 (en) | Shift register circuit and shading waveform generating method | |
US11373613B2 (en) | Shift register unit including pull-up node state maintenance circuit, driving method thereof, gate driving circuit and display device | |
RU2543312C2 (ru) | Сдвиговый регистр, возбуждающая схема линии сигналов сканирования, содержащая его, устройство отображения | |
US8988402B2 (en) | Output circuit, data driver, and display device | |
US9293223B2 (en) | Shift register unit, gate driving circuit and display device | |
JP4480944B2 (ja) | シフトレジスタおよびそれを用いる表示装置 | |
TWI452560B (zh) | 移位暫存裝置及顯示系統 | |
WO2015012207A1 (ja) | シフトレジスタ及び表示装置 | |
US9799295B2 (en) | Scan driving circuit and liquid crystal display device having the circuit | |
KR20030094058A (ko) | 표시 장치의 드라이버 회로와 시프트 레지스터, 및 표시장치 | |
US10467948B2 (en) | Display driving device | |
TWI411989B (zh) | 顯示器驅動電路及方法 | |
TWI434254B (zh) | 閘極脈衝調變電路及其削角調變方法 | |
TWI681380B (zh) | 閘極驅動器及具有閘極驅動器的顯示裝置 | |
TW201530527A (zh) | 液晶顯示器 | |
CN102262850B (zh) | 显示装置 | |
US9159448B2 (en) | Shift register unit, shift register and scanning method thereof, and display device | |
TWI435312B (zh) | 顯示裝置 | |
TWI518666B (zh) | 顯示裝置及其共同電壓產生電路 | |
US11322063B2 (en) | Scan driving circuit and driving method thereof, and display device | |
US20050289422A1 (en) | Shift register and shift register set using the same | |
TWI515709B (zh) | 顯示器及其放電控制電路 | |
WO2012077570A1 (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |