TWI435198B - 電壓穩壓器及其相關電壓調整方法 - Google Patents

電壓穩壓器及其相關電壓調整方法 Download PDF

Info

Publication number
TWI435198B
TWI435198B TW099111802A TW99111802A TWI435198B TW I435198 B TWI435198 B TW I435198B TW 099111802 A TW099111802 A TW 099111802A TW 99111802 A TW99111802 A TW 99111802A TW I435198 B TWI435198 B TW I435198B
Authority
TW
Taiwan
Prior art keywords
voltage
transistor
coupled
output
control
Prior art date
Application number
TW099111802A
Other languages
English (en)
Other versions
TW201126300A (en
Inventor
Chia Jui Shen
Original Assignee
Himax Tech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Tech Ltd filed Critical Himax Tech Ltd
Publication of TW201126300A publication Critical patent/TW201126300A/zh
Application granted granted Critical
Publication of TWI435198B publication Critical patent/TWI435198B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

電壓穩壓器及其相關電壓調整方法
本發明係有關於一種調整(regulated)電壓之機制，尤指一種電壓穩壓器(如一低壓降(Low Drop Output，LDO)穩壓器)，其具有一無電容(capacitor-free)結構且具有優異的輸出(電壓)穩定度。
線性穩壓器(Linear regulator)被廣泛地使用在現今電子系統中以有效提供電源管理能力；而其中最常用的一種線性穩壓器為低壓降(low dropout)穩壓器。
請參閱第1圖，第1圖所示為一習知低壓降穩壓器之方塊示意圖。習知低壓降穩壓器100係包含有一誤差放大器(error amplifier)110、一驅動(driving)P型金氧半導體(PMOS)電晶體120作為一傳輸(passing)元件、一迴授電路130，以及一負載電容140。誤差放大器110係耦接於於一參考電源供應端以接收一參考電壓VREF ，誤差放大器110用以比較參考電壓VREF 與一迴授電壓VFB ；參考電源供應端可為一能帶隙(bandgap)參考電源供應端。如圖所示，迴授電壓VFB 的電壓準位(voltage level)係依據用以構成迴授電路130之複數個電阻器其所分別對應的電阻值來正比於輸出電壓VOUT 之電壓準位。在本示意圖中，迴授電路130係由一第一電阻器R1 以及一第二電阻器R2 構成；誤差放大器110則將參考電壓VREF 與迴授電壓VFB 間的電壓差加以放大並控制驅動PMOS電晶體120以輸出電壓VOUT 。
然而，傳統上，為了確保輸出電壓的輸出穩定度(output stability)，需要使用一負載電容(load capacitor)140以補償輸出節點150處的電壓降；由於負載電容140所具有的龐大尺寸，這無可避免地使得傳統低壓降穩壓器面臨龐大電路面積以及高電路成本的窘境。
因此亟需提供一種新的低壓降(線性)穩壓器，在考量電路面積以及製造成本的同時亦提升系統的輸出穩定性。
因此本發明的目的之一即在於提供一種電壓穩壓器，其在不使用電容元件的前提下而能有效補償輸出節點處的電壓降，以及其相關之電壓穩壓方法。
根據本發明之一第一實施例，其係提供一電壓穩壓器。該電壓穩壓器包含有：一第一比較器、一第一電晶體、一第二電晶體、一迴授電路，以及一控制電路。該第一比較器具有一第一端其耦接於一第一參考電壓，以及一第二端其耦接於一迴授電壓；該第一比較器係比較該第一參考電壓以及該迴授電壓以據以產生一第一比較結果。該第一電晶體係具有一控制端以接收該第一比較結果、一第一端其耦接於一供應電壓，以及一第二端其係耦接於該電壓穩壓器之一輸出節點；其中該第一電晶體係依據該第一比較結果來控制該輸出節點之該輸出電壓。該第二電晶體係具有一控制端以接收一控制訊號、一第一端其耦接於該供應電壓，以及一第二端其耦接於該輸出節點；其中該第二電晶體係依據該控制訊號來調整該輸出節點之該輸出電壓。該迴授電路耦接於第一比較器之該第二端以及該輸出節點之間；且該迴授電路係依據該輸出電壓來提供該迴授電壓。該控制電路係耦接於該第二電晶體之該控制端以及該輸出節點之間；該控制電路接收該輸出電壓並依據該輸出電壓來提供該控制訊號。
根據本發明之一第二實施例，其係提供一電壓調整方法。該電壓調整方法包含有：比較一第一參考電壓以及一迴授電壓以據以產生一第一比較結果；使用一第一電晶體以依據該第一比較結果控制一輸出節點之輸出電壓；使用一第二電晶體來依據一控制訊號調整該輸出節點之該輸出電壓；依據該輸出電壓來提供該迴授電壓；以及依據該輸出電壓提供該控制訊號。
根據本發明之一第二實施例，其係提供一電壓穩壓器。該電壓穩壓器係包含有一電壓調整電路以及一補償電路。該電壓調整電路係依據經由一輸出電壓衍生之一迴授電壓以調整一輸出節點之該輸出電壓。該補償電路係耦接於該電壓調整電路之該輸出節點，且該補償電路係接收該輸出電壓並依據該輸出電壓來選擇性地補償該輸出電壓。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。以外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
請參閱第2圖，第2圖所示為根據本發明之一第一實施例一低壓降電壓穩壓器200之方塊示意圖。低壓降電壓穩壓器200包含有：一第一比較器210、一第一電晶體220、一第二電晶體230、一迴授電路240，以及一控制電路250。第一比較器210的第一端耦接於第一參考電源供應端(未顯示於圖中)，以接收第一參考電壓VREF1 ，而第一比較器210之第二端則用以接收迴授電壓VFB 。另外，第一比較器210耦接於第一電晶體220的控制端Nc ，以比較第一參考電壓VREF1 與迴授電壓VFB 並據以輸出第一比較結果Scr1 進而控制第一電晶體220。第一電晶體220具有第一端N1 耦接於電源供應端(power source)以接收一供應電壓。第一電晶體220的控制端Nc 係接收由第一比較器210所輸出之第一比較結果Scr1 ；而第一電晶體220之第二端則耦接於一輸出節點NOUT 。其中，第一電晶體220為一P型金氧半導體場效電晶體(P-channel metal-oxide-semiconductor field-effect transistor，PMOSFET)，且第一電晶體220係依據第一比較器210之比較結果Scr1 來控制輸出電壓。迴授電路240可由複數個電阻器(如電阻R1 與R2 )來構成，並據此來產生輸出電壓的一分壓作為迴授電壓VFB 。
如第2圖所示，第二電晶體230具有一第一端N1’ 、一第二端N2’ 以及一控制端NC’ ，分別耦接於電源供應端、輸出節點NOUT 以及控制電路250。控制電路250係耦接於第二電晶體230之控制端NC ，以及輸出節點NOUT 之間，以構成另一迴授路徑(feedback loop)，且控制電路250係用以接收輸出電壓並產生一控制訊號SC 。也就是說，控制電路250具有一第一端耦接於第二參考電壓源(未顯示於圖中)以接收第二參考電壓VREF2 ；控制電路250具有一第二端來接收前述之輸出電壓。控制電路250並依據第二參考電壓VREF2 以及輸出電壓來提供控制訊號SC 至第二電晶體230，如此一來，控制電路250得以選擇性地當輸出節點NOUT 產生一電流汲入(current sink)時對輸出電壓進行補償。而第二電晶體230可依據控制電路250所產生的控制訊號SC 來調整/補償輸出電壓的電壓準位，進而達到穩定低壓降穩壓器200之輸出穩定度的目的。
相較於習知技術，本發明之低壓降穩壓器基於所提出的新電路結構，使得電路不再需要使用具有龐大體積的電容元件而仍可在輸出電壓由於突然的電流汲入(current sink)狀況而出現電壓突降時，有效地對輸出電壓進行補償。
在本實施例中，第二電晶體230為一P型金氧半導體(PMOS)場效電晶體，而控制電路250可被進一步細分為一偏壓電路260以及一第二比較器270。第二比較器270分別經由第一端以及第二端來耦接於第二參考電壓VREF2 以及輸出節點NOUT ，以比較第二參考電壓VREF2 與輸出電壓並據以輸出第二比較結果Scr2 。此外，控制電路250更使用偏壓電路260以依據前述之第二比較結果Scr2 輸出控制訊號SC 。關於偏壓電路260與第二比較器270的結構及運作細節將於後續說明中敘明。然而請注意到，偏壓電路260以及第二比較器270的結構並不為本發明的限制條件之一，任何具有一控制電路的穩壓器而可依據輸出電壓來控制第二電晶體以減少輸出電壓由於瞬間的及電流汲入(current sink)所產生的電壓突降皆遵守本發明的發明精神而隸屬於本發明的保護範疇之中。
請參照第2圖來看第3圖，第3圖所示為第2圖中之偏壓電路260與第二比較器270之一實施例的示意圖。如圖所示，第二比較器270具有一PMOS電晶體P1 耦接於電源供應端以作為一電流源310，此外，PMOS電晶體P1 (亦即電流源310)亦耦接於第三電晶體315的第一端以及第四電晶體320的第一端。第三電晶體315具有一控制端耦接於輸出節點NOUT 以接收輸出電壓VOUT ；而第三電晶體315的第二端係耦接於偏壓電路260以輸出第二比較結果Scr2 。第四電晶體320具有一控制端耦接於第二參考電壓源(未顯示於圖中)以接收第二參考電壓VREF2 ，而第三電晶體315以及第四電晶體320兩者的第二端皆分別耦接於第一電流鏡電路330。此處第三電晶體315以及第四電晶體320皆為PMOS(場效)電晶體，而第一電流鏡電路330係包含有兩個N型金氧半導體場效電晶體(NMOSFET)332以及334，且第一電流鏡電路330具有一第一電流路徑，其係耦接於第三電晶體315的第二端；以及一第二電流路徑，其係耦接於第四電晶體320的第二端。當輸出節點NOUT 產生一大電壓降，第二比較器270感測得輸出電壓VOUT 的電壓降並輸出第二比較結果Scr2 ；其中第二比較結果Scr2 為一電流訊號，其用以驅動(active)偏壓電路260。偏壓電路260包含有第五電晶體340以及第二電流鏡電路350。第二電流鏡電路350具有第一電流路徑流經NMOS場效電晶體354，而第二電流鏡電路350的第二電流路徑則流經另一NMOS場效電晶體352。第五電晶體340為PMOS場效電晶體，其第一端耦接於電源供應端，第五電晶體340的第二端耦接於其本身的控制端(如圖所示)。當輸出電壓VOUT 的電壓準位小於第二參考電壓VREF2 的電壓準位時，偏壓電路260會接收到第二比較結果Scr2 並進而啟動(turn on)NMOS場效電晶體354。第二電流鏡電路350具有一電流流經NMOS場效電晶體354(亦即，流經前述第一電流路徑的電流)會被鏡射(mirrored to)到另一NMOS場效電晶體352處。由於電流鏡電路之結構以及其相關運作為熟悉本項技藝之人士所熟知，在此為簡明起見便不再贅述。此外，由於第五電晶體340耦接於第二電晶體230(見第2圖)，當輸出電壓VOUT 的電壓準位小於第二參考電壓VREF2 的電壓準位時，第二比較器270以及偏壓電路260將致能(activated)來產生控制訊號SC 控制第二電晶體230，以有效降低輸出電壓VOUT 的電壓降。換句話說，藉由使用控制訊號SC 來控制經第二電晶體230的電流強度，本發明之穩壓器將得以迅速補償輸出節點NOUT 的電壓降；如此一來，本發明提供了一種不具有電容元件的穩壓器，其藉由使用一控制電路來依據輸出電壓VOUT 的情況調整/補償輸出節點處的輸出電壓。在前述之實施例中，第二參考電壓源的供應電壓值係相異於第一參考電壓源的供應電壓值；然而，經由適當的調整，當穩壓器另具有一分壓電路以接收第一參考電壓並具以根據第一參考電壓產生所需的第二參考電壓時，本發明得以使用具有相同電壓輸出的第一參考電壓源與第二參考電壓源。請注意到，前述僅為說明之用而不為本發明的限制條件，任何使用一控制電路以接收輸出電壓VOUT ，並依據輸出電壓VOUT 來提供控制訊號SC 以降低輸出節點NOUT 處的電壓降之(低壓降)穩壓器皆遵守並隸屬於本發明的保護範疇中。
請參閱第4圖，第4圖所示為根據本發明之一第二實施例一穩壓器之示意圖。穩壓器400包含有一電壓調整電路410以及一補償電路420；電壓調整電路410包含有一比較器312、一電晶體314、一第一電阻器R1 以及一第二電阻器R2 ，其中第一電阻器R1 以及第二電阻器R2 係用以產生與一輸出節點NOUT 處之輸出電壓VOUT 相關的迴授電壓VFB 。電壓調整電路410接收一參考電壓VREF’ 以及迴授電壓VFB 以據以調整輸出電壓VOUT ；由於電壓調整電路410之運作及其結構與第2圖之第一比較器210、第一電晶體220以及迴授電路240之組合相同，在此便省略而不重複贅述。如圖所示，補償電路420係耦接於電源供應端以及電壓調整電路410的輸出節點NOUT ，而補償電路420可取代傳統的負載電容來維持穩壓器的穩定度；舉例來說，當輸出電壓VOUT 產生電壓降時，補償電路420將致能並依據輸出電壓VOUT 來選擇性地補償輸出電壓VOUT 的電壓準位。關於補償電路420的結構及其相關運作將揭露於後續敘述中。
請參閱第4圖來看第5圖，第5圖所示為第4圖中之補償電路420之一實施例的電路示意圖。補償電路420包含有第一電晶體510、偏壓電路520以及比較器530。第一電晶體510其第一端接收一供應電壓VSupply ，其第二端耦接於輸出節點NOUT ，以及其控制端接收控制訊號SC 。第一電晶體510可使用一P型金氧半導體(PMOS)場效電晶體來加以實施；且第一電晶體510依據控制訊號SC 來調整輸出節點NOUT 的輸出電壓VOUT 。比較器530其第一端接收參考電壓VREF ，其第二端耦接於輸出節點NOUT 以接收輸出電壓VOUT ，以及其輸出節點輸出比較結果Scr ；比較結果Scr 係有關於參考電壓VREF 以及輸出電壓VOUT 。偏壓電路520則耦接於比較器530以及第一電晶體510的控制端，以依據比較結果Scr 輸出控制訊號SC 來控制第一電晶體510的運作。
接下來將詳細說明補償電路420中之偏壓電路520以及比較器530之運作。請參照第5圖來看第6圖，第6圖為第5圖之偏壓電路520以及比較器530之一實施例之電路方塊示意圖。在本實施例中，比較器530包含有：電流源610、第二電晶體620、第三電晶體630，以及第一電流鏡電路640。在這裡，電流源610可使用一耦接於電源供應端之PMOS場效電晶體P1 來加以實施。第二電晶體620其第一端耦接於電流源610，其控制端耦接於輸出節點NOUT 以接收輸出電壓VOUT ，以及其第二端耦接於偏壓電路520。第三電晶體630其控制端耦接於參考電壓VREF ，其第一端耦接於第二電晶體620的第一端，第三電晶體630另具有一第二端；其中兩電晶體(第二電晶體620以及第三電晶體630)的第二端皆耦接於第一電流鏡電路640。第一電流鏡電路640包含有兩個NMOS場效電晶體642、644，且第一電流鏡電路640具有一第一電流路徑，其係耦接於第二電晶體620的第二端；以及一第二電流路徑，其係耦接於第三電晶體630的第二端。藉由採用了電流鏡結構，當輸出電壓VOUT 的電壓準位小於參考電壓VREF 的電壓準位時，比較結果Scr 將傳送到偏壓電路520，進而控制偏壓電路520來據以輸出控制訊號SC 。偏壓電路520具有第二電流鏡電路650以及第四電晶體660。第二電流鏡電路650具有一第一電流路徑，其耦接於第二電晶體620的第二端，且第二電流鏡電路650另具有一第二電流路徑。第四電晶體660其第一端耦接於電源供應端，其第二端分別耦接於第四電晶體660的控制端以及第二電流鏡電路650的第二電流路徑。當比較器530將比較結果Scr 傳送至偏壓電路520時，電晶體652將被啟動並使得流經電晶體652的電流被鏡射至另一電晶體654；在這裡兩個電晶體652、654可分別使用NMOS場效電晶體來加以實施之。由於電流鏡電路之結構及其詳細運作原理為熟知本項技藝之人士所熟知；在此為了簡明之便不加以贅述。此外，由於第四電晶體660係耦接於第一電晶體510(顯示於第5圖中)，當輸出電壓VOUT 的電壓準位小於參考電壓VREF 的電壓準位時；比較器530以及偏壓電路520將被致能以使控制訊號SC 控制第一電晶體510，進而有效降低輸出電壓VOUT 的電壓降。如此一來，本發明提供了一種不具有電容元件的穩壓器，其使用一補償電路於輸出電壓VOUT 產生一電壓降時根據輸出電壓VOUT 來有效調節/補償輸出節點NOUT 處的輸出電壓VOUT 。請注意到，前述之實施例僅為說明之用，任何補償電路，其可使用一補償電路來接收輸出電壓VOUT 並依據輸出電壓VOUT 來提供控制訊號SC ，進而降低輸出節點NOUT 處的輸出電壓降皆遵守本發明之發明精神，並隸屬於本發明的保護範疇之中。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100、200．．．低壓降穩壓器
110．．．誤差放大器
120．．．驅動P型金氧半導體場效電晶體
130、240．．．迴授電路
210．．．第一比較器
220、510．．．第一電晶體
230、620．．．第二電晶體
250．．．控制電路
260、520．．．偏壓電路
270．．．第二比較器
310、610．．．電流源
312、530．．．比較器
314、652、654．．．電晶體
315、630．．．第三電晶體
320、660．．．第四電晶體
330、640．．．第一電流鏡電路
340．．．第五電晶體
350、650．．．第二電流鏡電路
352、354、644．．．N型金氧半導體場效電晶體(NMOSFET)
400．．．穩壓器
410．．．電壓調整電路
420．．．補償電路
第1圖所示為一傳統的低壓降穩壓器之方塊示意圖。
第2圖所示為根據本發明之一第一實施例一低壓降電壓穩壓器之方塊示意圖。
第3圖所示為第2圖中之偏壓電路與第二比較器之一實施例的示意圖。
第4圖所示為根據本發明之一第二實施例一低壓降電壓穩壓器之方塊示意圖。
第5圖所示為第4圖中之補償電路之一實施例的電路方塊示意圖。
第6圖為第5圖之偏壓電路以及比較器之一實施例之電路方塊示意圖。
200．．．電壓穩壓器
210．．．第一比較器
220．．．第一電晶體
230．．．第二電晶體
240．．．迴授電路
250．．．控制電路
260．．．偏壓電路
270．．．第二比較器

Claims (15)

  1. 一種電壓穩壓器，其包含有：一第一比較器，具有一第一端係耦接至一第一參考電壓，以及一第二端，其耦接於一迴授(feedback)電壓，用以比較該第一參考電壓與該迴授電壓並據以產生一第一比較結果；一第一電晶體，具有一控制端以接收該第一比較結果、一第一端係耦接於一供應電壓，以及一第二端耦接於該電壓穩壓器之一輸出節點，其中該第一電晶體係依據該第一比較結果以控制該輸出節點之一輸出電壓；一第二電晶體，具有一控制端以接收一控制訊號、一第一端耦接於該供應電壓，以及一第二端耦接於該輸出節點，其中該第二電晶體係依據該控制訊號以調整該輸出節點之輸出電壓；一迴授電路，耦接於該第一比較器之該第二端與該輸出節點之間，用以依據該輸出電壓以提供該迴授電壓；以及一控制電路，耦接於該第二電晶體之控制端與該輸出節點之間，用以接收該輸出電壓並依據該輸出電壓來提供該控制訊號；其中當該輸出電壓出現一電壓降(voltage drop)時，該控制電路將致能(active)以產生該控制訊號以控制該第二電晶體，進而減少該電壓降。
  2. 如申請專利範圍第1項所述之電壓穩壓器，其中該控制電路係包 含有：一第二比較器，具有一第一端以接收一第二參考電壓，以及一第二端耦接於該輸出節點，該第二比較器係比較該輸出電壓與該第二參考電壓以產生一第二比較結果；以及一偏壓電路，耦接於該第二比較器以及該第二電晶體之間，用以依據該第二比較結果以將該控制訊號提供至該第二電晶體。
  3. 如申請專利範圍第2項所述之電壓穩壓器，其中該第二比較器係包含有：一電流源，用以提供一參考電流；一第三電晶體，具有一控制端以接收該輸出電壓、一第一端耦接於該電流源，以及一第二端耦接於該偏壓電路；一第四電晶體，具有一控制端以接收該第二參考電壓、一第一端耦接於該第三電晶體之該第一端，以及一第二端；以及一第一電流鏡電路，具有一第一電流路徑耦接於該第三電晶體之該第二端，以及一第二電流路徑耦接於該第四電晶體之該第二端。
  4. 如申請專利範圍第3項所述之電壓穩壓器，其中該偏壓電路係包含有：一第二電流鏡電路，具有一第一電流路徑耦接於該第三電晶體之該第二端，以及一第二電流路徑；以及 一第五電晶體，具有一控制端，一第一端耦接於該供應電壓，以及一第二端分別耦接於該第五電晶體之該控制端、該第二電流鏡電路之該第二電流路徑以及該第二電晶體之該控制端。
  5. 如申請專利範圍第2項所述之電壓穩壓器，其中該偏壓電路係包含有：一電流鏡電路，具有一第一電流路徑耦接於該第二比較結果，以及一第二電流路徑；以及一第三電晶體，具有一控制端，一第一端耦接於該供應電壓，以及一第二端分別耦接於該第三電晶體之該控制端、該電流鏡電路之該第二電流路徑以及該第二電晶體之該控制端。
  6. 如申請專利範圍第1項所述之電壓穩壓器，其中該電壓穩壓器係為一低壓降(Low Dropout，LDO)穩壓器。
  7. 一種電壓調整方法，其包含有：比較一第一參考電壓以及一迴授電壓來據此產生一第一比較結果；使用一第一電晶體以依據該第一比較結果控制一輸出節點之一輸出電壓；使用一第二電晶體來依據一控制訊號調整該輸出節點之該輸出電壓； 依據該輸出電壓提供該迴授電壓；以及依據該輸出電壓提供該控制訊號，包含：當該輸出電壓出現一電壓降(voltage drop)時，產生該控制訊號以控制該第二電晶體以減少該電壓降。
  8. 如申請專利範圍第7項所述之電壓調整方法，其中依據該輸出電壓提供該控制訊號之步驟係包含有：比較該輸出電壓以及該第二參考電壓來產生一第二比較結果；以及依據該第二比較結果將該控制訊號提供至該第二電晶體。
  9. 如申請專利範圍第7項所述之電壓調整方法，其中依據該輸出電壓提供該控制訊號之步驟係包含有：使用一電流鏡方式來依據該輸出電壓產生該控制訊號。
  10. 一種電壓穩壓器，包含有：一電壓調整電路，用以依據由一輸出電壓衍生之一迴授電壓來調整一輸出節點之該輸出電壓；以及一補償電路，耦接於該電壓調整電路之該輸出節點，以接收該輸出電壓並依據該輸出電壓來選擇性地補償該輸出電壓。
  11. 如申請專利範圍第10項所述之電壓穩壓器，其中該補償電路係於該輸出電壓出現一電壓降時運作(active)。
  12. 如申請專利範圍第10項所述之電壓穩壓器，其中該補償電路係包含有：一第一電晶體，具有一控制端以接收一控制訊號、一第一端耦接於一供應電壓，以及一第二端耦接於該輸出節點，其中該第一電晶體係依據該控制訊號來調整該輸出節點之該輸出電壓；一比較器，具有一第一端以接收一參考電壓，以及一第二端耦接於該輸出節點，該比較器係比較該輸出電壓以及該參考電壓以產生一比較結果；以及一偏壓電路，耦接於該比較器以及該第一電晶體之間，以依據該比較結果提供該控制訊號給該第一電晶體。
  13. 如申請專利範圍第12項所述之電壓穩壓器，其中該比較器係包含有：一電流源，用以提供一參考電流；一第二電晶體，具有一控制端以接收該輸出電壓、一第一端耦接於該電流源，以及一第二端耦接於該偏壓電路；一第三電晶體，具有一控制端以接收該參考電壓、一第一端耦接於該第二電晶體之該第一端，以及一第二端；以及一第一電流鏡電路，具有一第一電流路徑耦接於該第二電晶體之該第二端，以及一第二電流路徑耦接於該第三電晶體之該第二端。
  14. 如申請專利範圍第13項所述之電壓穩壓器，其中該偏壓電路係包含有：一第二電流鏡電路，具有一第一電流路徑耦接於該第二電晶體之該第二端，以及一第二電流路徑；以及一第四電晶體，具有一控制端、一第一端耦接於該供應電壓，以及一第二端分別耦接於該第四電晶體之該控制端、該第二電流鏡電路之該第二電流路徑以及該第一電晶體之該控制端。
  15. 如申請專利範圍第12項所述之電壓穩壓器，其中該偏壓電路係包含有：一電流鏡電路，具有一第一電流路徑耦接於該第二比較結果，以及一第二電流路徑；以及一第二電晶體，具有一控制端、一第一端耦接於該供應電壓，以及一第二端分別耦接於該第二電晶體之該控制端、該電流鏡電路之該第二電流路徑以及該第一電晶體之該控制端。
TW099111802A 2010-01-24 2010-04-15 電壓穩壓器及其相關電壓調整方法 TWI435198B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/692,641 US8729876B2 (en) 2010-01-24 2010-01-24 Voltage regulator and related voltage regulating method thereof

Publications (2)

Publication Number Publication Date
TW201126300A TW201126300A (en) 2011-08-01
TWI435198B true TWI435198B (zh) 2014-04-21

Family

ID=44308467

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099111802A TWI435198B (zh) 2010-01-24 2010-04-15 電壓穩壓器及其相關電壓調整方法

Country Status (2)

Country Link
US (1) US8729876B2 (zh)
TW (1) TWI435198B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8928296B2 (en) * 2011-03-01 2015-01-06 Analog Devices, Inc. High power supply rejection ratio (PSRR) and low dropout regulator
US8710811B2 (en) * 2012-01-03 2014-04-29 Nan Ya Technology Corporation Voltage regulator with improved voltage regulator response and reduced voltage drop
TWI489242B (zh) * 2012-03-09 2015-06-21 Etron Technology Inc 快速響應的低壓差穩壓系統和低壓差穩壓系統的操作方法
US9323263B2 (en) 2012-09-25 2016-04-26 Intel Corporation Low dropout regulator with hysteretic control
US10698432B2 (en) * 2013-03-13 2020-06-30 Intel Corporation Dual loop digital low drop regulator and current sharing control apparatus for distributable voltage regulators
EP2972641B1 (en) * 2013-03-14 2020-04-29 Microchip Technology Incorporated Improved capless voltage regulator using clock-frequency feed forward control
US9146572B2 (en) * 2013-05-30 2015-09-29 Infineon Technologies Ag Apparatus providing an output voltage
CN104423407B (zh) * 2013-08-28 2016-05-25 联发科技（新加坡）私人有限公司 低压差线性稳压器及其启动方法、电子装置和芯片
CN104615181B (zh) * 2013-11-05 2016-06-22 智原科技股份有限公司 电压调节器装置与相关方法
US9525341B2 (en) * 2014-12-23 2016-12-20 Micron Technology, Inc. Ladder-based high speed switch regulator
TWI573005B (zh) * 2015-05-13 2017-03-01 晶豪科技股份有限公司 低壓降穩壓器和包含低壓降穩壓器之輸出緩衝器
US9886044B2 (en) * 2015-08-07 2018-02-06 Mediatek Inc. Dynamic current sink for stabilizing low dropout linear regulator (LDO)
US10860043B2 (en) * 2017-07-24 2020-12-08 Macronix International Co., Ltd. Fast transient response voltage regulator with pre-boosting
KR101937268B1 (ko) * 2017-10-11 2019-04-09 현대오트론 주식회사 실시간 기울기 제어 장치 및 그것의 동작 방법
US10268222B1 (en) 2017-10-25 2019-04-23 Nanya Technology Corporation Electronic system for adjusting operating voltage
TWI665543B (zh) * 2018-04-11 2019-07-11 晶豪科技股份有限公司 低壓降電壓穩壓器
US10591941B2 (en) * 2018-04-24 2020-03-17 Etron Technology, Inc. Low dropout regulator with wide input supply voltage
US10613561B1 (en) * 2018-10-30 2020-04-07 Nxp Usa, Inc. Device and method for calibrating a voltage regulator
JP7368148B2 (ja) * 2019-09-06 2023-10-24 株式会社東芝 電源回路及び無線通信装置
US10866607B1 (en) 2019-12-17 2020-12-15 Analog Devices International Unlimited Company Voltage regulator circuit with correction loop
US20220291706A1 (en) * 2021-03-10 2022-09-15 Realtek Semiconductor Corp. Linear voltage regulator with fast load regulation and method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2798480B1 (fr) * 1999-09-10 2001-10-26 St Microelectronics Sa Regulateur de tension
TW529219B (en) 2001-08-28 2003-04-21 Delta Electronics Inc Control method and apparatus for electronic type power regulator
TWI244251B (en) 2001-11-19 2005-11-21 Delta Electronics Inc Control method and apparatus for electronic power regulator
US6806690B2 (en) * 2001-12-18 2004-10-19 Texas Instruments Incorporated Ultra-low quiescent current low dropout (LDO) voltage regulator with dynamic bias and bandwidth
TWI247978B (en) 2004-11-04 2006-01-21 Hsuan-I Pan Low dropout regulator with a split pass element
EP1910905B1 (en) * 2005-07-21 2011-12-21 Freescale Semiconductor, Inc. Voltage regulator with pass transistors carrying different ratios of the total load current and method of operation therefor
US7218168B1 (en) * 2005-08-24 2007-05-15 Xilinx, Inc. Linear voltage regulator with dynamically selectable drivers
TWI397793B (zh) 2008-04-11 2013-06-01 System General Corp 低壓降穩壓器

Also Published As

Publication number Publication date
US8729876B2 (en) 2014-05-20
US20110181259A1 (en) 2011-07-28
TW201126300A (en) 2011-08-01

Similar Documents

Publication Publication Date Title
TWI435198B (zh) 電壓穩壓器及其相關電壓調整方法
JP6541250B2 (ja) 低ドロップアウト電圧レギュレータおよび方法
US7646574B2 (en) Voltage regulator
TWI606321B (zh) 具有改善之電源供應抑制之低壓降電壓調節器
US10133287B2 (en) Semiconductor device having output compensation
US8508199B2 (en) Current limitation for LDO
KR101012566B1 (ko) 전압 레귤레이터
JP5097664B2 (ja) 定電圧電源回路
JP5516320B2 (ja) レギュレータ用半導体集積回路
US7193399B2 (en) Voltage regulator
US7304540B2 (en) Source follower and current feedback circuit thereof
JP5279544B2 (ja) ボルテージレギュレータ
JP6261343B2 (ja) ボルテージレギュレータ
TWI696910B (zh) 低壓降穩壓電路及其穩壓方法
US9651958B2 (en) Circuit for regulating startup and operation voltage of an electronic device
TW201428443A (zh) 二級低壓降線性電源供應系統與方法
JP7368132B2 (ja) シリーズレギュレータ
JP2017037493A (ja) ボルテージレギュレータ
US10331152B2 (en) Quiescent current control in voltage regulators
JP2008052516A (ja) 定電圧回路
JP5631918B2 (ja) 過電流保護回路、および、電力供給装置
JP5793979B2 (ja) レギュレータ用半導体集積回路
TWI514104B (zh) 用於穩壓器之電流源及其穩壓器
CN112000166A (zh) 电压调节器
JP2011118865A (ja) 過電流保護回路及び定電圧電源回路