TWI432108B - 一種半導體封裝件及其製法 - Google Patents
一種半導體封裝件及其製法 Download PDFInfo
- Publication number
- TWI432108B TWI432108B TW100129166A TW100129166A TWI432108B TW I432108 B TWI432108 B TW I432108B TW 100129166 A TW100129166 A TW 100129166A TW 100129166 A TW100129166 A TW 100129166A TW I432108 B TWI432108 B TW I432108B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor package
- circuit layer
- layer
- transparent substrate
- semiconductor wafer
- Prior art date
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
本發明係有關一種半導體封裝件及其製法,尤指一種用於影像感測之半導體封裝件及其製法。
影像感測器,包含電荷耦合元件(CCD)以及CMOS影像感測器(CMOS image sensor,CIS)等等,其具有廣泛的應用。例如手機、汽車、家庭保全、玩具等等亦有可能配置CIS。而對於CIS的應用,在封裝技術上係具有關鍵影響。
請參閱第1圖,係為習知CIS封裝件的剖面示意圖。該半導體封裝件1具有陶瓷基板11;設置於陶瓷基板11的凹槽121中之影像感測晶片12,用以感測入射光線(如箭頭所示);複數銲線13,係電性連接該影像感測晶片12和陶瓷基板11上之金屬導電跡線(metallized trace)14;玻璃蓋16,係封蓋住該陶瓷基板11;以及複數導腳15,係設於該陶瓷基板11側邊,並電性連接金屬導電跡線14。然,此種以打線接合的封裝技術由於打線的接合佔據過多的空間,因而造成CIS封裝的體積過大問題。
此外,第7,759,751號美國專利揭露一種用於光學裝置之模組及其製法。該模組雖然未透過打線方式連接半導體基板和晶片,而可提供小型化的光學裝置,然而,該專利使用TSV(Through Silicon Via)技術形成的貫穿電極來連接感光面及非感光面,以便於將感光面之訊號傳遞至位於非感光面一側之PCB上,其製程仍存在繁複且耗費成本的問題。
因此,如何提供一種體積較小、成本較低的半導體封裝件實為當前急需解決的問題。
為克服習知技術之種種缺失,本發明提供一種半導體封裝件,包括透明基板;形成於該透明基板上之第一線路層;設置並電性連接於該第一線路層上之半導體晶片;係形成於該透明基板上之絕緣層,以覆蓋該第一線路層及包覆該半導體晶片;形成於該絕緣層中,並電性連接該第一線路層之導電盲孔;形成於該絕緣層上之第二線路層,並電性連接該導電盲孔;形成於該絕緣層上及第二線路層上之拒銲層,其中,該拒銲層具有複數外露部分該第二線路層之開口。
本發明復提供一種半導體封裝件之製法,包括:於透明基板上形成第一線路層;於該第一線路層上設置且電性連接半導體晶片;於該透明基板上形成絕緣層,以覆蓋該第一線路層及包覆該半導體晶片;形成複數貫穿該絕緣層之穿孔,俾使各該穿孔外露部分該第一線路層;於該穿孔中形成電性連接該第一線路層之導電盲孔;於該絕緣層上形成電性連接該導電盲孔之第二線路層;於該絕緣層及第二線路層上形成拒銲層,其中,該拒銲層具有複數外露部分該第二線路層之開口;以及形成導電元件於該開口中。
由上可知,本發明使半導體晶片直接設於透明基板上,並令半導體晶片之影像感測面面對該透明基板,得以簡化封裝件結構並縮小其體積。較佳地,本發明之半導體封裝件及其製法,係藉由如覆晶之直接接合(direct bonding)的技術,使得晶片封裝件之整體體積較小,更廣泛地應用於小型化、細間距的產品。此外,本發明無須使用昂貴之TSV技術,亦可將感光面之訊號傳遞至非感光面之一側,使得製造成本降低,並大幅提升產率。
以下藉由特定的具體實施例說明本發明之實施方式,熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知,本說明書所附圖式所繪示之結構、比例、大小等,均僅用以配合說明書所揭示之內容,以供熟悉此技藝之人士之瞭解與閱讀,並非用以限定本發明可實施之限定條件,故不具技術上之實質意義,任何結構之修飾、比例關係之改變或大小之調整,在不影響本發明所能產生之功效及所能達成之目的下,均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時,本說明書中所引用之如“上”、“第一”、“第二”及“一”等之用語,亦僅為便於敘述之明瞭,而非用以限定本發明可實施之範圍,其相對關係之改變或調整,在無實質變更技術內容下,當亦視為本發明可實施之範疇。
請參閱第2A至2H圖,係為本發明半導體封裝件2製法之剖面示意圖。
如第2A圖所示,提供一透明基板21,以作承載之用,於一實施例中,該透明基板21可為玻璃。
如第2B圖所示,於該透明基板21上形成第一線路層22,於一實施例中,第一線路層22之材質係選自金、鋁或銅。
如第2C圖所示,於該第一線路層22上設置且電性連接一半導體晶片23,於一實施例中,該半導體晶片23可為影像感測晶片,並透過該半導體晶片23上之電性連接墊231以覆晶方式電性連接至該第一線路層22,以使具有之影像感測面23a面對該透明基板21,將感測到的光能轉換成電壓以經由第一線路層22傳送感測訊號。
如第2D圖所示,於該透明基板上形成例如封裝膠體或乾膜(dry film)之絕緣層24,用以覆蓋該第一線路層22及包覆該半導體晶片23。
如第2E圖所示,以例如雷射鑽孔之方式形成複數個貫穿絕緣層24之穿孔241,且各該穿孔241外露部分第一線路層22。
如第2F圖所示,利用沉積或鍍覆技術分別於各該穿孔241中形成複數電性連接該第一線路層22之導電盲孔25,隨後,於該絕緣層24上形成第二線路層26,並電性連接該導電盲孔25,於一實施例中,第二線路層26之材質係選自金、鋁或銅。
如第2G圖所示,於該絕緣層24及第二線路層26上形成拒銲層27,且該拒銲層27係具有複數外露部分該第二線路層26之開口271。
如第2H圖所示,於該開口271中植設如銲球之導電元件28,該導電元件28亦可為銲針。
據此,根據上述製法形成如第2H圖所示之半導體封裝件2結構。本發明之半導體封裝件2包括:透明基板21、第一線路層22、半導體晶片23、絕緣層24、複數導電盲孔25、第二線路層26、拒銲層27以及導電元件28。於一實施例中,該透明基板21可為玻璃。該透明基板21上形成有第一線路層22,於一實施例中,第一線路層22之材質係選自金、鋁或銅。該第一線路層22上設置並電性連接半導體晶片23,於一實施例中,該半導體晶片23可為影像感測晶片,並透過其上之電性連接墊231以覆晶方式電性連接至該第一線路層22,並使具有面對該透明基板21之影像感測面23a的影像感測晶片,將感測到的光能轉換成電壓以經由第一線路層22傳送感測訊號。該透明基板21上形成有絕緣層24,以覆蓋該第一線路層22及包覆該半導體晶片23,其中,該絕緣層24具有複數貫穿該絕緣層24之穿孔241,且各該穿孔241外露部分該第一線路層22。各該穿孔241中係形成有複數電性連接該第一線路層22之導電盲孔25。該絕緣層24上形成有第二線路層26,並電性連接該導電盲孔25,於一實施例中,第二線路層26之材質係選自金、鋁或銅。該絕緣層24及第二線路層26上形成有拒銲層27,並具有複數外露部分該第二線路層26之開口271。導電元件28,係形成於該開口271中。
綜上所述,本發明使半導體晶片直接設於透明基板上,並藉由如覆晶之直接接合(direct bonding)的技術,使得晶片封裝件之整體體積較小,以更廣泛地應用於小型化、細間距的產品。此外,無須使用昂貴之TSV技術,亦可將感光面之訊號傳遞至非感光面之一側,使得製造成本降低,並大幅提昇產率。
上述實施例係用以例示性說明本發明之原理及其功效,而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下,對上述實施例進行修改。因此本發明之權利保護範圍,應如後述之申請專利範圍所列。
1...半導體封裝件
11...陶瓷基板
12...影像感測晶片
121...凹槽
13...銲線
14...金屬導電跡線
15...導腳
16...玻璃蓋
2...半導體封裝件
21...透明基板
22...第一線路層
23...半導體晶片
23a...影像感測面
231...電性連接墊
24...絕緣層
241...穿孔
25...導電盲孔
26...第二線路層
27...拒銲層
271...開口
28...導電元件
第1圖係為習知半導體封裝件之剖面示意圖;以及
第2A至2H圖係為本發明半導體封裝件製法之剖面示意圖。
2...半導體封裝件
21...透明基板
22...第一線路層
23...半導體晶片
23a...影像感測面
231...電性連接墊
24...絕緣層
241...穿孔
25...導電盲孔
26...第二線路層
27...拒銲層
271...開口
28...導電元件
Claims (17)
- 一種半導體封裝件,包括:透明基板;第一線路層,係形成於該透明基板上;半導體晶片,係設置並電性連接於該第一線路層上,其中,該半導體晶片具有影像感測面;絕緣層,係形成於該透明基板上,以覆蓋該第一線路層及包覆該半導體晶片;導電盲孔,係形成於該絕緣層中,並電性連接該第一線路層;第二線路層,係形成於該絕緣層上,並電性連接該導電盲孔;拒銲層,係形成於該絕緣層及第二線路層上,其中,該拒銲層具有複數外露部分該第二線路層之開口;以及導電元件,係形成於該開口中。
- 如申請專利範圍第1項所述之半導體封裝件,其中,該透明基板係為玻璃。
- 如申請專利範圍第1項所述之半導體封裝件,其中,該第一線路層之材質選自金、鋁或銅。
- 如申請專利範圍第1項所述之半導體封裝件,其中,該第二線路層之材質選自金、鋁或銅。
- 如申請專利範圍第1項所述之半導體封裝件,其中,該半導體晶片係透過覆晶方式電性連接至該第一線路層。
- 如申請專利範圍第1項所述之半導體封裝件,其中,該半導體晶片為影像感測晶片。
- 如申請專利範圍第1項所述之半導體封裝件,其中,該半導體晶片之影像感測面係面對該透明基板。
- 如申請專利範圍第1項所述之半導體封裝件,其中,該絕緣層係封裝膠體或乾膜。
- 如申請專利範圍第1項所述之半導體封裝件,其中,該導電元件係銲球或銲針。
- 一種半導體封裝件之製法,包括:於透明基板上形成第一線路層;於該第一線路層上設置且電性連接半導體晶片,其中,該半導體晶片具有影像感測面;於該透明基板上形成絕緣層,以覆蓋該第一線路層及包覆該半導體晶片;形成複數貫穿該絕緣層之穿孔,俾使各該穿孔外露部分該第一線路層;於該穿孔中形成電性連接該第一線路層之導電盲孔;於該絕緣層上形成電性連接該導電盲孔之第二線路層;於該絕緣層及第二線路層上形成拒銲層,其中,該拒銲層具有複數外露部分該第二線路層之開口;以及形成導電元件於該開口中。
- 如申請專利範圍第10項所述之半導體封裝件之製法, 其中,該透明基板係為玻璃。
- 如申請專利範圍第10項所述之半導體封裝件之製法,其中,該半導體晶片係透過覆晶方式電性連接至該第一線路層。
- 如申請專利範圍第10項所述之半導體封裝件之製法,其中,該穿孔係以雷射鑽孔形成。
- 如申請專利範圍第10項所述之半導體封裝件之製法,其中,該半導體晶片為影像感測晶片。
- 如申請專利範圍第10項所述之半導體封裝件之製法,其中,該半導體晶片之影像感測面係面對該透明基板。
- 如申請專利範圍第10項所述之半導體封裝件之製法,其中,該絕緣層係封裝膠體或乾膜。
- 如申請專利範圍第10項所述之半導體封裝件之製法,其中,該導電元件係銲球或銲針。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100129166A TWI432108B (zh) | 2011-08-16 | 2011-08-16 | 一種半導體封裝件及其製法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100129166A TWI432108B (zh) | 2011-08-16 | 2011-08-16 | 一種半導體封裝件及其製法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201311071A TW201311071A (zh) | 2013-03-01 |
TWI432108B true TWI432108B (zh) | 2014-03-21 |
Family
ID=48482189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100129166A TWI432108B (zh) | 2011-08-16 | 2011-08-16 | 一種半導體封裝件及其製法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI432108B (zh) |
-
2011
- 2011-08-16 TW TW100129166A patent/TWI432108B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW201311071A (zh) | 2013-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI237354B (en) | Stacked package structure | |
TWI418003B (zh) | 嵌埋電子元件之封裝結構及其製法 | |
TWI269462B (en) | Multi-chip build-up package of an optoelectronic chip and method for fabricating the same | |
JP2010251558A (ja) | 固体撮像装置 | |
WO2010001597A1 (ja) | 素子搭載用基板、半導体モジュール、半導体装置、素子搭載用基板の製造方法および半導体装置の製造方法、ならびに携帯機器 | |
TW200637017A (en) | Image sensor module package | |
KR20140028700A (ko) | 반도체 패키지 | |
TW201709753A (zh) | 微機電系統晶片封裝及其製造方法 | |
US20130140664A1 (en) | Flip chip packaging structure | |
CN105355641A (zh) | 高像素影像传感芯片的封装结构及封装方法 | |
TWI559464B (zh) | 封裝模組及其基板結構 | |
TW201340798A (zh) | 多晶片封裝體 | |
TWI432108B (zh) | 一種半導體封裝件及其製法 | |
TW201628152A (zh) | 電子封裝結構 | |
TWI638411B (zh) | 電子封裝件之製法 | |
TW200742008A (en) | A packaging structure of flip chip camera module and its packaging method | |
CN109585434B (zh) | 一种晶圆级光感系统封装结构及其制造方法 | |
TWM540449U (zh) | 多功能系統級封裝的堆疊結構(一) | |
TWI672786B (zh) | 電子封裝件及其製法 | |
TWI606562B (zh) | 電子封裝結構 | |
JP2007194441A (ja) | イメージセンサ用半導体装置およびその製造方法 | |
KR20050118833A (ko) | 이미지 센서용 패키지 | |
TWI241688B (en) | Photosensitive semiconductor device and method for fabrication the same | |
CN220585222U (zh) | 芯片封装结构 | |
KR20040059741A (ko) | 반도체용 멀티 칩 모듈의 패키징 방법 |