TWI431685B - Plasma processing device and plasma processing method - Google Patents

Plasma processing device and plasma processing method Download PDF

Info

Publication number
TWI431685B
TWI431685B TW099125919A TW99125919A TWI431685B TW I431685 B TWI431685 B TW I431685B TW 099125919 A TW099125919 A TW 099125919A TW 99125919 A TW99125919 A TW 99125919A TW I431685 B TWI431685 B TW I431685B
Authority
TW
Taiwan
Prior art keywords
film
processing
plasma
etching
processed
Prior art date
Application number
TW099125919A
Other languages
English (en)
Other versions
TW201205667A (en
Inventor
Daisuke Shiraishi
Akira Kagoshima
Satomi Inoue
Shigeru Nakamoto
Original Assignee
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Tech Corp filed Critical Hitachi High Tech Corp
Publication of TW201205667A publication Critical patent/TW201205667A/zh
Application granted granted Critical
Publication of TWI431685B publication Critical patent/TWI431685B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H01J37/32972—Spectral analysis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Description

電漿處理裝置及電漿處理方法
本發明係關於將配置在真空容器內部之處理室內的半導體晶圓等處理對象的基板狀試料，使用形成在處理室內的電漿來進行蝕刻處理的電漿處理裝置，尤其係關於具備有使用蝕刻處理的檢測結果來調節其他晶圓的處理條件的構成的電漿處理裝置。
在半導體元件之製造製程中所使用的電漿處理裝置，尤其將半導體晶圓等的表面所配置的膜構造進行蝕刻處理的裝置中，一般係在真空處理室內導入蝕刻氣體，在減壓下使電漿放電發生，使得在該電漿中所發生的自由基或離子在作為被處理物的晶圓表面起反應，藉此進行晶圓的蝕刻加工。在如上所示之技術中，近年來，隨著元件的微細化，因對處理條件的變動的處理所造成的加工結果的變動的影響會變大，即使使用設定有處理裝置的一定處方(recipe)來進行複數枚晶圓的處理，亦會因處理中所發生的各種外亂而無法重現性佳地獲得處理結果所得的加工形狀，而不易獲得安定的蝕刻加工性能。
以解決如上所示之問題的技術而言，考慮由在處理室內所產生的電漿中的發光來檢測在蝕刻進行時所特有的現象而進行處理終點的判定。以關於如上所示之終點的判定的技術而言，例如日本特開2009-206275號公報(專利文獻1)所揭示之內容已為人所知。本習知技術係顯示出使用由在處理中期間所得電漿的發光所檢測到的強度相關資料，生成關於資料的回歸直線，利用該回歸直線、與關於在檢測中逐次檢測到的發光強度的時間序列資料之間的距離，藉此可實現高精度的終點判定。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本特開2009-206275號公報
上述習知技術中由於針對以下內容未考慮充分而衍生出問題。亦即，雖欲藉由實施終點的判定來使蝕刻加工性能安定化，但是藉由處理所得之加工形狀的精度會受到終點判定精度大幅影響。
因此，在處理難以判定終點的膜時，加工精度不安定，甚至連續性處理使用如上所示之加工後的膜的形狀作為遮罩來處理配置在下方的膜之類的複數膜構造時，在上方的膜的加工尺寸精度會影響下方的膜的形狀尺寸精度，因此上方的膜的處理精度，尤其在終點的精度較低時，會有膜構造全體的加工尺寸的精度受損而使處理的安定性、重現性降低的問題。
此外，當將複數枚晶圓在特定處理裝置內的處理室繼續進行處理時，複數枚中特定枚數之間係即使以處理精度在所預期範圍內的程度使處理條件較為適當而來實施處理，亦隨著處理枚數的增加，而使處理室內部的條件發生變動，若以當初的處理條件，處理後的尺寸形狀脫離所期望的精度範圍，在該方面亦會有處理的安定性、重現性受損的問題。關於必須對應如上所示之處理室內部的環境或狀態經時性變動，來調節處理的條件方面，在上述習知技術中並未被加以考慮。
本發明之目的在於提供一種減低蝕刻處理之加工後的尺寸變動而可提升處理的安定性或重現性的電漿處理裝置或處理方法。
上述目的係藉由以下來達成：係一種電漿處理裝置，係將被配置在真空容器內部經減壓的處理室內，且在矽製基板上具有遮罩及具有配置在其下方之處理對象的膜的膜構造的晶圓，藉由形成在前述處理室內的電漿，至少使用2個步驟來進行蝕刻處理，該電漿處理裝置係具備有以下功能：根據檢測出前述處理的2個步驟中後段的步驟的處理結束為止的時間的結果，調節其他晶圓處理中的前段的前述步驟的處理條件，來處理前述其他晶圓。
或者藉由以下來達成：係一種電漿處理方法，係將在矽製基板上具有遮罩及具有配置在其下方之處理對象的膜的膜構造的晶圓配置在真空容器內部經減壓的處理室內，在前述處理室內形成電漿後，至少使用2個步驟來對前述膜構造進行蝕刻處理，該電漿處理方法係根據檢測出前述處理的2個步驟中後段的步驟的處理結束為止的時間的結果，調節其他晶圓處理中的前段的前述步驟的處理條件，來處理前述其他晶圓。
此外藉由以下來達成：在前述前段的步驟中，前述處理對象的膜在預先訂定的期間被處理，在前述後段的步驟中，檢測前述處理對象的膜在處理中所形成的電漿發光而判定該處理的終點，按照至前述所被檢測出的處理結束為止的時間相對預定時間的長短，來調節前述前段的步驟的處理條件。
此外藉由以下來達成：前述膜構造的前述處理對象的膜係具備有：配置在前述遮罩下方由有機材料所構成的反射防止膜、及配置在該反射防止膜的下方由氮化矽所構成的膜，前述前段的步驟係處理前述反射防止膜者，後段的步驟係處理由前述氮化矽所構成的膜者。
此外藉由以下來達成：在前述前段的步驟中，使用包含氟碳化合物與氮成為組成的氣體來處理前述反射防止膜，在前述後段的步驟中，使用包含氟碳化合物成為組成的氣體來處理由前述氮化矽所構成的膜。
以下使用圖示，說明本發明之實施形態。
[實施例]
以下使用第1圖至第6圖說明本發明之實施例。
第1圖係說明本發明之實施例之電漿處理裝置之構成之概略的模式圖。本實施例之電漿處理裝置1係構成為具備有：配置在真空容器內部的處理室2；調節被供給至該處理室2內的處理氣體的供給量、速度的質流控制器3；形成為了激發被供給至處理室2的處理氣體而形成電漿所被供給的電場的電漿生成用高頻電源4；及包含將處理室2內的氣體進行排氣的真空泵的排氣裝置5。此外，電漿處理裝置1之處理室2內形成有電漿的空間的下方係配置有將作為處理對象的晶圓6載置於其上面予以保持的試料台7。
蝕刻處理所使用的處理氣體係通過質流控制器3而被導入至處理室2內，另外藉由利用電漿生成用高頻電源4所形成而藉由被配置在處理室2上方的導波管等傳播手段而由處理室上方被導入的預定頻率(例如2.45GHz)的高頻的電場、及視需要由在處理室2的上方及側方的外周包圍處理室2所配置的磁場形成手段而被供給至處理室2內的磁場，氣體的粒子被激發而形成電漿8。電漿8內的荷電粒子(離子)係藉由從與被配置在試料台7內部的導電體製電極相連接的偏壓用高頻電源9所被供給的高頻電力，被形成於試料台7或被保持在該試料台7的上面的載置面上的晶圓6的上面上方的偏壓電場所引誘，而與預先形成在晶圓6表面所配置的薄膜相衝撞。
藉此晶圓6的表面被活性化而促進電漿8中的反應性粒子與構成膜的材料的化學性、物理性相互作用，而進行對象膜的蝕刻處理。其中，處理室2內的壓力係將來自壓力計10的測定值與基準值作比較，根據前述比較後的結果，繞著以水平方向所配置的軸旋轉而調整用以以可變的方式調節使處理室2內與排氣裝置5之間相連通的通路的開口面積之具備有複數片板材的可變電導閥11的旋轉角度的位置，而調整排氣量速度，藉此保持在適於處理的壓力。
在處理中所形成的電漿8的發光係透過藉由被配置在屬於處理室2側壁的真空容器的壁構件的透光性構件所構成的觀察窗12，藉由受光器13予以觀測，而檢測其強度。關於藉由受光器13所被檢測出的電漿8的發光強度的訊號係被傳送至可與該訊號進行通訊所配置的控制裝置的運算部14，在運算部14中由所接收到的訊號來計算或檢測預定的量。例如，接收表示上述電漿8的發光強度的訊號，將變更針對由此接下來的晶圓所進行的處理的條件的量(處方變更量)，使用被儲放在被配置在運算部14內部或以可透過通訊手段來進行通訊的方式所連接的RAM或硬碟等記憶手段內的程式來進行計算，而設定電漿處理裝置1的動作。
應被設定之接下來的晶圓的處方變更量係被傳送至控制部15。在控制部15中，對於被配置在控制部15內部或以可通訊的方式所連接之經隔離的部位的記憶手段所保持的處方的值，使用所被傳送的處方變更量的資訊來將其變更，而計算出接下來的晶圓的蝕刻處理的處方(處理條件)。本實施例之控制部15係透過通訊手段而與電漿處理裝置1的上述質流控制器3、排氣裝置5、電漿生成用高頻電源4、磁場發生手段、偏壓用高頻電源9、壓力計10、可變電導閥11的旋轉驅動裝置等予以連接，接收由該等所被振盪的訊號，對該等發出命令所需動作的訊號，而調節其動作的裝置。
接下來的晶圓6係根據經調節而重新設定的處方的值，係在按照由控制部15所被發出的指令而調節動作的電漿處理裝置1內部的處理室2中予以處理。控制部15在晶圓6的處理中，亦如上所述，根據檢測出由各部所發出之感測器的資訊的結果來計算或檢測動作的調節量，對所需各部發出指令的訊號而調節其動作，而將電漿處理裝置1的動作作反饋控制。
接著，使用第3圖，說明本實施例作為對象的膜構造。第3圖係以模式說明預先被配置在第1圖所示之本發明之實施例之電漿處理裝置作為處理對象的半導體晶圓等基板狀的試料表面的膜構造的縱剖面圖。在本圖中省略各模式圖的左右端部。
在第3圖中，第3圖(a)係顯示繼續性或連續性處理複數枚晶圓時在該處理初期下的晶圓剖面形狀。第3圖(b)係繼續性或連續性處理複數枚晶圓時將該晶圓處理進行預定枚數時的晶圓剖面形狀。
包含配置在本例之晶圓表面上的處理對象的膜的膜構造係具備有在由矽所構成的基底膜26上層積複數層的膜而上下相鄰的構成。該等膜層之中，構成最上層的光阻23係作為藉由有機材料所得之遮罩而發揮功能的皮膜。
在本實施例中，將如上所示之膜構造進行以光阻23作為遮罩而將被配置在下方的蝕刻對象膜A24、蝕刻對象膜B25進行蝕刻，而在基底膜26之上使蝕刻結束的處理。尤其使得在處理蝕刻對象膜A24與蝕刻對象膜B25時的處理條件不同而連續性進行處理，將各個作為步驟1、步驟2來實施處理。
亦即，在蝕刻處理的步驟1中將蝕刻對象膜A24進行蝕刻，在處理的步驟2中將蝕刻對象膜B25進行蝕刻。此外，如後所述，在步驟1中係藉由檢測在處理中所形成的電漿的發光所進行之終點的判定較為困難，將預定的時間的經過進行計數、檢測而使該步驟的處理結束。另一方面，在處理的步驟2中，係可實施使用上述電漿發光的終點的判定的處理。
此外，通常在蝕刻對象膜A24之步驟1的處理中，光阻23亦朝橫方向被蝕刻，因此將其作為遮罩而進行處理的下方的蝕刻對象膜A24的蝕刻圖案的寬幅(之後為CD)亦會變小。在第3圖(a)中，相較於步驟1之處理開始前的圖案寬幅CD1，步驟1之處理後之圖案寬幅CD2的大小變得較小。接著，在連同光阻23一起使用蝕刻對象膜A24作為遮罩所被蝕刻處理的蝕刻對象膜B25的步驟2的處理結束時點下的CD值的CD2係受到上述遮罩圖案寬幅支配性影響，因此會受到步驟1下的處理狀態支配性影響。
若在第3圖(a)的一連串晶圓處理的初期中的處理室的狀態(腔室狀態1)中開始處理，即由左端所示蝕刻開始前的晶圓剖面形狀的狀態起開始蝕刻的處理步驟1。在步驟1中，蝕刻對象膜A24被實施預先適當訂定的蝕刻時間的期間處理。
如上所示之預定期間係開始蝕刻對象膜A24的處理而進行該處理，至呈現出被配置在下方的蝕刻對象膜B25的表面或與其之界面的時點為止的時間，針對作為標準所被訂定的晶圓的膜構造的尺寸(厚度)、材料品質，而預先在實驗等中予以處理而求出。
如上所示之步驟1已結束的狀態的剖面顯示於第3圖(a)中央。如上所述，在蝕刻步驟1中，連蝕刻圖案寬幅亦從蝕刻前的CD1縮小成步驟1結束後的CD2。
接著，實施蝕刻步驟2。在步驟2中，蝕刻對象膜B25被蝕刻處理。在蝕刻步驟2中，係將處理中所形成的電漿的發光進行檢測來實施終點的判定，因此在判定出己呈現基底膜26的時點即結束步驟2。右端的圖係顯示步驟2結束後的晶圓的剖面形狀。
第3圖(b)係顯示在以預定的晶圓枚數實施處理的時點下的處理室的狀態(腔室狀態2)下，實施晶圓處理時的晶圓剖面形狀。晶圓係與前述腔室狀態1的情形同樣地，由左端所示蝕刻處理開始前的晶圓剖面形狀的狀態起開始處理來實施步驟1。在步驟1中係將蝕刻對象膜A24進行蝕刻處理。
此時，步驟1的處理條件係以在第3圖(a)的蝕刻狀態1中為適當的方式所設定的處理條件來進行處理。但是，附著物的狀態或處理室內的構件消耗狀態等處理室的狀態係與腔室狀態1不同，因此蝕刻對象膜A24的處理特性係形成為與第3圖(a)的處理為不同者。例如，蝕刻進行速度變快時，若以與第3圖(a)的設定為相同的時間條件來進行蝕刻，則在蝕刻對象膜A24蝕刻結束後，亦繼續蝕刻而亦進行蝕刻對象膜B25的處理。
在如上所示之狀態下，顯示步驟1結束時點下的晶圓剖面形狀者為第3圖(b)中央的圖。如該圖所示，在步驟1結束時點在步驟1的蝕刻處理係由蝕刻對象膜A24與蝕刻對象膜B25之間的界面另外加以實施，而將光阻23作為遮罩而將蝕刻對象膜B25進行蝕刻。此外，步驟1結束後的CD值CD2’與腔室狀態1相比較會變得較小。
由該狀態實施步驟2，在步驟2中係將蝕刻對象膜B25進行蝕刻處理。在步驟2中如上所述實施終點的判定，在呈現基底膜26的時點停止步驟2。將在該時點的晶圓剖面形狀顯示於右端。在該腔室狀態2的步驟2的處理中，已經在步驟1結束時點進行蝕刻對象膜B25的蝕刻處理，而其剩餘膜厚度呈減少的狀態，因此在步驟2的蝕刻對象膜B25係由腔室狀態1者呈相對變薄。因此，腔室狀態2中的步驟2中被判定終點而停止處理為止的期間係比腔室狀態1的情形更早。
如上所述，即使實施下方之蝕刻對象膜B25的終點判定，亦存在有加工所得的形狀的尺寸發生變動的情形。此係因為屬於上方膜的蝕刻對象膜A24的處理的終點不正確，而使得作為下方的蝕刻對象膜B25的處理的遮罩而發揮作用的屬於上方膜的蝕刻對象膜A24的尺寸精度受損之故。
如上所示之狀態係在例如光阻遮罩23、蝕刻對象膜A24係以碳為主原料的反射防止膜(BARC)，蝕刻對象膜B25係氮化矽膜(Si3 N4 )，基底膜26係矽(Si)的膜構造中，將蝕刻對象膜A24使用氟碳化合物系氣體(CF4 等)與氮氣(N2 )來實施蝕刻處理，將蝕刻對象膜B25以氟碳化合物系氣體來實施蝕刻處理的情形下發生。
在以蝕刻對象膜A24為對象的步驟中，蝕刻對象膜A24內的碳與氮氣起反應，生成氮化碳(CN)而進行蝕刻處理。若蝕刻對象膜B25非為氮系化合物，當蝕刻對象膜A24的蝕刻處理一結束，電漿中的氮化碳(CN)的量會減少，藉由利用例如387.0nm(氮化碳：CN)的發光強度變化，可實施蝕刻對象膜A24的蝕刻終點判定。但是，如本例所示若蝕刻對象膜B25為屬於氮系化合物的氮化矽(Si3 N4 )時，即使在蝕刻對象膜A24的蝕刻結束，而露出蝕刻對象膜B25之後，亦會使氟碳化合物系氣體(CF4 等)與氮化矽(Si3 N4 )起反應而發生氮化碳(CN)，因此難以檢測387.0nm等氮化碳(CN)的發光強度變化。如上所示之情形下，蝕刻對象膜A24的蝕刻處理係不易進行終點檢測，不得不以固定的處理時間進行蝕刻處理，結果會發生如第3圖中所說明的CD變動。
在將蝕刻對象膜B25作為對象的步驟中，蝕刻對象膜B25內的矽(Si)與氟碳化合物系的氣體(CF4 等)起反應而生成氟化矽(SiF4 )，此外，蝕刻對象膜B25內的氮(N)與氟碳化合物系的氣體(CF4 等)起反應而生成氮化碳(CN)，藉此進行蝕刻處理。蝕刻對象膜B25的蝕刻處理一結束而露出基底膜26時，電漿中的氮化碳(CN)的量會減少，可藉由利用例如387.0nm(氮化碳：CN)的發光強度變化，來實施蝕刻對象膜B25的蝕刻終點判定。如上所示，即使在後段的蝕刻步驟中實施終點判定，亦在前段的蝕刻步驟發生CD的變動，因此無法使作為最終結果的加工後尺寸安定化來提升重現性。
此外，在由於蝕刻對象膜A24的膜厚較薄、蝕刻對象膜A24的蝕刻處理時間較短而不易進行終點檢測的情形下，亦會發生同樣的問題。在本實施例中，以蝕刻加工性能之例而言，列舉出CD值，但是亦可與例如半導體元件的電氣特性等其他蝕刻加工性能作置換，而不限於CD值。此外，在本例中係列舉將2層蝕刻處理膜進行蝕刻之例，但是在將3層以上的蝕刻處理膜進行蝕刻處理時，或將1層蝕刻處理膜以複數步驟進行蝕刻處理時，均有發生相同問題的可能性。
用以解決如上所示課題之實施例之構成說明如下。更具體而言，係監測後段步驟的終點判定時間，為了使該終點判定時間接近目標值，變更比在接下來的晶圓中進行終點判定的步驟更為前段的步驟的處方值(例如蝕刻步驟時間、偏壓電力、氣體比等)。
第2圖係說明第1圖所示實施例之運算部14之構成概略的區塊圖。在本圖中，顯示為各區塊的部分係表示達成特定功能、作用者，而非為顯示運算部14的特定部位、區域者，亦可為相同部位、區域達成不同功能的不同區塊所包含者。此外，該等區塊係以可透過通訊手段來進行通訊的方式予以連結。
在本實施例中，每隔預定取樣時間間隔即由受光器13被傳送至運算部14的電漿8的發光強度相關訊號係被傳送至運算部14內的蝕刻終點檢測部141。在蝕刻終點檢測部141中，係使用被配置在運算部14內部的CPU等運算器，針對所被傳送而來的時間系列訊號，進行一次微分或二次微分等計算，檢測該訊號的變化，將檢測出已發生所檢測出預定量的變化的時點作為處理終點時刻而傳送至CD推定值運算部142。
在CD推定值運算部142中，使用由蝕刻終點檢測部141所被送來的終點時刻資訊、由控制部15接收所取得的處方資訊或晶圓製品資訊、及被儲放在以可與CD推定值運算部142進行通訊的方式所連接的終點時間‧CD資料庫145的資訊，使用運算器來計算CD推定值，將該所計算出的CD推定值傳送至CD差分值運算部143。
在CD差分值運算部143中，係使用被傳送而來的CD推定值、及被儲放在以可通訊的方式而與CD差分值運算部143相連接的CD目標值資料庫146內的資訊，藉由運算器計算出CD推定值與CD目標值的差分(以下為CD差分值)值，將所計算出的CD差分值傳送至處方變更量運算部144。
在處方變更量運算部144中，使用所被傳送的CD差分值、及被儲放在以可進行通訊的方式而與處方變更量運算部144相連接的處方變更量‧CD差分值資料庫147的資訊，藉由運算器計算出蝕刻處方變更量，將所計算出的蝕刻處方變更量傳送至控制部15。
接著，針對在運算部14內所使用的3個資料庫、終點時間‧CD資料庫145、CD目標值資料庫146、處方變更量‧CD差分值資料庫147，使用第7圖加以說明。第7圖係顯示被儲放在第2圖所示資料庫之資訊構成的概略表。
第7圖(a)所示之終點時間‧CD資料庫145係至少由處方No.、晶圓製品資訊、終點時間、CD等4項目所構成。複數晶圓製品資訊與各處方No.產生關連。對用以製造本實施例之製品元件的各晶圓6為不同的複數終點的時間(至終點為止的處理時間)的值係第3圖所示膜構造中的步驟2的處理作為對象的蝕刻對象膜B25的處理的終點的時間。本實施例之膜構造處理中，步驟2之處理的終點的時間的長度係因屬於上方膜的蝕刻對象膜A24的處理的加工形狀的精度而受到影響，蝕刻對象膜A24之處理的加工形狀的精度會對蝕刻對象膜B25的加工精度甚至膜構造全體的處理所造成的加工尺寸精度造成支配性的影響。因此，在步驟2中的終點為止的時間與CD的值之間係具有相關關係，藉由使製造用晶圓處理中的終點時間與CD值產生對應關係而作為資訊加以儲放，可顯示表示相關的資料庫。
藉由如上所示之資料庫，在用以製造製品元件的各晶圓6中，根據所檢測出的終點時間，可選擇或計算CD的值來進行檢測。為了作成終點時間‧CD資料庫145，在使第3圖中所說明的加工性能與終點時間變動時，必須預先以實驗等來取得此時的終點時間與CD值。
第4圖係顯示在第1圖所示之實施例中作成終點時間‧CD資料庫145的資料之例的曲線圖。在第4圖(a)中所示之終點訊號41係表示當在第3圖所示之腔室狀態1下將膜構造進行蝕刻處理時在步驟2中所得電漿8的發光強度相關訊號的線。此時，腔室狀態1被判定的終點時刻42為約60秒的時點。
第4圖(b)所示之腔室狀態2中的終點訊號43係表示在第3圖所示之腔室狀態2下進行蝕刻處理時在步驟2中所得電漿8的發光強度相關訊號的線。在該腔室狀態2下，如第3圖(b)的腔室狀態2中步驟1結束後的晶圓剖面形狀所示，在實施終點判定的步驟2開始前的狀態下，蝕刻對象膜B25被蝕刻，殘餘膜厚度係變得比腔室狀態1下者更薄。因此腔室狀態2中從步驟2的處理開始後至終點時刻44為止的時間係比腔室狀態1中從處理開始後至終點時刻42為止的時間為更短。
如上所示預先在複數腔室狀態的各個中檢測終點的時間，亦測定並檢測各個處理後所得之各加工形狀的CD值，作為資料加以取得。描繪出在上述複數腔室狀態中所測定出的終點的時間與CD值之一例顯示於第4圖(c)，為CD-終點時間相關曲線圖45。亦可將該終點時間與CD值的關係直接記錄在終點時間‧CD資料庫145，但是由於在CD測定值或終點時間測定值有包含測定誤差的可能性，因此亦可以雜訊去除為目的，對CD-終點時間相關曲線圖45計算出近似直線46，將該近似直線46中的終點時間與CD值的關係記錄在終點時間‧CD資料庫145。
此外，在終點時間‧CD資料庫145的終點時間的項目亦可記錄終點訊號的時間平均值。例如，若將在腔室狀態1下的終點訊號41中之時間範圍A中的訊號強度的時間平均值、與在腔室狀態2下的終點訊號43中之時間範圍A中的訊號強度的時間平均值作比較，前者的值會變得較大。如上所示，終點訊號的時間平均值係取決於終點時間，因此亦可取代終點時間，而利用時間平均值。
但是，若依腔室狀態，終點訊號的強度本身發生變化時，並無法直接照原樣利用終點訊號的時間平均值。若為如上所示之情形，若利用將該終點訊號全體的時間平均值以終點訊號的一部分的時間平均值予以規格化(例如除法)後的值即可。例如，在終點訊號41及終點訊號43中，若利用將時間範圍A中的訊號強度的時間平均值除以時間範圍B中的訊號強度的時間平均值所得的值，即使為終點訊號的強度本身發生變化的情形下，亦可利用時間平均值。
接著針對CD目標值資料庫146加以說明。如第7圖(b)所示，CD目標值資料庫146係至少具備有：處方No.、晶圓製品資訊、CD目標值等3項目。複數晶圓製品資訊與各處方No.產生關連，對各製品元件用的晶圓6，將最適CD值與CD目標值產生對應予以分配。藉此，可計算出CD目標值與CD推定值的差分。此外，亦可對各CD目標值追加設定上限值及下限值的列，在CD推定值超過上下限值時，追加發生錯誤的功能。
接著針對處方變更量‧CD差分值資料庫147加以說明。如第7圖(c)所示，處方變更量‧CD差分值資料庫147係至少具備有：處方No.、晶圓製品資訊、CD差分值、處方變更量等4項目所構成。複數晶圓製品資訊與各處方No.產生對應，對各製品用的晶圓6分配CD差分值與處方變更量。成為變更對象的處方係處理第3圖所示之蝕刻對象膜A24的步驟1的處理條件。藉由如上所示之資料庫，可使用CD差分值來選擇或計算處方變更量。作成處方變更量‧CD差分值資料庫147時，必須預先進行至少將步驟1中的處理處方變更為不同者來進行處理而檢測CD值的實驗，取得此時的處方的各項目的變更量與CD值而使相互產生關連。
第5圖係顯示作成第2圖所示之處方變更量‧CD差分值資料庫147所需之資料例的曲線圖。該圖所示之處方變更量-CD差分值相關曲線圖51係在預先進行使第3圖所示之預定的膜構造、尤其以蝕刻對象膜A24為對象的處理處方在特定範圍發生變動而實施處理的實驗的情形下，描繪出此時的處方變更量與CD差分值的曲線圖。在該實驗中所得之CD差分值係指從在使處方變動的各處理的情形下所得之各CD的值，減掉處方變更量為0時的CD值所得的值。亦可將該處方變更量與CD差分值的關係直接記錄在處方變更量‧CD差分值資料庫147，但是由於在CD測定值係有包含測定誤差的可能性，因此亦可以雜訊去除為目的，對處方變更量-CD差分值相關曲線圖51施行近似式52，將近似式52中的處方變更量與CD差分值的關係記錄在處方變更量‧CD差分值資料庫147。
使用第6圖，說明處理本實施例之複數枚晶圓6之動作流程。第6圖係顯示第1圖所示之實施例之電漿處理裝置進行晶圓6之蝕刻處理之動作流程的流程圖。以下依序說明各步驟。
如上所述，藉由未圖示的搬送用機器人搬送晶圓6且載置在處理室2內的試料台7的載置面上之後予以保持。之後，處理室2內被密封而被供給處理用氣體，在處理室2內形成電漿而以晶圓6上之第3圖所示之膜構造為對象來開始蝕刻處理。
蝕刻處理開始後，在步驟61中，由控制部15被發出指令與資訊而實現以蝕刻對象膜A24為對象的預定處理的條件(處方)，而開始步驟1的蝕刻處理。如上所述，步驟1的處理係在繼續預先訂定的時間之後，若感測出已經過該預定時間，即根據來自控制部15的指令，而結束步驟1的處理。
接著，根據以實現適於蝕刻對象膜B25的處理的條件的方式由控制部15所發出的指令與資訊，來設定步驟2的處方，一面配合此而調節動作，一面開始步驟2的處理(步驟62)。在繼續對蝕刻對象膜B25的步驟2的處理的期間，如上所述所形成的電漿8的發光會被受光器13所受光，發光強度資訊會按每個預定的時間間隔作為訊號而傳送至運算部14。
在接收到所被傳送的訊號的運算部14的蝕刻終點檢測部141中，實施步驟2的處理終點的判定。所得訊號係作為時間系列資料予以記憶、處理，檢測有無與終點相對應的特定變動，在未判定出己檢測出該變動的期間，該步驟的處理即被繼續。另一方面，若特定變動在蝕刻終點檢測部141中被檢測時，判定出處理已到達終點(步驟63)。若蝕刻對象膜B25的處理終點被檢測時，即停止第3圖所示之步驟2的蝕刻處理而結束(步驟64)。
若在蝕刻終點檢測部141判定為處理的終點時，第3圖所示步驟2之蝕刻處理的終點的時間即被檢測。所被檢測出的終點的時間被傳送至CD推定值運算部142，使用由該終點的時間與預先由控制部15所被傳送的處方資訊‧晶圓製品資訊、及終點時間‧CD資料庫145的資訊，在CD推定值運算部142中藉由運算器而計算出CD推定值(步驟65)。
所計算出的CD推定值係被傳送至CD差分值運算部143，使用該CD推定值、由控制部15所被傳送的處方資訊‧晶圓製品資訊、及CD目標值資料庫146內的資訊，在CD差分值運算部143藉由運算器計算CD差分值(步驟66)。所計算出的CD差分值係被傳送至處方變更量運算部144，在處方變更量運算部144中，使用在CD差分值運算部143中所計算出的CD差分值、由控制部15所被傳送的處方資訊‧晶圓製品資訊、及處方變更量‧CD差分值資料庫147內的資訊，來計算處方變更量(步驟67)。此時，使用第5圖所示之預先由實驗等所得的資料所取得的處方變更量-CD差分值相關曲線圖51的資料或根據由該等資料所得之近似式52所得的值。
表示所得CD變更量的值的資訊的訊號係被傳送至透過通訊手段而所連接的控制部15。在該控制部15內，對成為變更對象的處方，根據由處方變更量運算部144所被傳送的處方變更量的資訊，計算出步驟1的處方值，將其設定為對接下來的晶圓6的蝕刻對象膜A24的步驟1的處理處方(步驟68)。之後，在控制部15中計算出調節電漿處理裝置1的各部的動作量的指令，指令訊號被發訊而開始其他晶圓6的處理。
藉由進行以上流程的動作，可提供一種抑制蝕刻處理結果所得之尺寸的變動，且可提升處理的安定性或重現性的電漿處理裝置或處理方法。
1．．．電漿處理裝置
2．．．處理室
3．．．質流控制器
4．．．電漿生成用高頻電源
5．．．排氣裝置
6．．．晶圓
7．．．試料台
8．．．電漿
9．．．偏壓用高頻電源
10．．．壓力計
11．．．可變電導閥
12．．．觀測窗
13．．．受光器
14．．．運算部
15．．．控制部
23．．．光阻
24．．．蝕刻對象膜A
25．．．蝕刻對象膜B
26．．．基底膜
41、43．．．終點訊號
42、44．．．終點時刻
45．．．CD-終點時間相關曲線圖
46．．．近似直線
51．．．處方變更量-CD差分值相關曲線圖
52．．．近似式
141．．．蝕刻終點檢測部
142．．．CD推定值運算部
143．．．CD差分值運算部
144．．．處方變更量運算部
145．．．終點時間‧CD資料庫
146．．．CD目標值資料庫
147．．．處方變更量‧CD差分值資料庫
第1圖係說明本發明之實施例之電漿處理裝置之構成之概略的模式圖。
第2圖係說明第1圖所示之實施例之運算部14之構成之概略的區塊圖。
第3圖係以模式說明第1圖所示之本發明之實施例之電漿處理裝置被預先配置在作為處理對象之半導體晶圓等基板狀試料的表面的膜構造的縱剖面圖。
第4圖係顯示在第1圖所示之實施例中作成終點時間‧CD資料庫145之資料之例的曲線圖。
第5圖係顯示作成第2圖所示之處方變更量‧CD差分值資料庫147所需資料之例的曲線圖。
第6圖係顯示第1圖所示之實施例之電漿處理裝置進行晶圓之蝕刻處理之動作流程的流程圖。
第7圖係顯示第2圖所示之資料庫所儲放之資訊之構成之概略的表。
13．．．受光器
14．．．運算部
15．．．控制部
141．．．蝕刻終點檢測部
142．．．CD推定值運算部
143．．．CD差分值運算部
144．．．處方變更量運算部
145．．．終點時間‧CD資料庫
146．．．CD目標值資料庫
147．．．處方變更量‧CD差分值資料庫

Claims (8)

  1. 一種電漿處理裝置，係將被配置在真空容器內部經減壓的處理室內，且在矽製基板上具有遮罩及具有配置在其下方之處理對象的膜的膜構造的晶圓，藉由形成在前述處理室內的電漿，至少使用2個步驟來進行蝕刻處理，該電漿處理裝置之特徵為：具備有以下功能：根據檢測出前述處理的2個步驟中後段步驟的處理結束為止的時間的結果，調節其他晶圓處理中的前段的前述步驟的處理條件，來處理前述其他晶圓。
  2. 如申請專利範圍第1項之電漿處理裝置，其中，在前述前段的步驟中，前述處理對象的膜在預先訂定的期間被處理，在前述後段的步驟中，檢測前述處理對象的膜在處理中所形成的電漿發光而判定該處理的終點，按照至前述所被檢測出的處理結束為止的時間相對預定時間的長短，來調節前述前段的步驟的處理條件。
  3. 如申請專利範圍第1項或第2項之電漿處理裝置，其中，前述膜構造的前述處理對象的膜係具備有：配置在前述遮罩下方由有機材料所構成的反射防止膜、及配置在該反射防止膜的下方由氮化矽所構成的膜，前述前段的步驟係處理前述反射防止膜者，後段的步驟係處理由前述氮化矽所構成的膜者。
  4. 如申請專利範圍第3項之電漿處理裝置，其中，在前述前段的步驟中，使用包含氟碳化合物與氮成為組成的氣體來處理前述反射防止膜，在前述後段的步驟中，使用包含氟碳化合物成為組成的氣體來處理由前述氮化矽所構成的膜。
  5. 一種電漿處理方法，係將在矽製基板上具有遮罩及具有配置在其下方之處理對象的膜的膜構造的晶圓配置在真空容器內部經減壓的處理室內，在前述處理室內形成電漿後，至少使用2個步驟來對前述膜構造進行蝕刻處理，該電漿處理方法之特徵為：根據檢測出前述處理的2個步驟中後段的步驟的處理結束為止的時間的結果，調節其他晶圓處理中的前段的前述步驟的處理條件，來處理前述其他晶圓。
  6. 如申請專利範圍第5項之電漿處理方法，其中，在前述前段的步驟中，前述處理對象的膜在預先訂定的期間被處理，在前述後段的步驟中，檢測前述處理對象的膜在處理中所形成的電漿發光而判定該處理的終點，按照至前述所被檢測出的處理結束為止的時間相對預定時間的長短，來調節前述前段的步驟的處理條件。
  7. 如申請專利範圍第5項或第6項之電漿處理方法，其中，前述膜構造的前述處理對象的膜係具備有：配置在前述遮罩下方由有機材料所構成的反射防止膜、及配置在該反射防止膜的下方由氮化矽所構成的膜，前述前段的步驟係處理前述反射防止膜者，後段的步驟係處理由前述氮化矽所構成的膜者。
  8. 如申請專利範圍第7項之電漿處理裝置，其中，在前述前段的步驟中，使用包含氟碳化合物與氮成為組成的氣體來處理前述反射防止膜，在前述後段的步驟中，使用包含氟碳化合物成為組成的氣體來處理由前述氮化矽所構成的膜。
TW099125919A 2010-07-20 2010-08-04 Plasma processing device and plasma processing method TWI431685B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010162410A JP5675195B2 (ja) 2010-07-20 2010-07-20 プラズマ処理装置及びプラズマ処理方法

Publications (2)

Publication Number Publication Date
TW201205667A TW201205667A (en) 2012-02-01
TWI431685B true TWI431685B (zh) 2014-03-21

Family

ID=45492593

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099125919A TWI431685B (zh) 2010-07-20 2010-08-04 Plasma processing device and plasma processing method

Country Status (4)

Country Link
US (1) US8784677B2 (zh)
JP (1) JP5675195B2 (zh)
KR (1) KR101274526B1 (zh)
TW (1) TWI431685B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6549917B2 (ja) * 2015-06-26 2019-07-24 株式会社日立ハイテクノロジーズ プラズマ処理装置およびそのデータ解析装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4051470B2 (ja) * 1999-05-18 2008-02-27 東京エレクトロン株式会社 終点検出方法
KR100325613B1 (ko) 1999-08-25 2002-02-25 황인길 플라즈마 식각 공정에서의 식각 정지점 설정 방법
JP3841024B2 (ja) * 2002-06-13 2006-11-01 株式会社日立製作所 立体形状測定装置及びエッチングの条件出し方法
JP2004342632A (ja) * 2003-05-13 2004-12-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100578135B1 (ko) 2003-12-19 2006-05-10 삼성전자주식회사 식각 중단점을 결정하는 방법
JP2007214218A (ja) * 2006-02-08 2007-08-23 Hitachi High-Technologies Corp 真空処理装置
JP5192850B2 (ja) 2008-02-27 2013-05-08 株式会社日立ハイテクノロジーズ エッチング終点判定方法

Also Published As

Publication number Publication date
US8784677B2 (en) 2014-07-22
KR20120010073A (ko) 2012-02-02
JP5675195B2 (ja) 2015-02-25
US20120018094A1 (en) 2012-01-26
JP2012028357A (ja) 2012-02-09
KR101274526B1 (ko) 2013-06-13
TW201205667A (en) 2012-02-01

Similar Documents

Publication Publication Date Title
US6916396B2 (en) Etching system and etching method
US10020233B2 (en) Plasma processing apparatus and plasma processing method
US10665516B2 (en) Etching method and plasma processing apparatus
US20040060659A1 (en) Etching system and etching method
US7473332B2 (en) Method for processing semiconductor
JP2006294658A (ja) プラズマ処理装置
US10153217B2 (en) Plasma processing apparatus and plasma processing method
JP4068986B2 (ja) 試料のドライエッチング方法及びドライエッチング装置
TWI431685B (zh) Plasma processing device and plasma processing method
US7009714B2 (en) Method of dry etching a sample and dry etching system
TWI785649B (zh) 電漿處理裝置及電漿處理方法
US8492174B2 (en) Etch tool process indicator method and apparatus
JP2001007084A (ja) エッチング終点判定方法
JP4324545B2 (ja) エッチング処理装置及び処理方法
JP3946467B2 (ja) ドライエッチング方法
JP2017152445A (ja) プラズマ処理方法、およびプラズマ処理装置