TWI430567B - 用於降低干擾之配置裝置 - Google Patents

用於降低干擾之配置裝置 Download PDF

Info

Publication number
TWI430567B
TWI430567B TW097132188A TW97132188A TWI430567B TW I430567 B TWI430567 B TW I430567B TW 097132188 A TW097132188 A TW 097132188A TW 97132188 A TW97132188 A TW 97132188A TW I430567 B TWI430567 B TW I430567B
Authority
TW
Taiwan
Prior art keywords
amplifier
isolation
wires
interference
input
Prior art date
Application number
TW097132188A
Other languages
English (en)
Other versions
TW200919955A (en
Inventor
Daekyu Yu
Original Assignee
Wipam Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wipam Inc filed Critical Wipam Inc
Publication of TW200919955A publication Critical patent/TW200919955A/zh
Application granted granted Critical
Publication of TWI430567B publication Critical patent/TWI430567B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

用於降低干擾之配置裝置 發明領域
本發明大致上係關於一種用於降低於輸入功率量及相位差有差異之各電路區塊間之干擾之配置裝置，其包括位於該等電路區塊間之隔離線且連接至地電位。
 發明背景
大致上當於CMOS處理期間，通過半導體基材之信號損耗大之時，極為重要地，須防止電路因半導體基材之干擾而失真。
目前正在積極從事各項研究，研究藉呈環形將導線連接至AC地電位或開發出一種方法諸如深n井(DNW)來克服於CMOS處理期間電路間的干擾問題。
防止電路間干擾之最為眾所周知之方法係額外提供AC地電位，諸如環繞電路之P＋保護環或N＋保護環。
於複合半導體處理程序中，半導體基材之導電性比較互補金氧半導體之(CMOS)處理之導電性為極低，比較藉CMOS方法所製造之產品，各元件彼此間實體上隔離，因此比較基於CMOS方法之設計，元件間之干擾並非重大因素。
但晚近，隨著即便於複合半導體處理程序中電路之集積程度的增加及操作頻率的增高，當設計電路時，須考慮信號傳輸通過兩條接近導線所造成的電路間的干擾。
具有並聯二導線之電路之特性顯然與具有兩條獨立導 線之電路之特性不同。為了模擬表達此種現象，用於RF相關設計之多種電路模擬器，特別為經由電磁(EM)分析來分析信號之模擬器分析如何造成此等導線間之干擾。
當隨著積體電路之操作頻率增高而導線間的間距變狹窄時，微帶線路間的電磁干擾須列入考慮；且若於積體電路設計及佈局時未考慮電磁干擾，則其效率出乎意外地低劣。
換言之，隨著積體電路之集聚程度的增加，特別為簡單電路區塊數目的增加及複雜的非對稱性電路設計要求增高，無法只藉隔離電路區塊以及加寬電路區塊間的間隔來解決干擾的缺點。
特別，於具有非對稱量之功率或功率相位之電路佈局中，於複合半導體處理程序中，由於導線間之干擾造成電路的降級顯著成問題。
 發明概要
因此本發明之目的係提供一種經由於導線間或電路區塊間加上接地之一隔離線用於降低導線間或電路區塊間之干擾之配置裝置。
根據本發明之一個面相，提供一種用於降低干擾之配置裝置，包括：具有施加功率或該功率相位間之差異之多個電路區塊；及位於該等電路區塊間且接地之隔離線。
根據本發明之另一面相，提供一種用於降低干擾之配置裝置，包括：一並聯放大裝置，其中一第一放大器之一輸入端係靠近一第二放大器之一輸出端；位於該第一放大器與該第二放大器間且接地來彼此隔離該第一放大器之輸入端與該第二放大器之輸出端之一隔離線。
根據本發明之另一面相，提供一種用於降低干擾之配置裝置，包括：至少一個電路區塊；位於該隔離區塊附近欲與該電路區塊隔離之一隔離區塊；及位於該隔離區塊與該電路區塊間且接地之一隔離線。
因此經由將該接地之隔離線置於電路區塊間之空間，至於該等電路區塊與具有電感器之區塊間之空間因而隔離該等電路區塊與該等具有電感器之區塊可降低電路區塊間之干擾。
此外，經由將接地隔離線置於具有功率差異或相位差異之非對稱電路區塊間，可降低電路區塊間之干擾。
圖式簡單說明
前述及其他本發明之目的及特徵由後文實施例之說明結合附圖將更為彰顯，附圖中：第1圖顯示舉例說明本發明之原理用於預防干擾之配置裝置之實例； 第2A及2B圖為視圖顯示不具隔離線之一比較性配置裝置及具有獨立線之一比較性配置裝置；第3A圖為波形圖，當導線係並行配置時，一終端信號之波形圖，於該種情況下，輸入信號功率差異為10分貝及相位差為90度；第3B圖為波形圖，當導線係配置呈一直線而導線與其間之接地平面隔離時，一終端信號之波形圖，於該種情況下，輸入信號功率差異為10分貝及相位差為90度；第4圖顯示根據本發明之第一實施例用於降低干擾之並聯放大裝置之配置；第5圖顯示根據本發明第二實施例之具有用於降低干擾之一電感器之一配置裝置；以及第6圖顯示根據本發明第三實施例之具有用於降低干擾之一電感器之一配置裝置。
 較佳實施例之詳細說明
後文將參照附圖說明本發明之具體實施例。可刪除併入此處之眾所周知之功能及結構之細節說明以免混淆本發明之主題。
第1圖顯示根據本發明之原理用於防止干擾之一種配置裝置。該配置裝置包括二導線100及110，及設置於二導線100與110間且接地之一隔離線120。就此方面而言，二導線100及110表示彼此欲隔離之兩個電路區塊之部件。此外，地電位可為交流(AC)地電位，射頻(RF)地電位或直流 (DC)地電位。換言之，雖然DC電壓並非0伏特，但當AC電壓或RF電壓為0伏特時，AC地電位或RF地電位可為地面或地線。
第1圖所示隔離線之配置與第2A及2B圖所示不含隔離線之比較性配置間之差異透過模擬說明如下。
雖然二導線100及110於第1、2A及2B圖中係並聯排列，但於實際配置中二導線100及110可能並非單純並聯排列，反而經由計算通過電壓及電流輸入二導線之輸入端之阻抗，以及經由計算於二導線之一輸出端之阻抗，二導線可於導線之任何位置任意分開。
假設二導線100及110之輸入端之阻抗係由任意阻抗所界定，因而傳輸至第2B圖所示輸入端之功率係以低損耗而傳輸至其輸出端；以及終端阻抗係定義為具有線路之阻抗及該終端阻抗及複合共軛匹配阻抗之和之阻抗所界定，則輸入端功率可傳輸至輸出端而極少反射損耗。
首先假設如第2A圖，二導線100及110具有相位差，及二導線100及110係如第2B圖分開設置。
於此等假設下，根據施加至導線100及110之輸入端之功率差或該等功率之相位差，傳輸至輸出端之功率比變不同。後文說明於前述情況下輸出端之功率出現何種情況。
於討論前，第1、2A及2B圖中導線100及110之特徵阻抗為56.4Ω，第1圖及第2A圖中二導線100及110間距為32微米，第2B圖中二導線100及110間之間距大，故二導線100與110間並無干擾。另一方面，假設於第1、2A及2B圖中輸 入端之阻抗為2 Ω，於2.5 GHz輸出端之阻抗係於2.492－j5.055Ω之範圍。於前述假設之情況下，施加至個別導線100及110之輸入功率及其相位差之模擬結果表示於表1。當輸入信號之功率比為10分貝，而其相位差為90度時，終端信號之波形係如第3A及3B圖所示。
於表1中，「Term1」及「Term2」各相表示第2A圖所示二導線100及110之輸入信號1及輸入信號2之終端；「Term3」及「Term4」表示如第1圖所示由隔離線120彼此隔離之二導線100及110之輸入信號1及輸入信號2之終端；及「Term5」及「Term6」表示如第2B圖所示獨立設置之二導線100及110之輸入信號1及輸入信號2之終端。
大致上，期望之輸出信號為Term5及Term6中之一者。當電壓幅度達到數值1時，相位差趨近於輸入信號之相位差，觀察得二信號間極少有干擾。第3A及3B圖顯示對應於表1中第4號之情況之波形。當比較Term2與Term6之波形及Term4與Term6之波形，瞭解根據隔離線120存在，有顯著信號差。
於表1、第3A圖及第3B圖中，可知當施加之二導線100及110之功率量彼此相同，並無相位差時，二導線100及110間之隔離線120的存在幾乎不影響輸出電壓。相反地，可知當施加之二導線100及110之功率量彼此不同，此外，存在有功率間之相位差時，比較二導線100及110分開設置的情況，有大的輸出電壓差。如此，須注意發現當干擾顯著為大，例如當功率或功率之相位差有差異時，使用接地的隔離線120可有效減少二導線100與110間之干擾。
根據前述原理之本發明之實施例將參照第4、5及6圖說明。
第4圖顯示根據本發明之第一實施例用於減少干擾之並聯放大裝置之配置。
如第4圖所示，該並聯放大裝置包括一第一放大器400及第二放大器410。第一放大器400之一輸入端係接近第二放大器410之一輸出端，第一放大器400之輸入導線與第二放大器410之輸出導線間之相位及功率量不同。於本配置中，第二放大器410之輸出信號可能造成第一放大器400之輸入端的干擾而失真第一放大器400之輸入端之特性，因而造成整個放大裝置的降級。為了解決此項缺點，接地之隔離線420係配置於第一放大器400之輸入線與第二放大器410之輸出線間。如此於第一放大器400之輸入線與第二放大器410之輸出線間之隔離線420可防止第二放大器410之輸出信號造成第一放大器400之輸入端的干擾。
第5圖顯示根據本發明之第二實施例具有一電感器之 一配置裝置。
該配置裝置包括一螺旋電感器500及有螺旋電感器500設置於其間之電路區塊510及520。於此種配置中，螺旋電感器500可能干擾電路區塊510及520。為了降低干擾，該配置進一步包括分別設置於螺旋電感器500與電路區塊510間及螺旋電感器500與電路區塊510及520間之隔離線530及540來隔離螺旋電感器500與電路區塊510及520。該圖中，元件符號埠1及埠2分別表示電感器500之輸入端及輸出端。
雖然已經說明第5圖所示配置具有電感器500，但熟諳技藝人士須瞭解也可採用具有與螺旋電感器500相同之電感組件之等效電路。
第6圖顯示具有根據本發明之第三實施例之隔離區塊之一種配置裝置。
該配置裝置包括多個電路區塊620、630及640，及具有欲與電路區塊620、630及640隔離之一螺旋電感器610a之一隔離區塊610。此種隔離區塊610除了螺旋電感器610a之外，可包括多個組件諸如電容器610b、電阻器(圖中未顯示)及微帶線(圖中未顯示)。此外，電容器610b可包括MIM(金屬/絕緣體/金屬)電容器。
於此種配置中，具有螺旋電感器610a之閉合迴路型隔離線600可能干擾電路區塊620、630及640。為了避免干擾，該配置裝置進一步包括一閉合迴路型隔離線600，其係接地且包圍整個隔離區塊610來將其與電路區塊620、630及640隔離。於圖中，元件號碼埠1與埠2分別表示隔離區塊610之 輸入端及輸出端。
於本發明之第三實施例中，曾經描述隔離區塊610係使用閉合迴路型隔離線，而與電路區塊620、630及640隔離。但另一種形狀之隔離線可只隔離需要的部分，例如開放迴路型隔離線可用來隔離隔離區塊610之一部分與電路區塊620、630及640。
雖然於本發明之第三實施例中，曾經描述螺旋電感器610a係設置於隔離區塊610，但具有與螺旋電感器610a相同電感組件之相當電路區塊也同等適用。
如前文說明，因隔離區塊610係使用閉合迴路或開放迴路型隔離區塊610而與電路區塊620、630及640隔離，故有效降低隔離區塊610與電路區塊620、630及640間之干擾。
雖然已經參照具體實施例，顯示及說明本發明，但熟諳技藝人士須瞭解該系統及方法僅為本發明之實例，可未悖離如下申請專利範圍所界定之本發明之範圍可做出多項變化及修改。
100‧‧‧導線
110‧‧‧導線
120‧‧‧隔離線
400‧‧‧第一放大器
410‧‧‧第二放大器
420‧‧‧隔離線
500‧‧‧螺旋電感器
510‧‧‧電路區塊
520‧‧‧電路區塊
530‧‧‧隔離線
540‧‧‧隔離線
600‧‧‧閉合迴路型隔離線
610‧‧‧隔離區塊
610a‧‧‧螺旋電感器
610b‧‧‧電容器
620、630、640‧‧‧電路區塊
第1圖顯示舉例說明本發明之原理用於預防干擾之配置裝置之實例；第2A及2B圖為視圖顯示不具隔離線之一比較性配置裝置及具有獨立線之一比較性配置裝置；第3A圖為波形圖，當導線係並行配置時，一終端信號之波形圖，於該種情況下，輸入信號功率差異為10分貝及相位差為90度； 第3B圖為波形圖，當導線係配置呈一直線而導線與其間之接地平面隔離時，一終端信號之波形圖，於該種情況下，輸入信號功率差異為10分貝及相位差為90度；第4圖顯示根據本發明之第一實施例用於降低干擾之並聯放大裝置之配置；第5圖顯示根據本發明第二實施例之具有用於降低干擾之一電感器之一配置裝置；以及第6圖顯示根據本發明第三實施例之具有用於降低干擾之一電感器之一配置裝置。
100‧‧‧導線
110‧‧‧導線
120‧‧‧隔離線

Claims (2)

  1. 一種用於降低干擾之配置裝置，包含：一並聯放大裝置，其中一第一放大器之一輸入端係靠近一第二放大器之一輸出端；以及位於該第一放大器與該第二放大器間且接地來彼此隔離該第一放大器之輸入端與該第二放大器之輸出端之一隔離線，使得其可防止該第二放大器之輸出端與該第一放大器之輸入端產失干擾；以及其中該第一放大器之一輸入信號之相位及振幅係與該第二放大器之一輸出信號之相位及振幅相異。
  2. 如申請專利範圍第1項之配置裝置，其中該接地為交流(AC)接地或直流(DC)接地。
TW097132188A 2007-08-22 2008-08-22 用於降低干擾之配置裝置 TWI430567B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070084526A KR101120508B1 (ko) 2007-08-22 2007-08-22 간섭 현상을 줄이기 위한 레이아웃 구조

Publications (2)

Publication Number Publication Date
TW200919955A TW200919955A (en) 2009-05-01
TWI430567B true TWI430567B (zh) 2014-03-11

Family

ID=40378835

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097132188A TWI430567B (zh) 2007-08-22 2008-08-22 用於降低干擾之配置裝置

Country Status (5)

Country Link
US (1) US8552810B2 (zh)
KR (1) KR101120508B1 (zh)
CN (1) CN101785111A (zh)
TW (1) TWI430567B (zh)
WO (1) WO2009025513A2 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240038690A1 (en) * 2022-07-26 2024-02-01 Mediatek Inc. Semiconductor devices with a structure capable of suppressing coupling noise suppression

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04352305A (ja) * 1991-05-29 1992-12-07 Murata Mfg Co Ltd 三層構造スパイラルインダクタのインダクタンスの調整方法
JP3144744B2 (ja) * 1993-11-02 2001-03-12 日本碍子株式会社 積層型誘電体フィルタ
KR960028736A (ko) * 1994-12-07 1996-07-22 오오가 노리오 프린트 기판
JP3394401B2 (ja) * 1996-11-22 2003-04-07 ティーディーケイ株式会社 ローパスフィルタ
KR100493006B1 (ko) * 1998-06-16 2005-08-04 삼성전자주식회사 정전기보호역할을겸하는블락가드링구조
KR100284552B1 (ko) * 1998-07-14 2001-03-15 윤종용 유도 모터의 회전자 시정수 검출 방법
JP4776752B2 (ja) * 2000-04-19 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置
US7031689B2 (en) * 2001-11-13 2006-04-18 Frank Michael L Differential radio
JP2003264348A (ja) * 2002-03-07 2003-09-19 Sony Corp 高周波モジュール
JP3781736B2 (ja) 2003-05-09 2006-05-31 ローム株式会社 半導体装置及びこれを用いたオーディオ機器
US6970053B2 (en) * 2003-05-22 2005-11-29 Micron Technology, Inc. Atomic layer deposition (ALD) high permeability layered magnetic films to reduce noise in high speed interconnection
JP4583233B2 (ja) 2005-04-28 2010-11-17 三洋電機株式会社 半導体装置
JP4843263B2 (ja) * 2005-06-14 2011-12-21 富士通コンポーネント株式会社 フレキシブルプリントケーブル用コネクタ
KR100764930B1 (ko) * 2006-02-16 2007-10-09 충북대학교 산학협력단 고주파 집적 회로 장치 및 그 제조 방법
KR100728303B1 (ko) * 2006-04-07 2007-06-13 학교법인 포항공과대학교 인쇄회로기판 위의 마이크로 스트립 전송선의 누화 잡음감쇄용 서펜타인 가드 트레이스
KR100744535B1 (ko) * 2006-09-05 2007-08-01 포항공과대학교 산학협력단 누화 간섭을 감소시키는 가드 트레이스 패턴 및 상기 가드트레이스 패턴을 구비하는 인쇄회로기판
US7609125B2 (en) * 2006-10-13 2009-10-27 Avago Technologies Enterprise IP (Singapore) Pte. Ltd. System, device and method for reducing cross-talk in differential signal conductor pairs

Also Published As

Publication number Publication date
WO2009025513A2 (en) 2009-02-26
WO2009025513A3 (en) 2009-04-16
KR101120508B1 (ko) 2012-02-29
US20100148863A1 (en) 2010-06-17
US8552810B2 (en) 2013-10-08
TW200919955A (en) 2009-05-01
KR20090020088A (ko) 2009-02-26
CN101785111A (zh) 2010-07-21

Similar Documents

Publication Publication Date Title
US7427801B2 (en) Integrated circuit transformer devices for on-chip millimeter-wave applications
US7501583B2 (en) Low noise multilayer printed circuit board
US20070069717A1 (en) Self-shielded electronic components
US9257955B2 (en) Common mode noise reduction circuit
US12009790B2 (en) Transmission line transformer and amplifying circuit
US7855614B2 (en) Integrated circuit transmission lines, methods for designing integrated circuits using the same and methods to improve return loss
US8198965B2 (en) Grounding of magnetic cores
US5311122A (en) RF test equipment and wire bond interface circuit
TWI430567B (zh) 用於降低干擾之配置裝置
US11522503B2 (en) Transmission line transformer and amplifying circuit
Chan et al. Miniature common-mode rejection filter in silicon-based integrated passive device technology
JP2014011805A (ja) バイアス・ティー及びシステム
JP2015050678A (ja) 高周波伝送線路
Huang et al. Interleaved power transmission line for mitigation of digital to RF de-sense
TW201004519A (en) Signal transmission structure
TWM553914U (zh) 用於高速傳輸之印刷電路板
Lydia et al. Mitigation of FEXT using Dielectric Overlay with Etched Substrate for Mixed-Signal System Applications
JPH1187512A (ja) 半導体集積回路の配線構造
JP2002057422A (ja) 電子装置
Boglione et al. Design and Layout Challenges in a 2 GHz On-Chip Differential Wide Bandpass Filter
Lin et al. Electrostatic discharge protection device and common mode suppression circuit on printed circuit board codesign
CN115360491A (zh) 一种一分九功分器
US9537197B2 (en) Transmission line implementation in wafer-level packaging
JP2023010560A (ja) 高速差動信号トレース用のマルチバンド放射低減フィルタ
CN101626657A (zh) 信号传输结构