TWI425592B - Chip - Google Patents

Chip Download PDF

Info

Publication number
TWI425592B
TWI425592B TW100138915A TW100138915A TWI425592B TW I425592 B TWI425592 B TW I425592B TW 100138915 A TW100138915 A TW 100138915A TW 100138915 A TW100138915 A TW 100138915A TW I425592 B TWI425592 B TW I425592B
Authority
TW
Taiwan
Prior art keywords
wafer
metal
region
block
alignment
Prior art date
Application number
TW100138915A
Other languages
English (en)
Other versions
TW201318104A (zh
Inventor
Chou Ho Shyu
Yu Ju Yang
Original Assignee
Ili Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ili Technology Corp filed Critical Ili Technology Corp
Priority to TW100138915A priority Critical patent/TWI425592B/zh
Priority to US13/495,978 priority patent/US8519423B2/en
Publication of TW201318104A publication Critical patent/TW201318104A/zh
Application granted granted Critical
Publication of TWI425592B publication Critical patent/TWI425592B/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

晶片
本發明是有關於一種晶片，特別是指一種具有對位區且製程簡單的晶片。
以半導體積體電路製程製作的晶片，會在最頂面製作出對位區以供後續製程的對準，來降低對準不佳而使得良率下降的問題發生。
參閱圖1、2，目前的晶片1包含一晶片本體11、一形成於該晶片本體11上的表面金屬層12，及一形成在該表面金屬層12上的保護層13。
該晶片本體11包括許多預設的金屬連線電路、積體電元件等等結構，由於此等金屬連線電路、積體電元件等結構已為半導體技術領域所熟知，且並非本案發明重點所在，故不對此多作贅述。
該表面金屬層12包括一金屬內連線區121，及一對位區122，該金屬內連線區121與該晶片本體11相配合構成導電線路而成完整的內連線(interconnect)結構，而可藉由後段的封裝打線、進而以外部電壓控制該晶片的作動；該對位區122是一塊預留的完整金屬層體，用以和該保護層13配合形成供對位用的圖案。
該保護層13包括一位在該對位區122上並成預定圖案的穿孔131；更詳細地說，該保護層13是先在該表面金屬層12上沉積形成形態對應且具有一定厚度的薄膜後，再利用額外的光罩、配合微影製程定義出位在該對位區122上的穿孔131而形成。當光照射在該對位區122時，由於照射於該保護層13和通過該保護層13的穿孔131而照射於該表面金屬層12的光因為反射率不同而形成明、暗對比明顯的圖案，便可作為對準定位之用。
由上述的說明可知，現有的晶片為了要形成供對位用的明暗對比圖案，必須在完成表面金屬層12的製作後，再用另一專屬的額外光罩於形成的薄膜的對應於對位區122的區域開設出該穿孔131而形成保護層13，如此才能製作出可供對位、進行後續製程的圖案，而如此，不但會多增加一道光罩的材料成本，也會增加額外的製程步驟。
此外，該保護層13是由氮化鈦(TiN)構成，該表面金屬層12則是銅(Cu)、鋁(Al)等金屬所構成，兩者於光照時的明暗對比度差異約為45左右，雖已可供後續對準鑑別之用，但仍屬偏低的對比度而可再提升改善。
因此，本發明之目的，即在提供一種製程成本低且具有高對比對位區而可直接進行對位的晶片。
於是，本發明的晶片包含一晶片本體，及一形成於該晶片本體上的表面金屬層。
該表面金屬層形成在該晶片本體上並包括一金屬內連線區、一第一塊體區，及一第二塊體區，該第一塊體區具有多數彼此間距在0.1um~100um範圍內的金屬塊體，當光照射時，射向該第一塊體區的光大部分自該等金屬塊體的間隙進入而被侷限在該晶片本體中，射向該第二塊體區的光則被反射，因而使得該第一塊體區、第二塊體區形成可供對位的明暗區域。
此外，本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
較佳地，該第二塊體區環圍該第一塊體區。
較佳地，該晶片還包含多數彼此相隔且相反端分別連接該表面金屬層和該晶片本體的金屬連接柱。
較佳地，該表面金屬層對應於形成有該等金屬連接柱的表面形成有凹陷。
較佳地，該等金屬塊體是成邊長不大於100um的矩形。
較佳地，該等金屬塊體還分別具有一直徑不大於50um且不小於0.1um的穿孔。
較佳地，每一金屬塊體外周緣到穿孔邊緣的距離不大於50um。
本發明之功效在於：提供一種利用晶片原有的製程，在形成該表面金屬層時直接形成由該第一塊體區與第二塊體區共同界定而成的對位區，以縮減一道現有晶片的光罩及配合的製程步驟，而達到簡化製程、降低生產成本的目的。
有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之二個較佳實施例的詳細說明中，將可清楚的呈現。
在本發明被詳細描述之前，要注意的是，在以下的說明 內容中，類似的元件是以相同的編號來表示。
參閱圖3、4，本發明定位對比度的晶片之一第一較佳實施例包含一晶片本體2，及一形成於該晶片本體2的表層金屬層3。
該晶片本體2包括許多預設的金屬連線電路、積體電元件等等結構，由於此等金屬連線電路、積體電元件等結構已為半導體技術領域所熟知，且並非本案發明重點所在，故不對此多作贅述。
該表面金屬層3包括一金屬內連線區31、一第一塊體區32，及一第二塊體區33，該金屬內連線區31是與該晶片本體2相配合構成導電線路而成一完整的內連線(interconnect)結構，而可藉由後段的封裝打線等以外部電壓控制該晶片的作動。該第一塊體區32、第二塊體區33則相配合成一供後續製程對準用的對位圖案4，更詳細地說，該第一塊體區32包括多數彼此間隔的金屬塊體321，而該第二塊體區33為一塊完整的金屬層體且圍繞在該第一塊體區32外，其中，該等金屬塊體321彼此間的間距在0.1um~100um之間，該間距取決於能讓進入間隙的光被侷限在此空間中而不直接反射遠離該對位圖案4出光，且又需能寬到讓大部分的光線進入，藉此進一步的降低該第一塊體區32的明亮度，另外，在本第一較佳實施例中，每一金屬塊體321是概成矩形並聚集排列為十字形圖案。
配合參閱圖8是本實施例的一光學顯微照片，當照光時，射向於該第一塊體區32的光大部分由該等金屬塊體321 間隙進入該晶片本體2中而被侷限不再穿出晶片本體2；射向該第二塊體區33的光則被直接反射，而使得該第一、二塊體區32、33配合形成明、暗而可供後續製程對準用的對位圖案4。
由於本發明主要是令光自第一塊體區32中的金屬塊體321分布的間隙中進入晶片本體2中而被侷限，進而配合第二塊體區33形成明、暗而可供後續製程對準用的對位圖案4，所以，以該等金屬塊體321的頂面概成矩形態樣為例，每一金屬塊體321的頂面邊長不大於100um，並配合控制任兩金屬塊體321之間的間隙距離在0.1um~100um時，都可以得到明、暗對比明顯的對位圖案4。
參閱圖5，較佳地，還可令每一金屬塊體321具有一直徑不大於50um、不小於0.1um的穿孔322，且每一金屬塊體321外周緣到其中穿孔322邊緣的距離不大於50um，使得照光時，有更多比例的光自該等金屬塊體321的間隙與穿孔322進入晶片本體2中而被侷限，進而得到明暗對比度更加明顯的對位圖案4。
此外，較佳地，該對位圖案4的每一金屬塊體321與每一穿孔322是配合所使用的線寬製程、機台能力，以相符於線上製程的限制調整形狀大小，令整體製程更為穩定。而在本第一較佳實施例中，該等穿孔322分別繪示位於該等金屬塊體321的中央，且配合當層光罩的製程條件製造，每一金屬塊體321是截面成邊長約2um的正方形，每一穿孔322是截面成邊長約0.5um的正方形，該第一塊體區32中的每 一金屬塊體321間隔則約在0.7um，而得到如圖8明暗對比度差異大的對位圖案4。
參閱圖6，另外補充的是，也可以令第一塊體區32是一塊完整的金屬層體，而該第二塊體區33則是由多數金屬塊體331構成，且較佳地，該等金屬塊體331也分別具有穿孔，如此，也可以得到類似於上述、惟明暗分布恰好相反、明顯的對位圖案4’，達到對位的目的。
特別強調的是，表面金屬層3的金屬內連線區31是晶片的必要構造，也因此，光罩與相關製程步驟是製作晶片時的必需成本花費，而由上述說明可知，本發明的晶片只要在原預定設計製作表面金屬層3的光罩上再規畫、定義出第一、二塊體區32、33的圖案，即可隨著既有的製作晶片的表面金屬層3的製程步驟，而在完成該表面金屬層3的製作時即形成可供對位之用的第一塊體區32、第二塊體區33，相較於習知的晶片必須額外增加一塊光罩以及其他相關製程步驟以在表面金屬層上再形成具有穿孔的保護層才能相配合形成可供對位的圖案，確實減少了一道光罩以及相關的製程成本及製程時間，而達到改善晶片的整體製程效率的目的。再者，本發明的晶片所設計用於製作該表面金屬層3的光罩，也可以依照客戶的需要再用於在該表面金屬層3上形成額外的保護層等結構，而無須再多準備光罩，而節省製程成本。
參閱圖7，本發明定位對比度的晶片之一第二較佳實施例，是與該第一較佳實施例相似，其不同處僅在於該第一塊 體區32的每一金屬塊體321還具有至少一彼此間隔、相反兩端分別連接金屬塊體321與該晶片本體2的金屬連接柱323，其中，每一金屬塊體321所對應於形成該金屬連接柱323的表面形成有凹陷。而當進行對位照光時，自該等金屬塊體321的間隙進入該晶片本體2的光，會被該等金屬連接柱323反射、散射，而更加有效地被侷限在該晶片本體2中，同時，射向該金屬塊體321的光則會因為其形成有凹陷而不平整的表面使得光散射、漫射比例更為增加，進而令該第一塊體區32與該第二塊體區33形成明暗對比更加明顯的對位圖案4。
參閱圖8、圖9，分別比較本發明晶片、與現有晶片的電子顯微照片，可看出本發明的明暗對比優於現有的晶片，且根據實際測量得知，本發明晶片(圖8)對位圖案4的明暗對比度約130~145，現有的晶片(圖9)卻不大於50，也就是說本例晶片的對位圖案4因明暗對比確實更明顯，在對準定位上也就更精確，而確實簡化降低後續對位的難度，更進一步地改善晶片的整體製程。
此外，熟知晶片製程的技術人士皆知，一般晶片的表面金屬層在金屬內連線區中，原本就存在有用於和晶片本體的金屬連線電路、積體電元件等等結構形成電連接、類似於所述金屬連接柱323的結構，所以，本發明的第二較佳實施例也只是利用原本用於形成該表層金屬層3的金屬內連線區31中類似於金屬連接柱結構所需的光罩，在第一、二塊體區32、33定義規劃出該等金屬連接柱323的形狀態樣，再 隨既有製程步驟製作出所需的金屬連接柱323，不但不需要額外的光罩，也不會增加現有的製程步驟，反而可以大幅提升對位圖案的明暗對比程度，簡化降低後續對位的難度。
綜上所述，本發明晶片利用晶片原有的製程，在形成該表面金屬層3時直接形成由該第一塊體區32與第二塊體區33共同界定而成的對位圖案4，確實縮減現有晶片製程中一道光罩及相配合的製程步驟，進而簡化製程、降低生產成本，同時，由本發明晶片的第一、二塊體區32、33形成的對位圖案具4有更高的明暗對比度，而可以簡化降低後續對位的難度，故確實能達成本發明之目的。
惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。
1‧‧‧晶片
11‧‧‧晶片本體
12‧‧‧表面金屬層
121‧‧‧金屬內連線區
122‧‧‧對位區
13‧‧‧保護層
131‧‧‧穿孔
2‧‧‧晶片本體
3‧‧‧表面金屬層
31‧‧‧金屬內連線區
32‧‧‧第一塊體區
321‧‧‧金屬塊體
322‧‧‧穿孔
323‧‧‧金屬連接柱
33‧‧‧第二塊體區
331‧‧‧金屬塊體
4‧‧‧對位圖案
4’‧‧‧對位圖案
圖1是一俯視圖，說明習知具有一對位區的晶片；圖2是一剖視示意圖，說明該習知晶片中的對位區結構；圖3是一俯視圖，說明本發明晶片的一第一較佳實施例；圖4是一剖視示意圖，說明該第一較佳實施例中的局部結構；圖5是一俯視圖，說明該第一較佳實施例的另一實施態樣； 圖6是一俯視圖，說明該第一較佳實施例的另一實施態樣；圖7是一剖視示意圖，說明本發明晶片的一第二較佳實施例；圖8是一電子顯微圖，說明本發明晶片中的對位圖案；及圖9是一電子顯微圖，說明現有晶片中的對位圖案。
【附件簡單說明】
2．．．晶片本體
3．．．表面金屬層
31．．．金屬內連線區
32．．．第一塊體區
321．．．金屬塊體
33．．．第二塊體區
4．．．對位圖案

Claims (5)

  1. 一種晶片，包含：一晶片本體；及一表面金屬層，形成在該晶片本體上並包括一金屬內連線區、一第一塊體區，及一第二塊體區，該第一塊體區具有多數彼此間距在0.1um~100um範圍內的金屬塊體，當光照射時，自該等金屬塊體的間隙進入的光被侷限在該晶片本體中而使得該第一、第二塊體區形成可供對位的明暗區域；其中，該第二塊體區環圍該第一塊體區；其中，每一金屬塊體包括至少一彼此相隔且相反端分別連接該表面金屬層和該晶片本體的金屬連接柱。
  2. 根據申請專利範圍第1項所述之晶片，其中，該表面金屬層對應於形成有該等金屬連接柱的表面形成有凹陷。
  3. 根據申請專利範圍第2項所述之晶片，其中，該等金屬塊體的頂面成邊長不大於100um的矩形。
  4. 根據申請專利範圍第3項所述之晶片，其中，該等金屬塊體還分別具有一直徑不大於50um且不小於0.1um的穿孔。
  5. 根據申請專利範圍第3項所述之晶片，其中，每一金屬塊體外周緣到穿孔邊緣的距離不大於50um。
TW100138915A 2011-10-26 2011-10-26 Chip TWI425592B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100138915A TWI425592B (zh) 2011-10-26 2011-10-26 Chip
US13/495,978 US8519423B2 (en) 2011-10-26 2012-06-13 Chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100138915A TWI425592B (zh) 2011-10-26 2011-10-26 Chip

Publications (2)

Publication Number Publication Date
TW201318104A TW201318104A (zh) 2013-05-01
TWI425592B true TWI425592B (zh) 2014-02-01

Family

ID=48171546

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100138915A TWI425592B (zh) 2011-10-26 2011-10-26 Chip

Country Status (2)

Country Link
US (1) US8519423B2 (zh)
TW (1) TWI425592B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI466260B (zh) * 2012-05-28 2014-12-21 Au Optronics Corp 對位結構

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000182914A (ja) * 1998-12-10 2000-06-30 Toshiba Corp アライメントマーク

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153089A (ja) * 2002-10-31 2004-05-27 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000182914A (ja) * 1998-12-10 2000-06-30 Toshiba Corp アライメントマーク

Also Published As

Publication number Publication date
TW201318104A (zh) 2013-05-01
US8519423B2 (en) 2013-08-27
US20130105965A1 (en) 2013-05-02

Similar Documents

Publication Publication Date Title
CN105511221B (zh) 膜层及其制备方法、基板、显示装置
TWI528517B (zh) 線路基板、半導體封裝結構及線路基板製程
TWI488329B (zh) 線路基板與發光二極體封裝
US20110300705A1 (en) Manufacturing method of bump structure with annular support
DE202013012554U1 (de) Lichtemittierendes Element, Beleuchtungsvorrichtung und deren Vorrichtungsrahmen
CN102420214B (zh) 形成强化对准标记的方法以及半导体器件
CN110233200A (zh) 一种Micro LED的三维集成结构和制作方法
CN103123915B (zh) 调节封装组件的连接器的尺寸
CN104409617B (zh) 一种倒装led芯片及其制作方法
CN108511397B (zh) 半导体装置及其制造方法
US11776914B2 (en) Package device
TWI425592B (zh) Chip
CN108011003A (zh) 一种led芯片的光刻结构制作方法
JPH0320733A (ja) ホトマスク
US20090233184A1 (en) Manufacturing method of a semiconductor device
CN107393428A (zh) 无电极遮光的发光二极管显示器的结构及其工艺
CN104335335B (zh) 半导体构造及形成半导体构造的方法
DE102008048423B4 (de) Verfahren zum Herstellen eines Integrierten Schaltungsbauelements
JP2009289866A (ja) 半導体装置の製造方法
CN105511218B (zh) 一种led光子晶体结构的单元图形及其使用方法
CN107305862A (zh) 集成电路制造方法
TW201516499A (zh) 光電模組及其製造方法
CN209657083U (zh) 一种芯片
TWM462947U (zh) 封裝基板
TWI453878B (zh) 封裝基板及其製法