TWI424317B - 用於協定堆疊之時序管理的裝置、方法及系統 - Google Patents

用於協定堆疊之時序管理的裝置、方法及系統 Download PDF

Info

Publication number
TWI424317B
TWI424317B TW098123726A TW98123726A TWI424317B TW I424317 B TWI424317 B TW I424317B TW 098123726 A TW098123726 A TW 098123726A TW 98123726 A TW98123726 A TW 98123726A TW I424317 B TWI424317 B TW I424317B
Authority
TW
Taiwan
Prior art keywords
protocol stack
timing
protocol
tunneling
logic component
Prior art date
Application number
TW098123726A
Other languages
English (en)
Other versions
TW201009585A (en
Inventor
David J Harriman
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201009585A publication Critical patent/TW201009585A/zh
Application granted granted Critical
Publication of TWI424317B publication Critical patent/TWI424317B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/08—Protocols for interworking; Protocol conversion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H04L12/4633—Interconnection of networks using encapsulation techniques, e.g. tunneling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/28—Timers or timing mechanisms used in protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/323—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the physical layer [OSI layer 1]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

用於協定堆疊之時序管理的裝置、方法及系統 發明的技術領域
本發明係有關一種協定堆疊的時序管理技術。
 發明的技術背景
電腦平台典型地包括數個藉由各種不同互連體耦合在一起的半導體部件。該等互連體或鏈結往往屬於不同協定，因此該等不同鏈結上的通訊係以不同的速度並且根據不同的協定發生。在某些系統中，一種輸入/輸出(IO)協定的通訊可在另一個互連體開通。穿隧(tunneling)大致上包含根據一第一協定取得通訊，並且透過根據一第二協定運作的一互連體提供該等通訊，因此該第一協定的封受到開通，例如藉著由把該第二協定的一頭標套用到該第一協定的封包並且順著該互連體發送該等封包。典型地，該種協定穿隧技術係於相當高的位準發生，因此該等二個協定具有相同的軟體提取，而在該等協定之間並沒有共享的硬體。因此，該種穿隧技術在軟體相容性、效能、以及上市時機方面的優點並不多。
 發明的概要說明
依據本發明之一實施例，係特地揭露一種裝置，其包含：一第一協定堆疊，其用以根據一第一協定掌理資料，該第一協定堆疊包括用以將該第一協定堆疊介接於一穿隧互連體的一介面邏輯組件；以及該穿隧互連體用以使該第一協定堆疊耦合至一鏈結，且具有與其相關聯的一時序延遲，其中該介面邏輯組件用以至少部分地根據該時序延遲來控制該第一協定堆疊的至少一計時器。
圖式的簡要說明
第1圖以方塊圖展示出根據本發明一實施例之一協定堆疊經由一共享實體層連接至一鏈結的態樣。
第2圖以方塊圖展示出根據本發明另一實施例的一種系統，該系統具有耦合至一共享實體層的多個通訊堆疊。
第3圖以流程圖展示出根據本發明一實施例的一種方法。
第4圖以流程圖展示出根據本發明另一實施例之一種用以操作一協定堆疊之一介面的方法。
第5圖以方塊圖展示出根據本發明一實施例的一種系統。
 較佳實施例的詳細說明
在各種不同實施例中，一或多個現存IO協定可透過另一個互連體而以相對低位準受到開通，在本文中稱為穿隧互連體。在一實施例中，一聚集式IO(CIO)可為該種互連體的一實例，其可用來開通根據PCI ExpressTM 規格基本規格第2.0版(2007年1月17日發表)(以下稱為PCIeTM 規格)之一種快速周邊構件互連(PCIe)協定的通訊，或者可開通另一個該種協定以及其他協定。針對CIO，係直接地實行該PCIe硬體堆疊的大部分，其提供軟體相容性、效能以及上市時機的優點。換言之，在低階穿隧中，實行了該穿隧式協定堆疊的大部分。相反地，針對高階穿隧，保留了軟體架構，但未必使用來自該穿隧式協定的封包、編碼或佈線協定機構。經由此種低階穿隧技術，該PCIe協定堆疊的封包可透過該CIO互連體來開通，例如藉著使一CIO頭標適應於該等穿隧封包。當在一接收器中接收到該種經發送穿隧式封包時，該接收器的CIO協定堆疊可解碼該頭標，並且與該等PCIe封包一起遞送到該接收器的一對應PCIe協定堆疊。
然而，此種用於一聚集式互連體的方法會經由此種低位準穿隧技術而引起一項問題，這與在較高位準摘取動作發生的穿隧協定相反。換言之，經常會有協定時序限制，有些限制是隱含的，其平凡地滿足於該互連體協定的一種非穿隧式、本地事例，但當因為用於穿隧的互連體引發的延遲而穿隧該互連體協定時，可能會較難以管理。該等延遲可能是由該穿隧互連體本身造成的，或者是由來自其他穿隧式協定的訊務造成。
實施例提供一種機構，其用以在開通一穿隧互連體時，管理一穿隧式協定的明確計時器與隱含計時器。儘管本發明所述的一實施例係使用一種經由CIO的穿隧式PCIe協定，要瞭解的是，本發明的範圍並不受限於此，且相同的原則可套用到其他穿隧式互連體，以及用於穿隧的其他互連體，包括有線互連體與無線互連體。
一互連體的時序需求，其為明確的與隱含的，可被劃分為二種廣泛的種類，在本文中以鏈結時序需求與壁鐘時序需求來表示。鏈結時序需求係與較低位準相關聯，例如鏈結協定，且大致上存在以確保順暢的鏈結操作，並且能使確認極端狀況最小化。壁鐘時序需求係與可在較高位準觀察到的事件相關聯，例如作業系統(OS)以及應用程式軟體。鏈結時序需求可直接地受到協定穿隧造成之延遲的影響，且為多個實施例闡述的需求。典型地，鏈結時序需求可依據小於大約10微秒(μs)的等級範圍，而壁鐘時序需求則大於大約10微秒(μs)。壁鐘需求基本上不會受到協定穿隧的影響，因為它們大致上與較長時間值相關聯，該等時間時係夠長(例如，毫秒(ms))而不會受到協定穿隧造成之相對短延遲(例如，微秒)的影響；再者，該等需求與多種性質相關聯，其避免對應用軟體造成使用者可見的拖延，此項避免同樣地為所欲的，不管用以傳達一特定互連體協定的硬體機構為何(本地式對上穿隧式)。
下面的表一列出與PCIe相關聯的數個時序需求，並且展示出各個需求如何與本發明相關。要注意的是，說明部分中引號裡面的文字係取自於PCI ExpressTM 規格。
要注意的是，表一係意圖展示出某些感興趣實例，但並不意圖成為PCIe中所有時序相關需求的一完整清單。
該等鏈結時序需求係受到PCIe堆疊本身的〝測量〞，因此如果該PCIe堆疊的時間觀改變了，便可改變察覺該等時間的方式。為了達成此目的，可以備置一種藉以達成時間改變的機構，連同硬體、軟體或韌體一起，以判定何時且如何改變該堆疊時序。
用以改變該PCIe堆疊之時間觀的機構可利用數種方式來完成。例如，可藉著使該時鐘受限或關閉為該PCIe堆疊邏輯組件中的各種不同元件來完成上述的改變，其有效地使時間能針對該邏輯組件成為靜止的。要注意的是，當PCIe堆疊邏輯組件不處於使用中時，此種方法具有能降低該PCIe堆疊邏輯組件所耗用電力的額外優點。在其他實施例中，可把一明確控制信號加入到該PCIe堆疊邏輯組件，表示應該要在何時計算時間。要注意的是，通常把整個堆疊控制作為一單元並不足夠，但反之，可以半獨立式地控制該堆疊的子元件，因為不同的協定機構會以不同方式影響不同的邏輯方塊。相似地，並非所有的通訊將需要使時序改變，以便符合鏈結時序需求。在一實施例中，控制邏輯組件可以用來判定何時且如何調整該PCIe堆疊的時間觀，且此邏輯組件可為一PCIe堆疊的部分。
現在請參照第1圖，其以方塊圖展示出PCIe堆疊(以及其他穿隧式協定)如何介接於一共享穿隧鏈結，其在一實施例中可為一CIO鏈結。如第1圖所示，系統10包括一第一堆疊20a 以及一第二堆疊20b (通稱為協定堆疊20)。在一實施例中，第一協定堆疊20a 可為一PCIe堆疊，而第二協定堆疊20b 可為一通用串列匯流排(USB)、一顯示互連體、或其他該種協定堆疊。為了展示方便，僅展示出該PCIe協定堆疊的細節。特別地，協定堆疊20a 包括異動層22、資料鏈結層24、以及介面或襯墊層26，該介面或襯墊層26作為該PCIe協定以及該穿隧協定之間的一介面。以下將進一步說明該等介面邏輯組件的操作細節。
如第1圖進一步所示，一聚集式IO層可在第一與第二協定堆疊20以及鏈結70之間耦合，該鏈結70在一實施例中可為一光學鏈結、一電氣鏈結、或其他該種鏈結。如第1圖所示，該CIO協定堆疊可包括CIO協定傳輸層30、一實體層的邏輯方塊40、該實體層的電氣方塊50、以及該實體層的光學方塊60。於此，方塊40至方塊60作為一共享實體層，其可由與該實體層進行通訊的多個協定共享，以因此沿著鏈結70開通該等多個協定的資訊。
現在請參照第2圖，其展示出一種系統，該系統具有耦合至一共享實體層的多個通訊堆疊。特別地，在第2圖中，除了PCIe發送(TX)以及接收(RX)堆疊20a 之外，可有多個其他發送與接收堆疊20b 至20d 存在著。如所展示地，一對多工器35a 與多工器35b (通稱為多工器35)可在該等堆疊以及一共享實體層40至60之間耦合。多工器35可在協定傳輸層控制30的控制下操作。如第2圖所示，CIO協定傳輸(PT)層30實行多工處理(經由多工器35a 與多工器35b )以及控制機構，以開通PCIe以及其他協定。PT層控制30針對該發送器實行仲裁，而針對獨立於該發送器的接收器實行操縱。儘管在本發明說明的剩下部分中係使用此種結構類型，要注意的是，實施例可套用到其他以不同方式控制該發送器以及該接收器的互連體類型，例如藉著針對該等二者同時進行仲裁，或藉著具有一雙向的連結。
可在不同實施例中實行用以對一互連體進行時序控制的不同方式。例如，在某些實行方案中，一動態延遲繫結(late binding)可能發生，因此該介面邏輯組件可動態地判定其欲耦合的一穿隧互連體，並且動態地控制該協定的任何時序需求，以容納該穿隧互連體。在其他實施例中，一設計者可在系統發展的過程中判定欲由一或多個協定堆疊使用的一穿隧互連體，因此可在系統設計過程中判定可能受到該穿隧互連體影響的鏈結時序需求。因此，可使邏輯組件包含在介面邏輯組件中，介於該協定堆疊以及該穿隧互連體之間，以控制該協定堆疊的時序，例如藉著改變該協定堆疊的時序觀，以容納任何經由該穿隧互連體發生的額外延遲。
現在請參照第3圖，其展示出先前用以掌理鏈結時序需求方式的一種實行方案，即一種動態延遲繫結，其可經由該介面邏輯組件本身來實行，因此該協定堆疊可動態地耦合至一共享實體層或另一個實體層。特別地，第3圖以流程圖展示出一種方法100，其可實行於一協定堆疊的介面邏輯組件中，以供在該協定堆疊(其可為一給定協定的一標準堆疊)以及一普通實體層(例如，可開通各種不同協定之封包的一種聚集式互連體)之間進行通訊。如第3圖所示，方法100可藉著針對該穿隧互連體取得時序延遲資訊來開始(方塊110)。可以實行用以取得此種資訊的各種不同方式。例如，在一實施例中，一共享實體層可提供延遲資訊的一預定清單給該介面邏輯組件。替代地，該介面邏輯組件可分析在該共享實體層發現的封包通訊，以判定該時序延遲資訊。更一般來說，某些實施例可利用一種預定方式取得時序資訊，而其他實行方案可動態地運算該種資訊。針對各項判定，可以有數種變化方式，例如一項人類對上機器預判定，或者針對運算實例，可進行該項檢查一次或者週期性地重覆進行。要注意的是，該種資訊的各種不同事例可以存在，其中不同延遲針對不同類型的通訊發生，依據通訊本質以及所牽涉到的邏輯實體而定。
請仍參照第3圖，控制傳遞至方塊120，其中時序延遲資訊可對映於該第一協定堆疊的時序需求。舉一實例來說，一協定堆疊可具有不同有關鏈結層通訊的時序需求，例如列於上面表一中的需求。控制動作隨後傳遞至決策方塊130，其中可判定出是否需要根據對映動作來改變該第一協定堆疊的一或多個時序觀。換言之，因為可能存在於該普通實體層中的潛伏期間，可以控制與該協定堆疊之給定邏輯組件相關聯的一或多個計時器，例如經由加速、放慢速度、使其無效等動作。如果並不需要改變該時序觀，控制動作便傳遞到方塊135，其中可以利用該標準協定堆疊時序來發送及/或接收資料。
請仍參照第3圖，如果反之判定出應該要該時序觀，控制動作便傳遞至方塊140，其中可以控制至少一堆疊邏輯組件的時序，以改變該第一協定堆疊時序。如上所述，此種改變時序的動作可經由控制計時器、控至邏輯組件以計算一給定區間(或不計算)等方式來完成。在已經進行了該種時序控制之後，可利用此種經改變的協定堆疊時序來發送/接收所欲的資料(方塊150)。如第3圖進一步所示，可隨後判定出是否一通訊(即一項給定異動)已經完成(決策方塊160)。若是，此方法便完成。替代地，控制動作將傳遞回到方塊140與150以重覆進行相關動作。儘管在第3圖的實施例中展示出此特定實行方案，本發明的範圍並不受限於此。
例如，在其他實行方案中，一系統設計可為固定的，因此一給定協定堆疊可透過具有已知延遲的一已知穿隧互連體而開通。因此，在系統設計過程中，可以實行邏輯組件以視需要地掌理各種不同協定異動的時序控制，以便容納該穿隧互連體中的任何固有延遲。上面的表一提供該等鏈結層時序需求的實例。
現在請參照第4圖，其以流程圖展示出根據本發明另一實施例之一種用以操作一協定堆疊之一介面的方法。如第4圖所示，方法200可由介面邏輯組件實行，該介面邏輯組件可根據靜態設計參數而視需要地改變一協定堆疊的時序觀。如第4圖所示，方法200可藉著接收通往/來自一穿隧互連體的一通訊而開始(方塊205)。因此可在該協定堆疊的介面邏輯組件中於一外出或進入方向接收到此通訊。可在該介面邏輯組件中掌理各種不同的通訊類型，包括發送以及接收資料封包，以及各種不同的協定封包，例如確認，控制封包，例如電源管理、流程控制等。
根據封包的類型，可在該介面邏輯組件中判定出一給定通訊類型是否遭受經修改的時序(決策方塊210)。例如，該介面邏輯組件可包括一圖表，或者可與一圖表相關聯(例如，出現在一非依電性記憶體中)，該圖表識別出異動類型以及是否應該針對該種類型的通訊改變該協定堆疊的一時序觀，以及表示可套用之該延遲的一項指示，以及該介面邏輯組件將套用以改變該時序之控制手段類型的一指示或其他識別符。要注意的是，多個部份可出現在該圖表中，而各個部份與一給定堆疊相關聯，因此各個部份提供針對專屬堆疊-穿隧互連體關係的一項對映。
請仍參照第4圖，如果不需要改變，可使用該標準協定堆疊時序來掌理該通訊，且因此利用該標準協定堆疊時序來發送/接收該資料(方塊220)。如果反之判定出應該要改變該時序觀，控制動作便傳遞至方塊230，其中可控制至少一堆疊邏輯組件的時序以改變其時序。隨後，可利用此改變過的協定堆疊時序來發送/接收所欲的資料(方塊240)。如第4圖進一步所示，隨後可判定一通訊(即一給定異動)是否已經完成(決策方塊260)。若是，此方法便完成。替代地，控制動作將返回到方塊230與240以重覆進行相關動作。因此，可以實現掌理鏈結時序需求的靜態控制技術。
如上面的第3圖與第4圖所示，可針對某些通訊類型改變時序控制，而其他通訊類型可根據其正常協定堆疊時序繼續進行而不改變。以下的討論提供數種實例，其可改變一協定堆疊的時序以容納鏈結時序需求。
在一實施例中，PT層控制30可提供發送器〝時槽〞，其可對PCIe配置，但如果沒有PCIe訊務出現需要受到發送的話，便可用於其他類型的訊務。因此，如果該第一協定堆疊沒有東西要傳送的話，針對該第一協定堆疊配置的一時槽可由另一個協定堆疊使用。同樣地，在一接收器上，有相當多時間會接收到PCIe訊務，但因為其他部件不是沒有PCIe訊務要發送，就是因為它具有不同類型的較高優先順序訊務，該接收器在該時間中並不接收任何PCIe訊務。
為了正確地對該PCIe堆疊傳達〝PCIe時間〞的意念，可以某種程度地獨立考量接收與發送時間。在表一的某些狀況中，例如L0s祈求政策以及〝在從L1退出...〞需求，僅從一觀點來測量時間(在該種狀況中，為該發送器的觀點)。
然而，針對Ack/Nak協定，需要考量接收器以及發送器二者的觀點。如果假設要經由該發送管線(其根據一實體PCIe埠)經歷一特定潛伏時間，該PCIe發送器的時間觀〝一異動層封包(TLP)已被發送〞可能是不正確的，若該CIO發送管線具有一不同延遲。另一個(即，接收器)部件僅能夠在其PCIe堆疊已經在共享鏈結上配置有PCIe時間時回應，其依據該接收器的理解為需要對其(接收器的)時間觀進行一項調整。假設該PCIe堆疊期望為50奈秒(ns)的一發送管線延遲，但該CIO鏈結提供70ns的一管線延遲。於此，可能必須使該發送器的時間觀(針對依據知悉此延遲的協定面向)拖延或者調整20ns，以承擔此項差異。因此，一發送器將針對來自一接收器的一ACK信號等待一適當時間間隔(其可能因為共享實體層而受到延遲)，因此不會不當地產生一錯誤信號。
針對一接收器，它必須承擔另一個部件之發送器對PCIe提供的經配置時間(非使用過時間)。在某些實例中，此將是該接收器直接知悉的，然而在其他實例中，可提供一穿隧協定機構(例如，一訊息)，以指出該其他部件的接收器應該針對各個穿隧式協定提升該時間觀。例如，如果對一PCIe發送器配置二個100ns時槽，但因為缺乏PCIe訊務以供發送，僅有一個時槽是由該發送器使用，該接收器隨後必須承擔200ns的時間。於此，如果該另一個部件因著不利用先前用來進行發送的一時槽而違反一時序規則，此違反狀況為該接收器可見的。如果僅承擔了所使用的發送時槽(相對於經配置者)，就不是此種狀況了。
要注意的是，多種最佳化動作對某些協定來說是可能的。例如，已知頻寬訊務可使用一計數器機構予以承擔，而不管實際上獲准的鏈結仲裁為何。當一協定已經接收並且發送保證為相等的配置時，便可能可以僅考量一個裝置(例如，該發送器)而了解另一個裝置(接收器的)的時間觀必須相符。
如前所述，實施例並不依據CIO或PCIe的細節，且可套用到其他穿隧式協定，例如顯示器、USB、網路等。實施例亦可套用到其他穿隧協定/環境，例如透過有線或無線USB互連體的穿隧PCIe。
藉著進行根據本發明一實施例的穿隧技術，可利用一組較通用的共同硬體來滿足較多種的分別IO應用程式。例如，一平台可包括12個USB埠、8個PCIe埠、以及多個特殊用途埠口(例如，顯示器)。經由穿隧技術，可使該等埠口聚集為一組16個埠口，其中各個埠口可作為該等較舊埠口中的任一個(或多個)。
可把實施例實行於多種不同系統類型中。請參照第5圖，其以方塊圖展示出根據本發明一實施例的一種系統，該系統包括經由一穿隧互連體(其為一串列鏈結)耦合至一控制器中樞的裝置。系統300包括處理器305以及耦合至控制器中樞315的系統記憶體310。處理器305包括任何處理元件，例如一微處理器、一主機處理器、一嵌入式處理器、一共處理器、或其他處理器。處理器305經由前端匯流排(FSB)306耦合至控制器中樞315。在一實施例中，FSB 306為一個串列點對點(PtP)互連體。
系統記憶體310包括任何記憶體裝置，例如隨機存取記憶體(RAM)、非依電性(NV)記憶體、或可由系統300中多個裝置存取的其他記憶體。系統記憶體310經由記憶體介面316耦合至控制器中樞315。
在一實施例中，控制器中樞315為一種PCIe互連階層體系中的一根中樞或一根控制器。控制器中樞315的實例包括一晶片組、一記憶體控制器中樞(MCH)、一北橋、一輸入/輸出控制器中樞(ICH)、一南橋、以及一根控制器/中樞。在此，控制器中樞315係透過串列鏈結319耦合至交換器/橋接器320。輸入/輸出模組317與321，其亦可稱為介面/埠口317與321，包括/實行一層疊式協定堆疊以提供控制器中樞315以及交換器320之間的通訊。在一實施例中，多個裝置能夠受耦合至交換器320。
交換器320使來自裝置325的封包/訊息路由到上游，即往上到朝向控制器中樞315的一階層體系，並且路由到下游，即往下到遠離於控制器中樞315而到裝置325的一階層體系。IO模組322與IO模組326實行一種層疊式協定堆疊以在交換器320與裝置325之間進行通訊。在一實施例中，IO模組326可為一穿隧實體層以開通多個協定堆疊的封包，即堆疊327與堆疊328。裝置325包括欲耦合至一電子系統的任何內部或外部裝置或部件，例如一IO裝置、一網路介面控制器(NIC)、一附加卡、一音訊處理器、一網路處理器、一硬碟驅動機、一儲存裝置、一監視器、一印表機、一滑鼠、一鍵盤、一路由器、一可攜式儲存裝置、一Firewire裝置、一通用串列匯流排(USB)裝置、一掃描器、以及其他輸入/輸出裝置。
圖形加速器330亦經由串列鏈結332耦合至控制器中樞315。在一實施例中，圖形加速器330耦合至一MCH，其耦合至一ICH。因此，交換器320連同IO裝置325隨後耦合至該ICH。IO模組331與IO模組318亦用以實行一層疊式協定堆疊，以在圖形加速器330與控制器中樞315之間進行通訊。
可使實施例實行於程式碼中，並且可把實施例儲存在儲存有多個指令的一儲存媒體上，該等指令可用以規劃一系統以進行該等指令。該儲存媒體可包括但不限於任何類型的碟片，包括軟碟片、光碟片、小型唯讀記憶體(CD-ROM)、小型可複寫碟片(CD-RW)、以及磁性光學碟片，半導體裝置，例如唯讀記憶體(ROMs)，隨機存取記憶體(RAM)，例如動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)、可抹除可規劃唯讀記憶體(EPROM)、快閃記憶體、電氣可抹除可規劃唯讀記憶體(EEPROM)、磁性或光學卡、或適於儲存電子指令的任何其他類型媒體。
雖然係參照有限的實施例來說明本發明，對熟知技藝者來說，可以有多種不同的修正方案以及變化方案。因此，所意圖的是，以下申請專利範圍涵蓋所有屬於本發明真實精神與範圍內的所有該等修正方案以及變化方案。
10、300．．．系統
20a ~20d ．．．協定堆疊
22．．．異動層
24．．．資料鏈結層
26．．．介面或襯墊層
30．．．CIO協定傳輸層
35a ~35b ．．．多工器
40．．．CIO實體層-邏輯方塊
50．．．CIO實體層-電氣方塊
60．．．CIO實體層-光學方塊
70．．．鏈結
110~160、205~260．．．步驟方塊
305．．．處理器
306．．．前端匯流排(FSB)
310．．．系統記憶體
315．．．控制器中樞
316．．．記憶體介面
317、321．．．輸入/輸出模組、介面/埠口
318、322．．．IO模組
319、323、332．．．串列鏈結
320．．．交換器/橋接器
325．．．I/O裝置
326、331．．．I/O模組
327、328．．．堆疊
330．．．圖形加速器
第1圖以方塊圖展示出根據本發明一實施例之一協定堆疊經由一共享實體層連接至一鏈結的態樣。
第2圖以方塊圖展示出根據本發明另一實施例的一種系統，該系統具有耦合至一共享實體層的多個通訊堆疊。
第3圖以流程圖展示出根據本發明一實施例的一種方法。
第4圖以流程圖展示出根據本發明另一實施例之一種用以操作一協定堆疊之一介面的方法。
第5圖以方塊圖展示出根據本發明一實施例的一種系統。
205~260．．．步驟方塊

Claims (16)

  1. 一種用於協定堆疊之時序管理的裝置，其包含：一第一協定堆疊，其用以根據一第一協定掌理資料，該第一協定堆疊包括用以將該第一協定堆疊介接於一穿隧互連體的一介面邏輯組件；以及該穿隧互連體用以使該第一協定堆疊耦合至一鏈結，且具有與其相關聯的一時序延遲，其中該介面邏輯組件用以將與該時序延遲相關聯的時序延遲資訊對映到該第一協定堆疊之至少一堆疊邏輯組件的一時序需求、判定是否要至少部分地根據該對映之結果改變該第一協定堆疊的一時序觀並且至少部分地根據該時序延遲來控制該第一協定堆疊的至少一計時器。
  2. 如申請專利範圍第1項之裝置，其中該介面邏輯組件用以動態地將該時序延遲資訊對映到該時序需求，其中該第一協定堆疊可動態地結合到該穿隧互連體或一第二實體層。
  3. 如申請專利範圍第1項之裝置，其中該介面邏輯組件用以使該第一協定堆疊的一第一時鐘失效達一段預定時間，該第一時鐘用以對一第一堆疊邏輯組件提供一第一時鐘信號，使得該第一堆疊邏輯組件能符合於該第一協定的一鏈結時序需求。
  4. 如申請專利範圍第3項之裝置，其中該穿隧互連體用以經由該穿隧互連體的一協定使該第一協定的封包開通到該鏈結。
  5. 如申請專利範圍第1項之裝置，其中該鏈結為欲由該第一協定堆疊以及一第二協定堆疊共享的一聚集式互連體，其中該第一協定堆疊為一種快速周邊構件互連TM (PCIe)堆疊。
  6. 如申請專利範圍第5項之裝置，其中該穿隧互連體用以把第一與第二時槽配置給該第一協定堆疊，且把一第三時槽配置給該第二協定堆疊。
  7. 如申請專利範圍第6項之裝置，其另包含耦合至該鏈結而用以接收該等受開通封包的一接收器，其中該接收器用以經由耦合至該鏈結的一介面邏輯組件承擔該等經配置的第一與第二時槽。
  8. 一種用於協定堆疊之時序管理的方法，其包含下列步驟：在與一穿隧互連體耦合之一第一協定堆疊的一介面邏輯組件中接收一通訊；基於該通訊的該通訊類型存取一圖表，以取得用於與該通訊類型相關聯之該穿隧互連體的時序延遲資訊；判定該通訊的該通訊類型是否遭受到用以容納與該穿隧互連體相關聯之一延遲之經改變時序；調整該第一協定堆疊之至少一堆疊邏輯組件的一時序，以容納該延遲；以及利用該經調整的時序來掌理該第一協定堆疊中的該通訊。
  9. 如申請專利範圍第8項之方法，其中該圖表係儲存在非 依電性記憶體中，該圖表包括一第一部份與一第二部份，該第一部分包括該穿隧互連體以及該第一協定堆疊之間的對映結果，該第二部分包括該穿隧互連體以及耦合至該穿隧互連體之一第二協定堆疊之間的對映結果。
  10. 如申請專利範圍第9項之方法，其另包含在該第一協定堆疊以及該第二協定堆疊之間共享該穿隧互連體，且如果該第一協定堆疊並未具有可用以在該第一協定堆疊的一時槽中通訊的資訊，便把該時槽提供給該第二協定堆疊。
  11. 如申請專利範圍第8項之方法，其中係藉由關閉耦合至該至少一堆疊邏輯組件的一時鐘來調整該至少一堆疊邏輯組件的該時序。
  12. 如申請專利範圍第11項之方法，其另包含至少部分地根據該延遲令用於一第二堆疊邏輯組件的一時鐘延遲。
  13. 如申請專利範圍第12項之方法，其另包含使該時鐘延遲以避免一錯誤信號指出未從一接收器接收到一確認，直到一段預定時間之後。
  14. 一種用於協定堆疊之時序管理的系統，其包含：一發送器，其包括耦合至一鏈結的一實體層以及耦合至該實體層的一協定堆疊；一接收器，其經由該鏈結耦合至該發送器且包括用以根據一第一協定掌理資料的一第一協定堆疊，該第一協定堆疊包括一第一介面邏輯組件，該第一介面邏輯組件用以經由具有與其相關聯之一時序延遲的一穿隧實體層 將該第一協定堆疊介接至該鏈結，其中該第一介面邏輯組件用以至少部分地根據該時序延遲來改變該第一協定堆疊之至少一第一堆疊邏輯組件的時序，該接收器另包括用以根據一第二協定掌理資料的一第二協定堆疊，其中該第二協定堆疊包括一第二介面邏輯組件，其用以至少部分地根據該時序延遲來改變該第二協定堆疊之至少一第二堆疊邏輯組件的時序；以及耦合至該接收器的一動態隨機存取記憶體(DRAM)。
  15. 如申請專利範圍第14項之系統，其中該穿隧實體層包括一控制器，該控制器用以選擇該第一協定堆疊或該第二協定堆疊，以接收來自該發送器的封包。
  16. 如申請專利範圍第14項之系統，其中該第一介面邏輯組件用以判定經由該穿隧實體層而從該發送器接收到之一封包的一通訊類型是否遭受到經改變的時序，而該判定係至少部分地根據存取一圖表以取得用於與該通訊類型相關聯之該穿隧實體層之時序延遲資訊來進行。
TW098123726A 2008-07-15 2009-07-14 用於協定堆疊之時序管理的裝置、方法及系統 TWI424317B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/218,410 US8218580B2 (en) 2008-07-15 2008-07-15 Managing timing of a protocol stack

Publications (2)

Publication Number Publication Date
TW201009585A TW201009585A (en) 2010-03-01
TWI424317B true TWI424317B (zh) 2014-01-21

Family

ID=41057862

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098123726A TWI424317B (zh) 2008-07-15 2009-07-14 用於協定堆疊之時序管理的裝置、方法及系統

Country Status (6)

Country Link
US (1) US8218580B2 (zh)
JP (2) JP4909384B2 (zh)
CN (1) CN101630301B (zh)
DE (1) DE102009032581B4 (zh)
GB (1) GB2461802B (zh)
TW (1) TWI424317B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9946683B2 (en) 2014-12-24 2018-04-17 Intel Corporation Reducing precision timing measurement uncertainty

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3536376A1 (en) 2008-07-30 2019-09-11 Ecole Polytechnique Fédérale de Lausanne Apparatus for optimized stimulation of a neurological target
CA2743575C (en) 2008-11-12 2017-01-31 Ecole Polytechnique Federale De Lausanne Microfabricated neurostimulation device
DE102009031181B4 (de) * 2009-06-29 2019-05-16 Atmel Corp. Schaltung eines Knotens, Verfahren zur Laufzeitmessung in einem Funknetz und Funknetz
CA2782710C (en) 2009-12-01 2019-01-22 Ecole Polytechnique Federale De Lausanne Microfabricated neurostimulation device and methods of making and using the same
SG184395A1 (en) 2010-04-01 2012-11-29 Ecole Polytech Device for interacting with neurological tissue and methods of making and using the same
US8706944B2 (en) * 2010-12-22 2014-04-22 Intel Corporation Dual bus standard switching bus controller
US8856420B2 (en) * 2011-12-27 2014-10-07 Intel Corporation Multi-protocol I/O interconnect flow control
US8782321B2 (en) 2012-02-08 2014-07-15 Intel Corporation PCI express tunneling over a multi-protocol I/O interconnect
US8880923B2 (en) 2012-03-29 2014-11-04 Intel Corporation Link power management in an I/O interconnect
US8437343B1 (en) 2012-05-22 2013-05-07 Intel Corporation Optimized link training and management mechanism
US8549205B1 (en) 2012-05-22 2013-10-01 Intel Corporation Providing a consolidated sideband communication channel between devices
US8446903B1 (en) 2012-05-22 2013-05-21 Intel Corporation Providing a load/store communication protocol with a low power physical unit
CN107092335B (zh) * 2012-05-22 2020-07-21 英特尔公司 优化的链路训练及管理机制
US9128811B2 (en) 2012-06-26 2015-09-08 Intel Corporation Assigning addresses to devices on an interconnect
US8924611B2 (en) 2012-06-26 2014-12-30 Intel Corporation Providing a serial protocol for a bidirectional serial interconnect
US8972640B2 (en) 2012-06-27 2015-03-03 Intel Corporation Controlling a physical link of a first protocol using an extended capability structure of a second protocol
MY169964A (en) 2012-06-29 2019-06-19 Intel Corp An architected protocol for changing link operating mode
US9292039B2 (en) * 2012-09-18 2016-03-22 Amazon Technologies, Inc. Adaptive service timeouts
US9261934B2 (en) 2013-03-15 2016-02-16 Intel Corporation Dynamic response improvement of hybrid power boost technology
US9612643B2 (en) 2014-03-29 2017-04-04 Intel Corporation Controlling the CPU slew rates based on the battery state of charge
US11311718B2 (en) 2014-05-16 2022-04-26 Aleva Neurotherapeutics Sa Device for interacting with neurological tissue and methods of making and using the same
EP3142745B1 (en) 2014-05-16 2018-12-26 Aleva Neurotherapeutics SA Device for interacting with neurological tissue
US9925376B2 (en) 2014-08-27 2018-03-27 Aleva Neurotherapeutics Treatment of autoimmune diseases with deep brain stimulation
US9403011B2 (en) 2014-08-27 2016-08-02 Aleva Neurotherapeutics Leadless neurostimulator
US9474894B2 (en) 2014-08-27 2016-10-25 Aleva Neurotherapeutics Deep brain stimulation lead
CN105450719B (zh) * 2014-09-30 2019-05-24 中国移动通信集团公司 一种系统间文件传输方法及装置
CA2966704A1 (en) * 2014-11-19 2016-05-26 Lantiq Beteiligungs-GmbH & Co.KG Physical medium dependent layer bonding
US9710406B2 (en) 2014-12-15 2017-07-18 Intel Corporation Data transmission using PCIe protocol via USB port
JP6166246B2 (ja) * 2014-12-16 2017-07-19 日本電信電話株式会社 データ処理方法、データ処理システム及びデータ処理プログラム
US9779053B2 (en) * 2014-12-23 2017-10-03 Intel Corporation Physical interface for a serial interconnect
US10331592B2 (en) * 2016-05-28 2019-06-25 Silicon Laboratories Inc. Communication apparatus with direct control and associated methods
US10091904B2 (en) * 2016-07-22 2018-10-02 Intel Corporation Storage sled for data center
US10702692B2 (en) 2018-03-02 2020-07-07 Aleva Neurotherapeutics Neurostimulation device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW383520B (en) * 1996-12-12 2000-03-01 Optimay Corp GSM transceiver with portable protocol stack
TW573420B (en) * 2000-07-04 2004-01-21 Ericsson Telefon Ab L M Method and device for improving the transmission efficiency in a communication system with a layered protocol stack
US20050060470A1 (en) * 2003-08-29 2005-03-17 Main Kevin K. LPC transaction bridging across a PCI_Express docking connection
US20050114577A1 (en) * 2001-12-21 2005-05-26 Hans Beckhoff Data transmission method serial bus system and switch-on unit for a passive station
US20060236017A1 (en) * 2005-04-18 2006-10-19 Mo Rooholamini Synchronizing primary and secondary fabric managers in a switch fabric

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2268373A (en) 1992-06-20 1994-01-05 Ibm Error recovery in an information communication system
US5440545A (en) 1993-08-02 1995-08-08 Motorola, Inc. Packet delivery system
US5758070A (en) * 1995-10-06 1998-05-26 Canon Kabushiki Kaisha System for dynamically determining a network media type of a LAN using frame type identifying value from a configuration table
IT1293882B1 (it) 1997-04-14 1999-03-11 Sip Dispositivo e procedimento per la trasmissione di segnali digitali, particolarmente su sistemi di tipo dect.
US6009488A (en) 1997-11-07 1999-12-28 Microlinc, Llc Computer having packet-based interconnect channel
US6519254B1 (en) * 1999-02-26 2003-02-11 Lucent Technologies Inc. RSVP-based tunnel protocol providing integrated services
TW514788B (en) 1999-04-23 2002-12-21 Via Tech Inc Method of delayed transaction in bus system and device using the method
KR20010090794A (ko) 1999-08-19 2001-10-19 롤페스 요하네스 게라투스 알베르투스 통신 시스템내에서 데이터 프레임의 재전송 효율을개선하는 방법 및 통신 장치
JP3297668B2 (ja) 2000-04-26 2002-07-02 松下電器産業株式会社 符号／復号化装置及び符号／復号化方法
JP2002135264A (ja) * 2000-10-23 2002-05-10 Mitsubishi Electric Corp 通信システム
US20020073257A1 (en) 2000-12-07 2002-06-13 Ibm Corporation Transferring foreign protocols across a system area network
DE60222782D1 (de) 2001-08-24 2007-11-15 Intel Corp Eine allgemeine eingabe-/ausgabearchitektur und entsprechende verfahren zur unterstützung von bestehenden unterbrechungen
JP3899968B2 (ja) * 2002-03-18 2007-03-28 松下電器産業株式会社 通信端末および通信システム
US7680943B2 (en) * 2003-10-20 2010-03-16 Transwitch Corporation Methods and apparatus for implementing multiple types of network tunneling in a uniform manner
US7903622B2 (en) 2004-05-28 2011-03-08 Nokia Corporation Network system
US7174180B2 (en) * 2004-07-21 2007-02-06 Lucent Technologies Inc. Methods and apparatus for transmission scheduling in wireless networks
GB0420164D0 (en) * 2004-09-10 2004-10-13 Nokia Corp A scheduler
US20060101178A1 (en) 2004-11-08 2006-05-11 Zhong Tina C Arbitration in a multi-protocol environment
WO2006120590A1 (en) 2005-05-09 2006-11-16 Koninklijke Philips Electronics N.V. A tunnel device to be used in networks for etablishing a connection therebetween
JP2007282187A (ja) * 2006-03-16 2007-10-25 Ricoh Co Ltd 情報処理装置、情報処理システムおよびデータ通信方法
CN101501651A (zh) * 2006-08-08 2009-08-05 皇家飞利浦电子股份有限公司 电子设备和控制通信的方法
US8023976B2 (en) * 2007-05-03 2011-09-20 Samsung Electronics Co., Ltd. Method and system for accurate clock synchronization for communication networks
US8078787B2 (en) 2007-06-22 2011-12-13 Apple Inc. Communication between a host device and an accessory via an intermediate device
US8199688B2 (en) * 2008-03-22 2012-06-12 Qualcomm Incorporated Signaling and management of broadcast-multicast waveform embedded in a unicast waveform

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW383520B (en) * 1996-12-12 2000-03-01 Optimay Corp GSM transceiver with portable protocol stack
TW573420B (en) * 2000-07-04 2004-01-21 Ericsson Telefon Ab L M Method and device for improving the transmission efficiency in a communication system with a layered protocol stack
US20050114577A1 (en) * 2001-12-21 2005-05-26 Hans Beckhoff Data transmission method serial bus system and switch-on unit for a passive station
US20050060470A1 (en) * 2003-08-29 2005-03-17 Main Kevin K. LPC transaction bridging across a PCI_Express docking connection
US20060236017A1 (en) * 2005-04-18 2006-10-19 Mo Rooholamini Synchronizing primary and secondary fabric managers in a switch fabric

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9946683B2 (en) 2014-12-24 2018-04-17 Intel Corporation Reducing precision timing measurement uncertainty

Also Published As

Publication number Publication date
CN101630301B (zh) 2013-03-13
GB2461802B (en) 2012-04-11
GB2461802A (en) 2010-01-20
JP5422005B2 (ja) 2014-02-19
JP4909384B2 (ja) 2012-04-04
CN101630301A (zh) 2010-01-20
DE102009032581A1 (de) 2010-02-04
JP2010088106A (ja) 2010-04-15
JP2012105344A (ja) 2012-05-31
DE102009032581B4 (de) 2012-05-31
GB0912137D0 (en) 2009-08-26
US20100014541A1 (en) 2010-01-21
US8218580B2 (en) 2012-07-10
TW201009585A (en) 2010-03-01

Similar Documents

Publication Publication Date Title
TWI424317B (zh) 用於協定堆疊之時序管理的裝置、方法及系統
US10884965B2 (en) PCI express tunneling over a multi-protocol I/O interconnect
KR100750036B1 (ko) 플로우 제어를 구현하는 범용 입출력 아키텍쳐, 프로토콜및 관련 방법
US7340548B2 (en) On-chip bus
KR100611268B1 (ko) 가상 채널 설정을 위한 강화된 일반 입출력 아키텍처 및관련 방법
TWI351615B (en) Apparatus,method,and system for controller link fo
KR101298862B1 (ko) Ｐｃｉ 익스프레스를 통해 ⅰｄ 기반 스트림을 가능하게 하는 방법 및 장치
KR100726304B1 (ko) 등시성 채널을 제공하는 범용 입출력 아키텍쳐 프로토콜및 관련 방법
EP1835413A1 (en) Data communication circuit and arbitration method
JP6311149B2 (ja) 装置
US10853289B2 (en) System, apparatus and method for hardware-based bi-directional communication via reliable high performance half-duplex link
KR102669923B1 (ko) PCIe 인터페이스 장치 및 그 동작 방법
US9552323B1 (en) High-speed peripheral component interconnect (PCIe) input-output devices with receive buffer management circuitry
TW201717039A (zh) 用於通用序列匯流排２．０頻寬保留之方法及系統
EP1998265A1 (en) Method for designing LSI (Large Scale Integration) system and design support device for LSI system
WO2009094339A2 (en) Enabling flexibility of packet length in a communication protocol
CN103838691B (zh) 实现高速数据传输的方法及通用接口芯片
Saadé et al. A system-level overview and comparison of three High-Speed Serial Links: USB 3.0, PCI Express 2.0 and LLI 1.0

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees