TWI422161B - 用以轉換一類比輸入信號至一第一數位碼之系統及方法和用以提供一額外位元至一類比至數位轉換器之系統 - Google Patents

Description

用以轉換一類比輸入信號至一第一數位碼之系統及方法和用以提供一額外位元至一類比至數位轉換器之系統

本專利申請案相關於提高類比至數位轉換器的效能，尤其相關於提高其準確度及動態範圍。

雙極類比至數位轉換器(ADC)將一類比輸入信號轉換到可代表正值及負值兩者的一數位輸出碼。雖然有不同方式以代表一負數作為一數位碼，但大部分表示法使用該碼的最高效位元(MSB)以表示該代表數值是正或負。該MSB有時稱為一"符號位元"。負數的二進位表示法的數個範例包括一的補數表示法及二的補數表示法。

一ADC的轉移函數是在該ADC輸出產生的碼作為該輸入信號值的函數的圖表。此一圖表並不連續，而是2^N 個步驟的圖表，其中N是該數位輸出中的位元數。用於一理想ADC，自該圖表的原點開始，通過在各碼轉變邊界的該等點可劃出一單一直線。

圖1顯示用於3位元ADC的一理想轉移函數4的圖表2，其在數個碼轉變邊界具有數個參考點。此範例中的ADC產生總共八步驟，其各代表該類比輸入信號的一值以作為一個二的補數二進位碼。在此例中，該MSB(即各碼的第一位元)表示該碼是代表負值或正值。例如，具有一MSB等於"1"的所有數位碼代表負值，及具有一MSB等於"0"的所有數位碼代表正值或零。該轉變發生在等於一最低效位元(LSB)的一碼寬。一LSB的實際值等於V_ref /2^(N－1) ，其中V_ref 是參考電壓，其判定該ADC的全規模範圍(即ADC可轉換至數位值的類比輸入值範圍)。該ADC的解析度，其判定該ADC可代表一類比輸入值的最佳準確度，等於該LSB的值。在圖1所示範例中，該解析度為V_ref /4。

本發明提供數種用以轉換一類比輸入信號到一數位碼的方法及系統，包括數個電腦程式產品。

通常，在一方面，本發明特別揭示一種系統，包括一差動級，其用以產生表示該類比輸入信號正負號的一符號位元，及用以產生大約等於該類比輸入信號絕對值的一第一類比信號。該系統亦包括一類比至數位轉換器(ADC)，其用以轉換該第一類比信號到代表該類比輸入信號大小的一第二數位碼，及一控制器，其用以結合該第二數位碼與該符號位元以產生一第一數位碼。

通常，在另一方面，本發明特別揭示一種用以轉換一類比輸入信號到一第一數位碼的方法。使用一差動級，產生表示該類比輸入信號正負號的一符號位元，及產生大約等於該類比輸入信號絕對值的一第一類比信號。使用一類比至數位轉換器(ADC)，該第一類比信號轉換到代表該類比輸入信號大小的一第二數位碼。使用耦合到該差動級及該ADC的一控制器，結合該第二數位碼與該符號位元以產生該第一數位碼。

數個實施例可包括下列的一或多者。該符號位元可為該第一數位碼的一最高效位元，及該第一數位碼可代表該類比輸入信號的正值及負值兩者。例如，該第一數位碼可為一的補數表示法及二的補數表示法之一。可提供一電壓緩衝器，其耦合在該差動級與該ADC之間，其中該電壓緩衝器配置成提供一輸出阻抗，其小於該ADC的一輸入阻抗。

該差動級可包括一差動配對，其包括一第一電晶體及一第二電晶體。一第一施加電壓，其大致等於該類比輸入信號，可施加到第一電晶體的基極，及一第二施加電壓，其與該類比輸入信號的大小大致相等及正負號相反，可施加到第二電晶體的基極。當第一及第二施加電壓大於一臨限電壓(如零)時，第一及第二電晶體的該等集極可配置成傳導電流，及第一及第二電晶體的該等集極傳導的電流總和是常數。該差動級亦可包括一差動至單端轉換器，其用以選擇該符號位元的一數值，以回應偵測一電流流經第一及第二電晶體的該等集極之一。例如，該差動至單端轉換器可配置成選擇該符號位元的數值以指明該類比輸入信號是正的，以回應偵測一電流流經第一電晶體的集極，及選擇該符號位元的數值以指明該類比輸入信號是負的，以回應偵測一電流流經第二電晶體的集極。

當第一及第二電晶體的該等集極傳導電流時，第一及第二電晶體的該等射極可產生數個電壓，其分別跟隨第一及第二施加電壓。第一及第二電晶體的該等射極亦可連接在一節點，其攜帶大約等於該類比輸入信號絕對值的第一類比信號，及其包括在第一及第二電晶體的該等射集產生的數個電壓。一電流源(如一電流鏡)可耦合到第一及第二電晶體的射極。

可提供第三及第四電晶體，其配置成分別減低第一及第二電晶體的基極與集極之間一寄生電容的密勒(Miller)效應。例如，第三及第四電晶體可在其基極接收數個固定電壓，及其集極可耦合到一電壓供應。第三電晶體的射極可連接到第一電晶體的集極，及第四電晶體的射極可連接到第二電晶體的集極。

在附圖及以下說明中提出本發明一或多個實施例的細節。由該說明及附圖，及由後附申請專利範圍可明白本發明的其他特徵、目的及優點。

用以顯示各種電子裝置效能特徵的測試設備常包括一或多個類比至數位轉換器(ADC)。為測試一些科技現況裝置，在設計該測試設備時的最佳可用ADC會未具有足夠解析度及動態範圍。該等ADC以具有提高解析度及動態範圍者取代會昂貴得令人不敢問津及/或需要修改該測試設備的其他零件。

圖2說明一複合ADC 10，其可藉由加入一額外位元到一現有ADC 14的輸出以產生具有N＋1個位元的總輸出，而提高一N位元ADC 14的解析度及動態範圍。除了ADC 14之外，複合ADC 10尚包括一外部差動級12，其耦合到ADC 14，及一處理器26，其耦合到ADC 14及差動級12。差動級12內的一差動至單端轉換器32產生一符號位元，其表示在一輸入接腳30a收到的一類比輸入信號的正負號。輸入接腳30a連接到一類比電壓源的正端子，及輸入接腳30b連接到該電壓源的負端子及因此接收該類比輸入信號的負版本。在輸出接腳34a至34b，差動級12產生一類比信號，其等於該類比輸入信號的絕對值。ADC 14自輸出接腳34a收到此信號，ADC 14依次將該絕對值轉換到一數位碼。處理器26接著結合差動至單端轉換器32產生的符號位元與ADC 14產生的數位碼，以得到代表該類比輸入的整個N＋1位元輸出碼。該符號位元是該整個輸出碼的MSB。該整個輸出碼可符合可代表負值及正值兩者的任何格式。數個格式範例包括一的補數及二的補數表示法。如以下更詳細論述，因ADC 14僅轉換正類比值，因此ADC 14使用一傳統ADC會已用以代表負值的該等值來代表正值。結果，不減低複合ADC 10的動態範圍到低於傳統ADC者，而使複合ADC 10的解析度加倍。或者，ADC 14的動態範圍可為一傳統ADC者的一半，但因差動級12供應一額外位元，複合ADC 10將仍顯示與傳統ADC相同的動態範圍。

除了輸入接腳30a至30b、差動至單端轉換器32及輸出接腳34a至34b之外，差動級12尚包括：一差動配對16，其抽取該輸入類比信號的正負號；電壓跟隨器18、20及22；多個電流源28a至28d(通稱為"電流源28")；一直流電源供應38；及數個接地接腳36，其連接到接地。圖2所示所有電晶體皆為雙極接面電晶體(BJT)。可由場效電晶體(FET)取代此應用中的該等BJT。

差動配對16具有二功能：其抽取該類比輸入信號40的正負號，及產生類比輸入40的絕對值以作為到ADC 14的一輸入。該差動配對包括一對顯微鏡式疊接。第一顯微鏡式疊接包括二npn電晶體T1及T3及一電阻器R1，及第二顯微鏡式疊接包括二npn雙極電晶體T2及T4及一電阻器R2。輸入接腳30a及30b連接到一類比電壓源的相對極性，及連接到電晶體T1及T2的個別基極。在電晶體T1的基極接收類比源40的正極性，其產生該類比輸入信號，及在電晶體T2的基極接收該類比源的負極性，其產生與該類比輸入信號大小相等但正負號相反的一信號。在電晶體T3及T4的該等基極的電壓固定到一直流偏壓電路(未顯示)，該等電壓得自直流電源供應38。

包括有電晶體T1及T2的電路是跨阻抗(trans－impedance)線性放大器。因此該電流將平順地變化。當該輸入電壓變化時，兩電晶體T1及T2的該等基極電流亦變化。該基極電流變化與電壓變化成正比。結果，電晶體T1及T2的該等集極電流將亦與該輸入電壓變化成正比地變化。該輸出電流變化是該輸入電流變化的β倍。因此，該電壓增益是負載阻抗與輸入阻抗的比值的β倍。該二集極電流的總和由於該電流源而幾乎是常數。該差動至單端轉換器因此亦作為一放大器。

當總增益夠高及電晶體T1及T2任一者的輸出飽和時，差動配對16可近似一正負號偵測器。在大於零的數個值，在電晶體T1的基極收到的類比輸入信號夠大足以使電晶體T1的基極與射極之間的電壓超過一臨限電壓，其使電流流經電晶體T1的集極。一正類比輸入值使一負電壓施加到電晶體T2的基極。當到電晶體T2的輸入電壓下降到低於該臨限電壓時，電晶體T2是在截止模式中，及無電流流經電晶體T2或流經電晶體T4。然而，若該類比輸入值是負的，則電晶體T1是在截止模式中(即無電流流經電晶體T1及T3)，及一正電壓施加到電晶體T2的基極。若該正電壓超過電晶體T2的臨限電壓，則一電流流經電晶體T2及T4的的該等集極。在任何已知時間，流經電晶體T1及T3的電流可大於流經電晶體T2及T4者，反之亦然。因此，通過電晶體T1及T3的一電流流動，其大於通過電晶體T2及T4的一電流流動，指明一正類比輸入電壓，及通過電晶體T2及T4的一電流流動，其大於通過電晶體T1及T3的一電流流動，指明一負類比輸入電壓。差動至單端比較器32判定是否更多電流正流經電晶體T1及T3或流經電晶體T2及T4，及基於該判定而選擇該符號位元的值是"1"或"0"。例如，若該差動至單端轉換器偵測更多電流流經電晶體T1及T3，則產生"0"的一符號位元以表示該類比輸入是正的。相反地，若差動至單端比較器32偵測更多電流流經電晶體T2及T4，則產生等於"1"的一符號位元以表示該類比輸入是負的。在一些實施例中，差動至單端比較器32判定是否已發生一電壓降以橫越電阻器R1(由流經電晶體T1及T3的電流造成)，或橫越電阻器R2(由流經電晶體T2及T4的電流造成)。在一些實施例中，差動至單端比較器32產生"0"的一符號位元以代表一負類比輸入，及"1"的一符號位元以代表一正類比輸入。

該類比輸入的大小由電晶體T1及T2在輸出接腳34a控制，及由電晶體T5及T6在輸出接腳34b控制。在該等信號傳輸通過輸出接腳34a及34b前，電晶體T7及T8緩衝該等信號。在輸出接腳34a及34b產生的該等信號是互補信號，其異相180度。電晶體T1、T2、T5及T6各設置在稱為"射極跟隨器"配置的一配置中。在一射極跟隨器配置中，輸入信號施加到基極，及自射極得到輸出信號。在射極的電壓與在基極的電壓的比值極接近一，其表示在射極的信號緊密地跟隨在基極者。在相關圖3的更多細節中，說明由電晶體T1及T2在輸出接腳34a及由電晶體T5及T6在輸出接腳34b產生該類比輸入的大小的過程。

以具有一高輸出阻抗的一定電流源28b偏壓電晶體T1及T2。提供一可選電阻器R3以視需要引入一直流電偏離。與該電流源相比，R3的值通常是小的，因此該信號損失可略而不計。分別在T3及T4的該等射極接收電晶體T1及T2的該等集極電流。在電晶體T1及T2的各該等集極的電流大約等於在其各個別基極的電流乘以一增益因數β，其大約介於100與300之間。由電晶體T1及T2見到的負載電阻是在電晶體T3及T4的該等射極的輸入電阻。由電晶體T1及T2見到的低負載電阻大幅地減低其基極與集極之間的寄生電容的密勒效應(Miller effect)(亦稱為穆勒效應(Muller effect))。以下定義密勒效應。

以下進一步論述電晶體T3及T4如何減低電晶體T1及T2中的密勒效應。例如若從差動配對16中省略電晶體T3，則電晶體T1的集極會直接連接到電阻器R1。如上述，當在電晶體T1的基極的電壓增加時，通過該基極的電流與該基極電流由增益因數β成正比放大。由於通過電晶體T1的集極電流隨著該基極電流增加，因此橫越電阻器R1的電壓降亦增加，該電壓降等於該集極電流乘以R1的電阻值。因電晶體T1的集極與基極之間有寄生電容，因此橫越電阻器R1的電壓變化使在電晶體T1的基極的電壓亦變化。意即，橫越電阻器R1的一電壓降使在電晶體T1的基極的電壓下降。因在該寄生電容的任一側的電壓是在大約等於增益因數β的一比值，因此該寄生電容亦由增益因數β有效地增加。此現象稱為密勒效應。較高信號頻率增加該寄生電容的效應，其造成基極與集極之間的一有效短路。此有效短路依次劣化電晶體T1的射極電壓跟隨該基極電壓的準確度，其最終導致差動配對16的不良效能。同樣地，若自差動配對16中省略電晶體T4，則電晶體T2在高頻的效能會由於密勒效應而減損。

在電晶體T1與電阻器R1之間添加電晶體T3，及同樣地在電晶體T2與電阻器R2之間添加電晶體T4，分別防止橫越電阻器R1及R2的一電壓降影響電晶體T1及T2的該等基極電壓。因電晶體T3及T4的該等基極電壓是固定的，因此該等電晶體未經歷密勒效應。電晶體T3及T4基本上作為電流緩衝器，其隔離橫越電阻器R1及R2的電壓變化。電晶體T3及T4傳遞該信號電流到差動至單端比較器32，而提供低負載電阻到放大電晶體T1及T2。電晶體T3及T4的該等集極攜帶電流，其分別幾乎等於在電晶體T1及T2的該等集極的電流。

電壓跟隨器18及20分別耦合到輸出接腳34a及34b。在輸出接腳34a及34b產生的該等信號為互補信號，其異相180度。電壓跟隨器18及20分別由電晶體T8及T7實施，該兩電晶體設置在一射極跟隨器配置中。若使用此二電晶體兩者，則提供一差動輸出，若使用該兩者之一，則提供一單端輸出。雖然電晶體T8是pnp電晶體，及電晶體T7是npn電晶體，但其功能基本上相同。電壓跟隨器18及20顯示較小但接近一的電壓增益、一高輸入電阻，及一低輸出電阻。包括電壓跟隨器18及20以作為差動級12的最後級以提供一低輸出電阻。一低輸出阻抗能使足夠電流提供到ADC 14，亦稱為"負載"。

可使用各式各樣習用電路實施該等電流源28，例如包括BJT電晶體、MOS(金屬氧化物半導體)電晶體、操作放大器、二極體，及電阻器。用以實施該等電流源28的數個電路範例包括(但不限於)基礎電流鏡、串聯電流鏡、威爾遜(Wilson)電流鏡，及其任何組合。

圖3以圖表50a至50d說明在差動級12中的數個關鍵點產生的該等信號。圖表50b至50c說明在電晶體T1及T2的該等射極的信號，其提供圖表50a所示一正弦曲線類比輸入。圖表50d說明在輸出接腳34a至34b的該等信號，其由ADC 14接收。

如圖表50a至50c所見，當該類比輸入電壓是正的，在電晶體T1的射極的電壓(圖3中標示V_E1 )跟隨施加到其基極的電壓(即該類比輸入電壓是一信號位準，其大於在V_i 之上的一預設臨限值)。然而，當該輸入電壓是正的，電晶體T2是在截止模式中，及因此在電晶體T2的射極的電壓(圖3中標示V_E2 )是零。相反地，當該類比輸入電壓是負的，與該類比輸入電壓相等且相反的一電壓施加到電晶體T2的基極，及電壓V_E2 跟隨該電壓。當該類比輸入電壓是負的，電晶體T1是在截止模式中，及因此電壓V_E1 是零。由於該輸入信號在正電壓與負電壓之間切換，因此電晶體T1及T2在主動與截止模式之間切換，以便當電晶體T2在截止中，電晶體T1是在主動模式中，反之亦然。不干擾在電晶體T1及T2的基極電壓而快速地執行電壓變化。一旦該輸入電壓從正變成負，或反之亦然，在電晶體T1及T2的該等射極的電壓由於電流源28b而快速變化。因電晶體T1及T2的該等射極緊密連接一起，因此流經電晶體T1及T2的電流共用相同路徑。因此ADC 14收到的信號在通過電壓緩衝器18後等於電壓V_E1 與V_E2 的和。圖表50a與50d的比較顯示到ADC 14的輸入(圖3中標示"在接腳34a至34b的V")大約等於該輸入電壓的絕對值。

電壓緩衝級22的電晶體T5及T6除了是pnp電晶體而非npn電晶體之外，基本上與電晶體T1及T2相同。因此，在主動模式中的電晶體T5及T6的電壓極性及電流流動與用於電晶體T1及T2者相反。類似於電阻器R3，電阻器R4可視需要用以增加電晶體T5及T6的輸入電阻，及用以調整各該等電晶體T5及T6的集極與基極之間的總電壓增益。相關一正弦曲線輸入電壓在電晶體T5及T6的該等射極產生的該等信號基本上與圖表50b及50c中所示相關電晶體T1及T2者相同。此外，在輸出接腳34b產生的信號在通過電壓緩衝器20後大約等於該輸入電壓的絕對值，及顯示一波形，其除了異相180度之外，近似圖表50d所示者。

圖4以圖表60說明複合ADC 10的一理想轉移函數62，複合ADC 10具有與一傳統ADC相同的動態範圍及解析度，圖1中說明該傳統ADC的理想轉移函數4。因差動級12提供該符號位元，因此ADC 14的動態範圍可為傳統ADC者的一半，但複合ADC 10將仍顯示與傳統ADC相同的動態範圍。在圖4所示範例中，ADC 14的碼寬己由三位元減到二位元。

圖5以圖表70說明複合ADC 10的一理想轉移函數72，複合ADC 10具有與一傳統ADC相同的動態範圍，圖1中說明該傳統ADC的理想轉移函數4。然而，複合ADC 10具有傳統ADC的兩倍解析度。ADC 14的碼寬與傳統ADC者相同，但因ADC 14僅轉換正值，因此傳統ADC用以代表負值的該等碼今可用在ADC 14中以提高該解析度，以該解析度代表數個正值。在圖5所示範例中，複合ADC 10的解析度是V_ref /8，其為傳統ADC者的兩倍，傳統ADC具有V_ref /4的解析度(參閱圖1)。

本文中所述電路結構，其包括差動配對16、電壓跟隨器22、18及20，ADC 14、差動至單端比較器32、處理器26，及/或其數個部分，可實施為複合ADC 10的一部分，或實施為分開的電路結構用以配合複合ADC 10使用。

已說明本發明的數個實施例。然而，應了解，不背離本發明的精神及範圍，可作出各種修改。例如，類似於差動級12的另一差動級可耦合到輸入ADC 10，其包括耦合到ADC 14的輸入的差動級12。同樣地，任何數目的差動級12可串聯起來及耦合到ADC 10的輸入。ADC 10可具有一單極輸出或雙極輸出。

在一些實施例中，可由數個金屬氧化物半導體(MOS)電晶體或其他類型的電晶體取代一些或所有該等BJT電晶體。差動級12中可包括任何數目的旁路電容器及其他偏壓電路結構。電晶體T1及T3可設置在一折式串聯配置中。同樣地，電晶體T2及T4可設置在一折式串聯配置中。一或多個該等電阻器R1、R2、R3及R4可由配置成作為電阻器的數個電晶體取代。

由複合ADC 10執行的轉換過程未侷限於與本文中所述硬體共同使用。該轉換過程可至少部分地實施在數位電子電路結構中，或在電腦硬體、韌體、軟體中，或在其組合中。

該轉換過程可至少部分地經由一電腦程式產品來實施，即明確包括在一資訊載體中的一電腦程式，如在一機器可讀儲存裝置中或在一傳輸信號中，以用於可程式化處理器、一電腦或多個電腦等資料處理裝置的執行，或用以控制該資料處理裝置的操作。一電腦程式可利用任何形式的程式語言寫成，包括編譯或解譯語言，及可利用任何形式展開，包括作為一獨立程式或作為一模組、零件、副常式，或適用於一運算環境中的其他單元。一電腦程式可展開成在一電腦上或在一地點的多個電腦上執行，或分散以橫跨多個地點及由一通訊網路互連。

與實施該轉換過程相關聯的數個方法步驟可由執行一或多個電腦程式的一或多個可程式化處理器執行，以執行該等過程的功能。所有或部分該轉換過程可實施為特殊目的邏輯電路結構，如一FPGA(場可程式化閘極陣列)及/或一ASIC(應用特定積體電路)。

舉例來說，適用於一電腦程式的執行的數個處理器包括通用及特殊目的微處理器兩者，及任何種類數位電腦的任一或多個處理器。通常，一處理器將接收來自一唯讀記憶體或一隨機存取記憶體或兩者的指令及資料。一電腦的數個元件包括一處理器，其用以執行指令，及一或多個記憶體裝置，其用以儲存指令及資料。

因此，其他實施例包括在後附申請專利範圍的範疇內。

2、50a、50b、50c、50d、60、70．．．圖表

4、62、72．．．轉移函數

10．．．複合類比至數位轉換器(ADC)

12．．．差動級

14．．．類比至數位轉換器

16．．．差動配對

18、20、22．．．電壓跟隨器(電壓緩衝器)

26．．．處理器

28a、28b、28c、28d．．．電流源

30a、30b．．．輸入接腳

32．．．差動至單端轉換器(差動至單端比較器)

34a、34b．．．輸出接腳

36．．．接地接腳

38．．．直流電源供應

40．．．類比輸入信號(類比電壓源)

R1、R2、R3、R4．．．電阻器

T1、T2、T3、T4、T5、T6、T7、T8．．．電晶體

V、V_i 、V_E1 、V_E2 ．．．電壓

圖1以圖表說明一類比至數位轉換器(ADC)的一理想轉移函數，其代表數個負值及正值以作為二的補數二進位碼；圖2以示意圖說明一複合ADC，其包括用以提供一符號位元的一外部差動級；圖3以圖表說明在圖2所示外部差動級的一輸出產生的波形；圖4以圖表說明圖2所示複合ADC的一示範理想轉移函數；及圖5說明圖2所示複合ADC的另一示範理想轉移函數。

10．．．複合類比至數位轉換器(ADC)

12．．．差動級

14．．．類比至數位轉換器(ADC)

16．．．差動配對

18、20、22．．．電壓跟隨器

26．．．處理器

28a、28b、28c、28d．．．電流源

30a、30b．．．輸入接腳

32．．．差動至單端轉換器

34a、34b．．．輸出接腳

36．．．接地接腳

38．．．直流(DC)電源供應

40．．．類比輸入

R1、R2、R3、R4．．．電阻器

T1、T2、T3、T4、T5、T6、T7、T8．．．電晶體

Claims (20)

1. 一種用以轉換一類比輸入信號至一第一數位碼之系統，該系統包括：一差動級，其用以：產生一符號位元，其代表該類比輸入信號之一正負號：及產生一第一類比信號，其大約等於該類比輸入信號之一絕對值；一類比至數位轉換器(ADC)，其用以轉換該第一類比信號至一第二數位碼，其代表該類比輸入信號之一大小；及一控制器，其用以結合該第二數位碼與該符號位元以產生該第一數位碼。
2. 如請求項1之系統，其中：該符號位元係該第一數位碼之一最高效位元；及該第一數位碼可代表該類比輸入信號之正值及負值兩者。
3. 如請求項2之系統，其中該第一數位碼係一之補數表示法及二之補數表示法之一。
4. 如請求項1之系統，其中該差動級包括：一差動配對，其包括：一第一電晶體，其具有一基極、一集極，及一射極，其中一大致等於該類比輸入信號之第一施加電壓施至該基極，及當該第一施加電壓大於一臨限電壓時，該集極配置成傳導電流；一第二電晶體，其具有一基極、一集極，及一射極，其中一與該類比輸入信號大小大致相等及正負號相反之第二施加電壓施至該第二電晶體之基極，及當該第二施加電壓大於該臨限電壓時，該第二電晶體之集極配置成傳導電流，其中由該等第一及第二電晶體之該等集極傳導之一電流總和係常數；及一差動至單端轉換器，其用以選擇該符號位元之一數值，以回應偵測一電流流經該等第一及第二電晶體之該等集極之一。
5. 如請求項4之系統，其中該差動至單端轉換器配置成：選擇該符號位元之該數值以指明該類比輸入信號係正的，以回應偵測一電流流經該第一電晶體之集極；及選擇該符號位元之該數值以指明該類比輸入信號係負的，以回應偵測一電流流經該第二電晶體之集極。
6. 如請求項4之系統，其中該臨限電壓係零。
7. 如請求項4之系統，其中該第一電晶體之射極產生一電壓，當該第一電晶體之集極傳導電流時，該電壓跟隨該第一施加電壓。
8. 如請求項4之系統，其中該第二電晶體之射極產生一電壓，當該第二電晶體之集極傳導電流時，該電壓跟隨該第二施加電壓。
9. 如請求項4之系統，其中：該等第一及第二電晶體之該等射極連接在一節點，其攜帶大約等於該類比輸入信號之絕對值之該第一類比信號，其中該第一類比信號包括在該等第一及第二電晶體之該等射極產生之數個電壓。
10. 如請求項4之系統，尚包括：一第三電晶體，其配置成減低該第一電晶體之基極與集極間之一寄生電容之一密勒效應；及一第四電晶體，其配置成減低該第二電晶體之基極與集極間之一寄生電容之一密勒效應。
11. 如請求項4之系統，其中：該第三電晶體具有：一基極，其用以接收一固定電壓；一集極，其耦合至一電壓供應；及一射極，其連接至該第一電晶體之集極；及該第四電晶體具有：一基極，其用以接收一固定電壓；一集極，其耦合至該電壓供應；及一射極，其連接至該第二電晶體之集極。
12. 如請求項1之系統，尚包括：一電壓緩衝器，其耦合於該差動級與該類比至數位轉換器(ADC)之間，其中該電壓緩衝器配置成提供一輸出阻抗，其小於該類比至數位轉換器(ADC)之一輸入阻抗。
13. 如請求項4之系統，尚包括一電流源，其耦合至該等第一及第二電晶體之該等射極，其中該電流源包括一電流鏡。
14. 一種用以轉換一類比輸入信號至一第一數位碼之方法，該方法包括：使用一差動級以產生一符號位元，其表示該類比輸入信號之正負號；產生一第一類比信號，其大約等於該類比輸入信號之絕對值；使用一類比至數位轉換器(ADC)以轉換該第一類比信號至一第二數位碼，其代表該類比輸入信號之大小；及使用一控制器以結合該第二數位碼與該符號位元，以產生該第一數位碼，該控制器耦合至該差動級及該類比至數位轉換器(ADC)。
15. 如請求項14之方法，其中該差動級包括：一差動配對，其包括：一第一電晶體，其具有一基極、一集極，及一射極，其中一大致等於該類比輸入信號之第一施加電壓施至該基極，及當該第一施加電壓大於一臨限電壓時，該集極配置成傳導電流；一第二電晶體，其具有一基極、一集極，及一射極，其中與該類比輸入信號大小大致相等及正負號相反之一第二施加電壓施至該第二電晶體之基極，及當該第二施加電壓大於該臨限電壓時，該第二電晶體之集極配置成傳導電流，其中由該等第一及第二電晶體之該等集極傳導之電流總和係常數；及一差動至單端轉換器，其用以選擇該符號位元之一數值，以回應偵測一電流流經該等第一及第二電晶體之該等集極之一。
16. 如請求項15之方法，其中產生一表示該類比輸入信號之正負號之符號位元包括將該差動至單端轉換器配置成：選擇該符號位元之該數值以指明該類比輸入信號係正的，以回應偵測一電流流經該第一電晶體之集極；及選擇該符號位元之該數值以指明該類比輸入信號係負的，以回應偵測一電流流經該第二電晶體之集極。
17. 如請求項14之方法，尚包括選擇該臨限電壓為零。
18. 如請求項15之方法，其中產生一大約等於該類比輸入信號之絕對值之第一類比信號尚包括：連接該等第一及第二電晶體之該等射極至一節點，其攜帶大約等於該類比輸入信號之絕對值之該第一類比信號，其中該第一類比信號包括在該等第一及第二電晶體之該等射極產生之數個電壓。
19. 一種用以提供一額外位元至一類比至數位轉換器(ADC)之系統，該系統包括：一第一電晶體，其具有：一基極，其用以接收一大致等於該類比輸入信號之第一施加電壓；一集極，當該第一施加電壓大於一臨限電壓時，該集極用以傳導電流；及一射極，當該第一電晶體之集極傳導電流時，該射極用以產生一電壓，其跟隨該第一施加電壓；一第二電晶體，其具有：一基極，其用以接收一與該類比輸入信號之大小大致相等及正負號相反之第二施加電壓；一集極，當該第二施加電壓大於該臨限電壓時，該集極配置成傳導電流；及一射極，當該第一電晶體之集極傳導電流時，該射極用以產生一電壓，其跟隨該第二施加電壓；一差動至單端轉換器，其用以：選擇一符號位元之一數值，以指明該類比輸入信號係正的，以回應偵測一電流流經該第一電晶體之集極；及選擇該符號位元之該數值，以指明該類比輸入信號係負的，以回應偵測一電流流該第二電晶體之集極；其中該等第一及第二電晶體之該等射極連接在一節點，其攜帶一大約等於該類比輸入信號之一絕對值之第二類比信號，及其中該第二類比信號包括在該等第一及第二電晶體之該等射極產生之數個電壓；一第三電晶體，其用以減低該第一電晶體之基極與集極間之一寄生電容之一密勒效應，其中該第三電晶體具有：一基極，其用以接收一固定電壓；一集極，其耦合至一電壓供應；及一射極，其連接至該第一電晶體之集極；及一第四電晶體，其用以減低該第二電晶體之基極與集極間之一寄生電容之一密勒效應，其中該第四電晶體具有；一基極，其用以接收一固定電壓；一集極，其耦合至該電壓供應；及一射極，其連接至該第二電晶體之集極。
20. 如請求項19之系統，其中該臨限電壓係零。