TWI421954B - 接合檢視結構 - Google Patents

接合檢視結構 Download PDF

Info

Publication number
TWI421954B
TWI421954B TW097151852A TW97151852A TWI421954B TW I421954 B TWI421954 B TW I421954B TW 097151852 A TW097151852 A TW 097151852A TW 97151852 A TW97151852 A TW 97151852A TW I421954 B TWI421954 B TW I421954B
Authority
TW
Taiwan
Prior art keywords
inspection structure
substrate
conductive layer
joint inspection
electrode
Prior art date
Application number
TW097151852A
Other languages
English (en)
Other versions
TW201025469A (en
Inventor
Sheng Shu Yang
Hsiao Ting Lee
Chao Chyun An
Original Assignee
Taiwan Tft Lcd Ass
Chunghwa Picture Tubes Ltd
Au Optronics Corp
Hannstar Display Corp
Chi Mei Optoelectronics Corp
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Tft Lcd Ass, Chunghwa Picture Tubes Ltd, Au Optronics Corp, Hannstar Display Corp, Chi Mei Optoelectronics Corp, Ind Tech Res Inst filed Critical Taiwan Tft Lcd Ass
Priority to TW097151852A priority Critical patent/TWI421954B/zh
Priority to US12/431,766 priority patent/US8736083B2/en
Publication of TW201025469A publication Critical patent/TW201025469A/zh
Application granted granted Critical
Publication of TWI421954B publication Critical patent/TWI421954B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13015—Shape in top view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13027—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being offset with respect to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H01L2224/14505—Bump connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134—Bonding interfaces of the bump connector
    • H01L2224/81345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

接合檢視結構
本發明是有關於一種接合檢視結構。
在晶片玻璃接合(Chip On Glass，COG)製程中，玻璃與IC之間接合的間隙(Gap)大小往往取決於製程壓力、膠材特性、應力釋放等因素。典型判斷接合是否良好的方法，是藉由異方性導電膜(Anisotropic Conductive Film,ACF)之導電顆粒壓合的情況來判斷之。當壓合不好時，導電顆粒沒有破裂，容易造成電性上的不導通。但是，如果壓合力太大而導致顆粒被過度壓迫，也會因為壓力過大而造成不導通的情況。
目前對應高密度接點需求，在IC凸塊設計上，傾向於使用彈性凸塊(Compliant bump)以及非導電膠膜(non－conductive film,NCF)的膠材。雖然，沒有類似異方性導電膜(Anisotropic Conductive Film,ACF)的導電顆粒的破裂情況可以立即觀察，但是，彈性凸塊在壓合後具有類似ACF中導電顆粒中被壓扁的特性，因此，通常是利用彈性凸塊被破裂的程度來判斷接合的好壞。然而，彈性凸塊破裂的程度必須透過掃描式電子顯微鏡(Scanning Electron Microscope,SEM)切片分析，因此，並無法立即得知壓力是否適當以及導通程度，而必須等到製程結束後切片以及接軟板測試才能獲知。
有關於檢測接合情況的相關專利如美國專利第5,707,902號以及美國專利第6,972,490號。美國專利第5,707,902號是針對凸塊形狀大小及位置做改善，並利用壓痕來簡易判斷壓合程度。然而，使用該專利所揭露的凸塊，並無法立即且有效檢測出接合的間隙高度差，且無法立即有效的判斷破壞的情形。美國專利第6,972,490號則是添加阻擋用(Stopper)的彈性凸塊。由於其彈性凸塊的高度統一且較電極凸塊低，因此，並不會有破壞或是龜裂的現象，無法立即以物性來判斷之。此外，該專利並沒有提及所揭露的凸塊結構是否可以導通，以作為良率判斷的準則。
本發明提供一種接合檢視結構，設置在基板上，其包括至少一彈性凸塊，且選擇性地包括至少一導電層。彈性凸塊位於基板上。導電層至少覆蓋彈性凸塊之頂部。彈性凸塊或導電層至少具有一開口，且彈性凸塊或導電層之頂部的觀察面積大於開口的面積。
本發明提出一種接合結構，其包括第一基板、第二基板、接合檢視結構與接合材料。接合檢視結構，位於第一基板與第二基板之間，其包括至少一彈性凸塊，且選擇性包括至少一導電層。彈性凸塊與上述導電層中具有至少一開口，且彈性凸塊或導電層之頂部的觀察面積大於開口的面積。接合材料，位於接合檢視結構周圍且封合上述第一基板與上述第二基板。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
圖1A、1B、1C是依照本發明實施例所繪示之數種接合檢視結構10的示意圖。請參照圖1A，本發明實施例之接合檢視結構10的頂部14a周緣16具有缺口12。在一實施例中，此接合檢視結構10包括至少一彈性凸塊20，位於一基板50上。基板50為硬質基板、軟性基板或可撓性基板。彈性凸塊20之材質包括有機材料、無機材料或兩者之複合材料。在另一實施例中，此接合檢視結構10除了包括彈性凸塊20之外，還包括至少一導電層30，至少覆蓋於部分的彈性凸塊20的頂部14a上，在圖式中，以共形(或稱為順應性地，conformal)覆蓋彈性凸塊20來表示之。導電層30之材質例如是金屬。為圖式清楚起見，圖式中的導電層30均以虛線來表示之。
由於接合檢視結構10頂部14a周緣16具有缺口12，因此，接合檢視結構10以低壓力壓合時即有裂紋產生。缺口12的形狀可以是弧或是折線等，並無特別限制。此外，位於接合檢視結構10頂部14a周緣16的缺口12的個數並無特別限制，在圖1A中，僅以各邊具有一個缺口12來表示之。
另一方面，缺口12除了位在接合檢視結構10頂部14a周緣16之外還可以延伸至接合檢視結構10側面的任意位 置，本發明實施例在中間部14b或是底部14c，分別如圖1B、1C所示。接合檢視結構10可以是錐狀或柱狀，分別如圖1D、1E所示。接合檢視結構10的頂部14a輪廓投影至基板50的形狀呈三角形、四邊形、多邊形、圓形、橢圓形。此外，在一實施例中，接合檢視結構10頂部14a為平面，例如是水平平面，如圖1D、1E所示，或接合檢視結構10頂部14a例如是傾斜平面如圖1F所示者。在另一實施例中，接合檢視結構10頂部14a為具有多個尖端點15之凹凸面，如圖1G、1H所示。以圖1A來說，其所繪示的則是一種頂部14a為平面之四角錐狀的接合檢視結構10。
圖2A依照本發明另一種實施例所繪示之具有貫孔之接合檢視結構。圖2B是依照本發明另一種實施例所繪示之具有盲孔之接合檢視結構。
請參照圖2A與圖2B，本發明實施例之接合檢視結構10在頂部14a中心開啟至少一貫孔18a或盲孔18b。此處所述的「中心」並不限定於頂部14a的「正中心」，而是泛指「周緣」以外的區域。貫孔8a是指從接合檢視結構10的頂部14a貫穿到底部14c之孔洞；而盲孔18b則是指未貫穿到底部14c之孔洞，可以是僅位在接合檢視結構10的頂部14a區域或從頂部14a向下延伸至中間部14b，或任意深度。在接合檢視結構10的頂部14a所開的孔洞18a或18b的形狀，可以是三角形、四邊形、多邊形、圓形、橢圓形，並無特別限制，在圖2A與2B中僅以圓孔來表示 之。
請參照圖2C與圖2D，為了增加裂紋數，提升辨識率，本發明實施例之接合檢視結構10除了其頂部14a周緣16具有缺口12之外，在頂部14a中心還開啟至少一貫孔18a或盲孔18b。
圖1A、1B、1C以及2A、2B的接合檢視結構的製造方法例如是將用來形成彈性凸塊的聚合物塗佈在基板上，以形成聚合物層。然後，利用微影(lithography)製程將聚合物層圖案化，以在積體電路的電極(或稱焊墊或接墊，pad，在本發明中以電極來稱之)的局部位置(如電極的某一端)上，或是在積體電路的電極以外位置上形成彈性凸塊。之後，再將金屬形成在整個基板上，利用微影與蝕刻製程形成金屬圖案，覆蓋在彈性凸塊上。
圖2C與圖2D的形成方法類似於以上圖1A、1B或1C的實施例所述者，其僅需在圖案化聚合物層的同時，在聚合物層中開出貫孔或是盲孔，以形成彈性凸塊。之後，再依照上述步驟形成圖案化的金屬層。
圖3是依照本發明實施例所繪示之一種接合檢視結構的形成位置示意圖。
請參照圖3，本發明實施例之接合檢視結構10是形成在基板50上。基板50上可以是已形成有電極22者。接合檢視結構10可以形成在基板的任意處，例如，接合檢視結構10A係全部位於基板50的電極22上，其除了具有檢視功能之外，還可用做為一般的彈性電極，與電極22電性導 通。接合檢視結構10B則是全部位於未形成電極22的區域，其可純粹做為檢視之用。接合檢視結構10C則是一部分位於基板50上的電極22上，另一部分位於該基板50上未形成電極22的區域上，其同樣可以做為檢視之用，還可用做為一般的彈性電極，與電極22電性導通。電極22之材質可以是金屬或金屬合金等
接合檢視結構10可以是由完全由彈性凸塊20所構成，也可以包括彈性凸塊20與導電層30。在圖1A~1F、2A、2B以及3中，導電層30是共形地將彈性凸塊20全部覆蓋住。在另一實施例中，導電層30僅覆蓋圖1A~1F、2A、2B以及3所示的彈性凸塊20的頂部14a。為方便起見，僅以圖4A之立體圖來表示之。請參照圖4A與4B，導電層30覆蓋住彈性凸塊20的頂部14a，導電層30的邊緣與彈性凸塊20的頂部14a邊緣均具有缺口12，且缺口12的位置相同。
圖4A與4B的接合檢視結構的製造方法例如是將用來形成彈性凸塊的聚合物塗佈在基板上，然後，利用微影(lithography)製程將聚合物顯影，以在積體電路的電極的局部位置上，或是在積體電路的電極以外位置上形成彈性凸塊。之後，再將金屬形成在整個基板上，利用微影與蝕刻製程圖案化金屬層與聚合物層，以形成金屬圖案與彈性凸塊。
在其他實施例中，導電層30覆蓋部分的彈性凸塊20的頂部14a，使彈性凸塊20的頂部14a裸露出來，如圖4C、4D所示。請參照圖4C，導電層30覆蓋住彈性凸塊20的 頂部14a，導電層30的邊緣具有缺口12a，且彈性凸塊20的頂部14a邊緣具有缺口12b，缺口12a與缺口12b的位置不同，例如是相錯，使得導電層30的缺口12a裸露出下方的彈性凸塊20的頂部14a，而彈性凸塊20頂部14a邊緣的缺口12b則被導電層30所覆蓋。請參照圖4D，導電層30覆蓋住彈性凸塊20的頂部14a，彈性凸塊20的頂部14a邊緣均不具缺口，而導電層30的邊緣具有缺口12，其裸露出下方的彈性凸塊20的頂部14a。
圖4C與圖4D的形成方法類似於以上圖1A、1B或1C的實施例所述者，其僅需在圖案化金屬層的同時，改變光罩的圖案，使金屬層僅覆蓋在彈性凸塊的頂面並在金屬層中蝕刻出缺口。
請參照圖5A、5B與5C，接合檢視結構10包括彈性凸塊20與導電層30，導電層30中還可具有孔洞24a、24b或24c。請參照圖5A，在一實施例中，導電層30中的孔洞24a下方的彈性凸塊20不具有孔洞，使得孔洞24裸露出彈性凸塊20的頂面裸露出來。請參照圖5B，在又一實施例中，導電層30中的孔洞24下方的彈性凸塊20具有盲孔18b，且盲孔18b與導電層30中的孔洞24b對齊。請參照圖5C，在另一實施例中，導電層30中的孔洞24c下方的彈性凸塊20具有貫孔18a，且貫孔18a與孔洞24c對齊。
圖5A、5B與5C的形成方法類似於以上圖4B或4C的實施例所述者，其僅需在圖案化聚合物層的同時，在聚合物層中開出貫孔或是盲孔。之後，再依照上述步驟形成 圖案化的金屬層。
在實際應用時，可以以單一個高度與非檢視用的凸塊高度大致相同的凸塊結構來進行檢視，或者是，以多個高度不同的多個接合檢視結構，以階梯式由低至高排列或由高至低排列來進行檢視。圖6A是依據本發明實施例所繪示之一種以階梯式排列之單組接合檢視結構的剖面示意圖。圖6B是依據本發明實施例所繪示之一種以階梯式排列之多組接合檢視結構的剖面示意圖。
請參照圖6A、6B，以階梯式排列的多個接合檢視結構10，可以排列成單組26，如圖6A所示，也可以排列成多組，例如是組28與組32，如圖6B所示。此處所述之單組或是多組是指同一組26、28或32中相鄰的接合檢視結構10之間的間隙距離L1大致相等，而不同組之間，例如組28與組32之間，相鄰的接合檢視結構10之間的間隙距離L2則較大於同一組中相鄰的接合檢視結構10之間的間隙距離L1。
由於凸塊結構破裂的程度與壓合時所施加的壓力以及凸塊結構本身的高度有關，因此，將不同高度的凸塊結構以階梯式排列，有助於以不同壓合力量壓合時的判斷且易於觀察出間隙的高度差。
圖6A或6B的接合檢視結構的製造方法例如是將用來形成彈性凸塊的聚合物塗佈在基板上，然後，利用灰階光罩，進行微影(lithography)製程，將聚合物圖案化，以形成高低不同的彈性凸塊。
在另一實例中，本發明之接合檢視結構34是將圖6A所示之以階梯式排列具有不同高度的多個接合檢視結構10整併結合為一體，其剖面圖如圖6C所示者，上視圖如圖6C－1或圖6C－2所示。詳細地說，請參照圖6C，接合檢視結構34的高度呈梯度漸增，使其頂部11a呈傾斜平面，而接合檢視結構34頂部中心具有多個孔洞18，如圖6C－1所示，或是其除了在接合檢視結構34中開啟多個孔洞18之外，在接合檢視結構34頂部11a周緣還具有多個缺口12。以不同壓合力量壓合時，由於接合檢視結構34的高度成梯度變化，因此，由破裂的位置與程度可以很快的判斷出壓合的情形是否良好且易於觀察出兩基板之間的間隙的高度差。
綜合以上所述，本發明之接合檢視結構包括至少一彈性凸塊且選擇性地包括至少一導電層。導電層至少覆蓋部分凸塊之頂部。彈性凸塊或導電層中至少具有一開口。開口可以是缺口、孔洞或其組合。缺口可以是位於彈性凸塊之頂部之周緣，或導電層周緣，或同時位於彈性凸塊之頂部之周緣以及導電層周緣。孔洞可以位於導電層頂部之中心，或彈性凸塊頂部之中心，或同時位於導電層頂部之中心以及彈性凸塊頂部之中心。此處所述的「中心」並不限定於導電層頂部或彈性凸塊頂部的「正中心」，而是泛指「周緣」以外的區域。此外，缺口或孔洞的數目並無特別的限制，但為了方便觀察壓何時所產生的裂紋，觀察面積大於開口的面積，例如觀察面積比開口面積大1/4。在一 實施例中，接合檢視結構為彈性凸塊且沒有導電層，所述的觀察面積是指彈性凸塊之頂部未形成開口之處的面積；開口的面積則是指彈性凸塊頂部周緣所圍之輪廓與缺口的邊所圍之面積以及彈性凸塊之頂部中心的孔洞之面積之和。在另一實施例中，接合檢視結構包括彈性凸塊與導電層，所述的觀察面積是指導電層之頂部未形成開口之處的面積；開口的面積則是指導電層頂部周緣所圍之輪廓與缺口的邊所圍之面積以及導電層之頂部中心的孔洞之面積之和。以圖4D之結構來說明，其接合檢視結構10包括彈性凸塊20與導電層30。導電層30覆蓋住彈性凸塊20的頂部14a，導電層30的邊緣具有缺口12，其裸露出下方的彈性凸塊20的頂部14a。觀察面積是指導電層30之頂部未形成缺口12之處A，即虛線所圍區域A的面積；開口的面積則是指導電層30之頂部周緣所圍之輪廓c與多個缺口12其各個的邊a和b所圍之區域B的面積和。
由於接合檢視結構具有開口，因此，接合檢視結構以低壓力壓合時即有明顯的裂紋產生，且因為開口的面積小於彈性凸塊或導電層之頂部之觀察面積，因此有足夠的觀察面積，易於觀察所產生的裂紋，以判斷接合是否良好。
圖7A~7C為依照本發明之實施例所繪示之數種接合結構的剖面示意圖。
請參照圖7A，接合結構700包括基板100、200、接合檢視結構10以及接合材料60。接合檢視結構10可以是以上多個實施例中所述之接合檢視結構，或檢視結構組26 或28與32，其配置於基板100與200之間。接合材料60封合於基板100與200。由於接合檢視結構10配置於基板100與200之間，而並未與基板100或200上的電極接觸，故其純粹做為接合檢視之用。
請參照圖7B，兩基板100、200之間以接合材料60封合，而且上述之接合檢視結構10配置於基板100的電極102與基板200的電極202之間，未延伸到基板100或200上。由於接合檢視結構10與基板100上的電極102以及基板200上的電極202接觸，因此，接合檢視結構10除了可以做為檢視之用之外，而且還可用做為一般的彈性電極，與電極102以及202電性導通。
請參照圖7C，兩基板100、200之間以接合材料60封合。上述之接合檢視結構10配置於基板100的電極102與基板200的電極202之間，且伸到覆蓋到基板100的表面上。同樣地，由於接合檢視結構10一部分與基板100上的電極202接觸，另一部分位於基板100上未形成電極102的區域上，因此，接合檢視結構10其同樣可以做為檢視之用，而且還可用做為一般的彈性電極，與電極102以及202電性導通。
上述基板100、200之材質可以是硬質基板、軟性基板或可撓性基板，如玻璃、壓克力板或電路板。電極102、202之材質可以是金屬或金屬合金等。
發明之接合檢視結構具有應力缺口或導電層開孔的設計，以低壓力接合即有裂痕，容易判斷，且可提高辨識率。 此外，由於接合檢視結構的觀察面積大於缺口或是孔洞之面積和，因此，在壓合後，不需要接上玻璃基板測試就可以觀察接合情況，也不需藉由電子顯微鏡(SEM)，可直接由光學顯微鏡，即可立即觀察得知破裂或不破裂，以做為物性上的判斷，如壓合後的基板之間的間隙高度差，因此，可以省去SEM的分析時間並且迅速獲得可靠壓合數據，以做為量產最適化的依據，因此，本發明可立即改善製程，在製造上也可以簡化檢查的複雜度，同時減少製造成本及時間。此外，還可以利用凸塊結構的壓合程度來判斷電性。另，本發明亦可配置在金屬凸塊的IC上搭配應用之。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10、10A、10B、10C‧‧‧凸塊結構
11a、14a‧‧‧頂部
12‧‧‧缺口
14b‧‧‧中間部
14c‧‧‧底部
15‧‧‧尖端點
16‧‧‧周緣
18‧‧‧孔洞
18a‧‧‧貫孔
18b‧‧‧盲孔
20‧‧‧彈性凸塊
22、102、202‧‧‧電極
24a、24b、24c‧‧‧孔同
26、28、32‧‧‧組
30‧‧‧導電層
34‧‧‧接合檢視結構
50、100、200‧‧‧基板
60‧‧‧接合材料
a、b‧‧‧邊
c‧‧‧輪廓
A、B‧‧‧區域
圖1A是依據本發明實施例所繪示的一種頂部周緣具有缺口之接合檢視結構的立體示意圖。
圖1B是依據本發明實施例所繪示的一種頂部周緣之缺口延伸至中間部之接合檢視結構的立體示意圖。
圖1C是依據本發明實施例所繪示的一種頂部周緣之缺口延伸至底部之接合檢視結構的立體示意圖。
圖1D是依據本發明實施例所繪示的一種頂部呈水平平面之錐狀接合檢視結構的剖面示意圖。
圖1E是依據本發明實施例所繪示的一種頂部呈水平平面之柱狀接合檢視結構的剖面示意圖。
圖1F是依據本發明實施例所繪示的一種頂部呈傾斜平面之柱狀接合檢視結構的剖面示意圖。
圖1G是依據本發明實施例所繪示的一種頂面為具有尖端點之凹凸面的接合檢視結構的剖面示意圖。
圖1H是依據本發明實施例所繪示的另一種頂面為具有尖端點之凹凸面的錐狀接合檢視結構的剖面示意圖。
圖2A依照本發明另一種實施例所繪示之具有貫孔洞之接合檢視結構的示意圖。
圖2B是依照本發明另一種實施例所繪示之具有盲孔之接合檢視結構的示意圖。
圖2C依照本發明另一種實施例所繪示之同時具有缺口與貫孔之接合檢視結構的示意圖。
圖2D是依照本發明另一種實施例所繪示之同時具有缺口與盲孔之接合檢視結構的示意圖。
圖3是依照本發明實施例所繪示之一種接合檢視結構的形成位置示意圖。
圖4A是依據本發明實施例所繪示的一種頂面覆蓋周緣具有缺口之導電層之接合檢視結構的立體示意圖。
圖4B是依據本發明實施例所繪示的另一種頂面覆蓋著周緣具有缺口之導電層的接合檢視結構的立體示意圖。
圖4C是依據本發明實施例所繪示的又一種頂面覆蓋著周緣具有缺口之導電層的接合檢視結構的上視圖。
圖4D是依據本發明實施例所繪示的再一種頂面覆蓋著周緣具有缺口之導電層的接合檢視結構的上視圖。
圖5A是依據本發明實施例所繪示的一種頂面覆蓋具有孔洞之導電層之接合檢視結構的立體示意圖。
圖5B是依據本發明實施例所繪示的又一種頂面覆蓋具有孔洞之導電層之接合檢視結構的上視圖。
圖5C是依據本發明實施例所繪示的再一種頂面覆蓋具有孔洞之導電層之接合檢視結構的上視圖。
圖6A是依據本發明實施例所繪示之一種以階梯式排列之單組接合檢視結構的剖面示意圖。
圖6B是依據本發明實施例所繪示之一種以階梯式排列之多組接合檢視結構剖面示意圖。
圖6C是依據本發明實施例所繪示的一種頂部呈傾斜平面之柱狀接合檢視結構的剖面示意圖。
圖6C－1是繪示圖6C之一種頂部呈傾斜平面之柱狀接合檢視結構的上視圖。
圖6C－2是繪示圖6C之另一種頂部呈傾斜平面之柱狀接合檢視結構的上視圖。
圖7A~7C為依照本發明之實施例所繪示之數種接合結構的剖面示意圖。
10‧‧‧凸塊結構
12‧‧‧缺口
14a‧‧‧頂部
14b‧‧‧中間部
14c‧‧‧底部
16‧‧‧周緣
20‧‧‧彈性凸塊
30‧‧‧導電層
50‧‧‧基板

Claims (27)

  1. 一種接合檢視結構，設置在一基板上，包括：至少一彈性凸塊，位於該基板上；以及選擇性地包括至少一導電層，至少覆蓋該彈性凸塊之頂部，其中該彈性凸塊或該導電層至少具有一開口，且該彈性凸塊或該導電層之頂部之一觀察面積大於該開口的面積。
  2. 如申請專利範圍第1項所述之接合檢視結構，其中該開口包括缺口、孔洞或其組合，其中：該缺口位於該彈性凸塊頂部之周緣，或該導電層周緣，或同時位於該彈性凸塊頂部之周緣以及該導電層周緣；以及該孔洞位於該導電層頂部之中心，或該彈性凸塊頂部之中心，或同時位於該導電層頂部之中心以及該彈性凸塊頂部之中心。
  3. 如申請專利範圍第2項所述之接合檢視結構，其中該缺口更延伸至該彈性凸塊之側面的中間部或底部。
  4. 如申請專利範圍第2項所述之接合檢視結構，其中該缺口包括至少一第一缺口與一第二缺口，其中該第一缺口位於該導電層周緣，該第二缺口位於該彈性凸塊周緣，其二者相錯或對齊。
  5. 如申請專利範圍第2項所述之接合檢視結構，其中該孔洞為一盲孔或一貫孔。
  6. 如申請專利範圍第2項所述之接合檢視結構，其中 該孔洞包括至少一第一孔洞與一第二孔洞，其中該第一缺口位於該導電層中心，該第二缺口位於該彈性凸塊中心，其二者相錯或對齊。
  7. 如申請專利範圍第1項所述之接合檢視結構，其中該彈性凸塊為錐狀或柱狀。
  8. 如申請專利範圍第7項所述之接合檢視結構，其中該彈性凸塊之頂部輪廓的投影形狀呈三角形、四邊形、多邊形、圓形或橢圓形。
  9. 如申請專利範圍第1項所述之接合檢視結構，其中該彈性凸塊之頂部為平面或具有多個尖端點之凹凸面。
  10. 如申請專利範圍第9項所述之接合檢視結構，其中該彈性凸塊之頂部為水平平面。
  11. 如申請專利範圍第9項所述之接合檢視結構，其中該彈性凸塊之頂部為傾斜平面，且該彈性凸塊或該導電層具有多數個上述開口。
  12. 如申請專利範圍第1項所述之接合檢視結構，其中該彈性凸塊之材質包括有機材料、無機材料或兩者之複合材料。
  13. 如申請專利範圍第1項所述之接合檢視結構，其中該彈性凸塊位於該基板上的至少一電極上。
  14. 如申請專利範圍第1項所述之接合檢視結構，其中該彈性凸塊位於該基板上未形成電極的區域上。
  15. 如申請專利範圍第1項所述之接合檢視結構，其中該彈性凸塊之一部分位於該基板上的一電極上；該彈性 凸塊之另一部分位於該基板上未形成電極的區域上。
  16. 如申請專利範圍第1項所述之接合檢視結構，包括多數個高度不同的彈性凸塊。
  17. 如申請專利範圍第16項所述之接合檢視結構，其中該些彈性凸塊為階梯式排列。
  18. 如申請專利範圍第17項所述之接合檢視結構，其中以階梯式排列之該些彈性凸塊排列成單組或多組。
  19. 如申請專利範圍第1項所述之接合檢視結構，其中該基板為硬質基板、軟性基板或可撓性基板。
  20. 一種接合結構，包括：一第一基板：一第二基板；一接合檢視結構，位於該第一基板與該第二基板之間其包括：至少一彈性凸塊；選擇性包括至少一導電層，其中該彈性凸塊與該導電層中具有至少一開口，且該彈性凸塊或該導電層之頂部之一觀察面積大於該開口的面積；以及一接合材料，位於接合檢視結構周圍且封合該第一基板與該第二基板。
  21. 如申請專利範圍第20項所述之接合結構，其中，該第一基板上更包括一第一電極且該接合檢視結構位於該第一電極上。
  22. 如申請專利範圍第21項所述之接合結構，其中， 該二基板上更包括一第二電極，且該接合檢視結構位於該第二電極上。
  23. 如申請專利範圍第20項所述之接合結構，其中，該第一基板上更包括一第一電極且該接合檢視結構之一部分位於該第一電極上，另一部分位於該第一基板上。
  24. 如申請專利範圍第23項所述之接合結構，其中，該二基板上更包括一第二電極，且該接合檢視結構位於該第二電極上。
  25. 如申請專利範圍第20項所述之接合結構，其中，該第一基板上更包括一第一電極且該接合檢視結構未位於該第一電極上。
  26. 如申請專利範圍第25項所述之接合結構，其中，該二基板上更包括一第二電極，且該接合檢視結構位於該第二電極上。
  27. 如申請專利範圍第20項所述之接合結構，其中該開口包括缺口、孔洞或其組合，其中：該缺口位於該彈性凸塊之頂部之周緣，或該導電層周緣，或同時位於該彈性凸塊之頂部之周緣以及該導電層周緣；以及該孔洞位於該導電層頂部之中心，或該彈性凸塊頂部之中心，或同時位於該導電層頂部之中心以及該彈性凸塊頂部之中心。
TW097151852A 2008-12-31 2008-12-31 接合檢視結構 TWI421954B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097151852A TWI421954B (zh) 2008-12-31 2008-12-31 接合檢視結構
US12/431,766 US8736083B2 (en) 2008-12-31 2009-04-29 Bonding inspection structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097151852A TWI421954B (zh) 2008-12-31 2008-12-31 接合檢視結構

Publications (2)

Publication Number Publication Date
TW201025469A TW201025469A (en) 2010-07-01
TWI421954B true TWI421954B (zh) 2014-01-01

Family

ID=42283743

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097151852A TWI421954B (zh) 2008-12-31 2008-12-31 接合檢視結構

Country Status (2)

Country Link
US (1) US8736083B2 (zh)
TW (1) TWI421954B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2967296B1 (fr) * 2010-11-05 2018-05-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Elements de connexion pour l'hybridation de circuits electroniques
JPWO2013168196A1 (ja) 2012-05-10 2015-12-24 ユニテクノ株式会社 半導体搬送テスト治具
US10159975B2 (en) 2013-03-14 2018-12-25 STRATEC CONSUMABLES GmbH Microfluidic device
KR102581793B1 (ko) * 2016-09-01 2023-09-26 삼성디스플레이 주식회사 회로 기판, 이를 포함하는 표시 장치 및 회로 기판의 제조 방법
JP6834289B2 (ja) * 2016-09-21 2021-02-24 セイコーエプソン株式会社 実装構造体、超音波デバイス、超音波探触子、超音波装置、及び電子機器
KR20180041296A (ko) 2016-10-13 2018-04-24 삼성디스플레이 주식회사 표시 패널

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5393697A (en) * 1994-05-06 1995-02-28 Industrial Technology Research Institute Composite bump structure and methods of fabrication
TW324847B (en) * 1996-12-13 1998-01-11 Ind Tech Res Inst The structure of composite bump
US5707902A (en) * 1995-02-13 1998-01-13 Industrial Technology Research Institute Composite bump structure and methods of fabrication
TWI246732B (en) * 2003-10-29 2006-01-01 Taiwan Semiconductor Mfg Bonding pad structure

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI223363B (en) 2003-11-06 2004-11-01 Ind Tech Res Inst Bonding structure with compliant bumps
US7109098B1 (en) * 2005-05-17 2006-09-19 Applied Materials, Inc. Semiconductor junction formation process including low temperature plasma deposition of an optical absorption layer and high speed optical annealing
TWI366902B (en) * 2007-02-16 2012-06-21 Taiwan Tft Lcd Ass Bump structure on a substrate
CN100565860C (zh) 2007-03-16 2009-12-02 台湾薄膜电晶体液晶显示器产业协会 基板上的凸块结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5393697A (en) * 1994-05-06 1995-02-28 Industrial Technology Research Institute Composite bump structure and methods of fabrication
US5707902A (en) * 1995-02-13 1998-01-13 Industrial Technology Research Institute Composite bump structure and methods of fabrication
TW324847B (en) * 1996-12-13 1998-01-11 Ind Tech Res Inst The structure of composite bump
TWI246732B (en) * 2003-10-29 2006-01-01 Taiwan Semiconductor Mfg Bonding pad structure

Also Published As

Publication number Publication date
TW201025469A (en) 2010-07-01
US20100163869A1 (en) 2010-07-01
US8736083B2 (en) 2014-05-27

Similar Documents

Publication Publication Date Title
TWI421954B (zh) 接合檢視結構
US9761549B2 (en) Semiconductor device and fabrication method
JP2006303401A (ja) バンプの形成方法及び構造
JP2005517192A (ja) 電子素子検査用の電気的接触体の製造方法及びこれによる電気的接触体
US7449716B2 (en) Bond quality indication by bump structure on substrate
JP2011014451A (ja) 接続端子付き基板
US8519534B2 (en) Microsprings partially embedded in a laminate structure and methods for producing same
US20070120269A1 (en) Flip chip package and manufacturing method of the same
KR100586675B1 (ko) 수직형 전기적 접촉체의 제조방법 및 이에 따른 수직형전기적 접촉체
JP2008288544A (ja) 駆動ｉｃ用の窪みのない金バンプ
KR100830352B1 (ko) 프로브 팁, 프로브 카드, 프로브 팁 제조 방법 및 프로브구조물 제조 방법
JP4003208B2 (ja) 弾性電気接点
JP3861776B2 (ja) 半導体装置及びその製造方法
KR20210151668A (ko) 전기 장치 검사용 프로브 헤드
JP3881543B2 (ja) コンタクトプローブ及びその製造方法
JP5262772B2 (ja) 電気光学装置の検査用プローブおよびその製造方法、検査装置
JP3970694B2 (ja) 半導体装置およびその製造方法
JP2009043844A (ja) リードピン付き配線基板およびリードピン
KR101617234B1 (ko) 필름 관통형 범프를 형성한 전자부품의 특성 검사용 프로브
CN101825650A (zh) 接合检测结构和接合结构
TWI360206B (en) Template for forming solder bumps, method of manuf
JP4280907B2 (ja) 半導体装置及びその製造方法
KR20230140422A (ko) 프로브 구조
JP2004186174A (ja) 外部電極接続子
JP5226639B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees