TWI419322B - 多位元儲存之相變記憶體裝置 - Google Patents
多位元儲存之相變記憶體裝置 Download PDFInfo
- Publication number
- TWI419322B TWI419322B TW097134288A TW97134288A TWI419322B TW I419322 B TWI419322 B TW I419322B TW 097134288 A TW097134288 A TW 097134288A TW 97134288 A TW97134288 A TW 97134288A TW I419322 B TWI419322 B TW I419322B
- Authority
- TW
- Taiwan
- Prior art keywords
- region
- memory
- phase change
- heater element
- resistive region
- Prior art date
Links
- 230000008859 change Effects 0.000 title claims description 47
- 238000003860 storage Methods 0.000 title description 3
- 239000000463 material Substances 0.000 claims description 21
- 150000004770 chalcogenides Chemical class 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 7
- 229910010037 TiAlN Inorganic materials 0.000 claims description 5
- 229910008482 TiSiN Inorganic materials 0.000 claims description 5
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052718 tin Inorganic materials 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 230000003068 static effect Effects 0.000 claims description 3
- 230000001419 dependent effect Effects 0.000 claims description 2
- 210000000746 body region Anatomy 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 description 8
- 238000007789 sealing Methods 0.000 description 5
- 239000012782 phase change material Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Description
本發明是關於多位元儲存之相變記憶體裝置。
已知相變記憶體裝置使用相變材料，亦即，用於電子記憶體應用的該等材料可在一般非結晶與一般晶體狀態之間電轉換，或在完全非結晶與完全晶體狀態之間的整個頻譜上之局部順序之不同可偵測狀態之間電轉換。相變材料之狀態亦是非揮發性，因為當設定於代表一電阻值之一晶體、半晶體、非結晶、或者半非結晶狀態時，該值被保留直至藉由另一程式化事件改變，因為該值代表材料之一相位或物理狀態(例如，晶體或非結晶)。該狀態不受移除電源之影響。
當前，週期表之第VI組之合金，諸如碲(Te)或硒(Se)，稱為硫族化物或硫族化物材料，可方便地用於相變單元作為相變材料。最有價值的硫族化物是藉由鍺(Ge)、銻(Sb)及碲(Te)合金(Ge2
Sb2
Te5
)形成，亦稱為GST，其當前被廣泛用於將資訊儲存在可重寫磁碟中。
在硫族化物中，當材料從非結晶相位(較大電阻)轉到多晶相位(較多傳導)或從多晶相位轉到非結晶相位時，電阻係數變化達二或多個數量級。
相位改變可藉由局部增加溫度獲得。150℃以下所有相位是穩定的。200℃以上(成核現象之開始溫度)，晶體之快速成核現象發生，及如果材料被保持在結晶溫度足夠長的時間，其改變其相位且變成晶體(所謂的設定狀態)。為了將硫族化物恢復到非結晶狀態(重置狀態)，有必要將溫度提高到融化溫度之上(接近600℃)及然後迅速冷卻該硫族化物。在不同時間應用適當溫度可獲得中間相位，其使不同大小之非結晶"斑點"或"氣泡"之形成與加熱器接觸。
從電立場來說，有可能藉由使一電流流經一電阻元件而使硫族化物材料改變狀態，該電阻元件稱為加熱器，其藉由焦耳效應加熱硫族化物材料。
圖1繪示一根據上述說明原理操作之PCM元件1之基礎結構及包含一加熱器元件2及硫族化物材料之一記憶體元件3。記憶體元件3一之部分(一般多晶)直接接觸加熱器2且經受非結晶與多晶之間的相變。圖1繪示一處於中間狀態之PCM元件，其中還沒有變化相位及使電流充分流動的部分稱為多晶部分4，及已變化狀態之部分稱為非結晶部分5。非結晶部分5之大小界定記憶體區域3之總電阻係數及因此PCM元件1之總電阻係數。因此，不同電阻位準可與不同位元相關及可藉由產生適當程化式電流獲得，該電流使非結晶部分5呈現不同大小。
多位準程化式中的關鍵問題存在於一合理時間內的不同程式化狀態之間的區別中。
為更好地理解此問題，參考圖2a-2d，其等繪示使用逐漸增加的較高程式化電流獲得的不同程式化條件中，圖1之PCM元件1之一部分。在圖2a-2d中，相同參考數字已被用於圖1，同時數字6代表加熱器2周圍的介電層。
在圖2a-2d中可見，非結晶部分5具有不同大小(半徑)。詳細地，在圖2a中，一較低程式化電流被使用(例如，ip
=1.32mA)，相變部分5僅延伸超出加熱器2之邊緣一點，同時在圖2b、2c、2d(例如，分別地使用程式化電流ip
=1.42mA、1.51mA及1.6mA所獲得)，相變部分5之突出部分逐漸變大。
儘管四個圖中的非結晶部分5之大小完全不同，但是圖2a-2d中PCM元件1之電阻之差別未按相同程度變化。事實上，從加熱器2至多晶部分4之電流路徑經過高電阻非結晶部分5；因此，電流路徑電阻在所有四個條件中是非常高的。因此，與其絕對值相比，四個條件中的電阻差別是小的，及不同狀態之間的區別可能有問題，或讀出時間可能會不合意地增加。
另一方面，如果一薄非結晶部分或複數個奈米部分被使用，以獲得較低電阻值，非結晶部分在溫度方面是較不穩定且更易受一電阻漂移之影響，該電阻漂移引起讀出誤差。
而且，程式化電阻是完全地相關於非結晶化部分之高電阻係數。由此得出結論，通常針對非結晶部分所觀察的時間相依電阻係數變化直接影響單元之電阻，因此影響中間位準之讀出能力。
換句話說，很難不損及溫度及時間之穩定性而輕鬆迅速地讀出。
因此，本發明之主旨是提供一具有一改良性能之相變記憶體裝置。
根據本發明，已提供一相變記憶體裝置及其製造方法，如技術方案1及13分別界定之。
為理解本發明，現在參考附隨之圖式說明其較佳實施例，純粹地作為非限制性實例。
圖3a-3d繪示一包含一加熱器2之一PCM元件10之部分，該加熱器是藉由一介電層6包圍及藉由一記憶體元件3覆蓋，類似於圖1、2a-2d中之PCM元件1。在圖3a-3d中，記憶體元件3已在四種不同條件中程式化及包含一多晶部分4及一非結晶部分5，類似於圖1、2a-2d。此處，一薄電阻區域11從加熱器2之頂部邊緣沿著介電層6與記憶體元件3之間的界面突出。薄電阻區域11具有一傳導材料，例如，金屬或摻雜之多晶矽，及具有一降低之厚度。較佳地，薄電阻區域11具有與加熱器2相同之材料，例如TiN、TiAlN、TiSiN。另一選擇中，其可具有不同材料。例如，加熱器2可是TiAlN及薄電阻區域11是TiSiN，或反之亦然。然而，其他電阻材料亦可被使用及，一般地，根據期望電阻係數及各種程式化之狀態之電阻差別，薄電阻區域11可具有與加熱器2相同、比加熱器2高或比加熱器2低之電阻係數。
而且，薄電阻區域11具有一厚度小於10奈米，例如包含在1奈米與10奈米之間，較佳地大約5奈米。
薄電阻區域11形成一平行路徑，用於在加熱器2與記憶體元件3之多晶部分4之間流動的讀出電流，及其電阻取決於非結晶部分5之大小。事實上，流動在加熱器2與多晶部分4之間的讀出電流之第一部分流經非結晶部分5及其第二部分流經薄電阻區域11。特別地，電流之第二部分流動穿過薄電阻區域11之長度，該長度等於加熱器2之邊緣與非結晶部分5之邊緣之間的距離。由於此一長度取決於PCM元件1之程式化狀態，平行路徑具有一電阻，該電阻值取決於PCM元件1之程式化狀態。而且，由於平行路徑之電阻(平行路徑之絕對長度)遠低於非結晶部分之電阻’PCM元件1之總電阻主要取決於該平行路徑。由於該平行路徑之電阻線性地取決於其長度，各種程式化狀態之間的電阻差別可容易地藉由讀出電路偵測。
比較觀察圖3a-3d，上述內容變得清晰，其中根據PCM元件10之四個不同程式化條件，亦即使用逐漸增加變高之程式化電流獲得，非結晶部分5具有不同大小，類似於圖2a-2d。
詳細地，在圖3a中，其中一較低程式化電流被使用(例如，ip
=1.32mA)，相變部分5僅延伸超出加熱器2之邊緣一點。突出部分之長度X1亦是平行路徑之長度。
圖3b、3c及3d中(例如分別地使用程式化電流ip
=1.42mA、1.51mA及1.6mA所獲得)，相變部分5之突出部分逐漸變大。在此等圖中，突出部分之長度是藉由X2、X3及X4指示。例如，假定X2=2*X1，圖3b中之平行路徑之電阻R2幾乎是圖3a中之電阻R1之兩倍(R22*R1)，類似地，假定X3=3*X1及X4=4*X1，電阻分別是R33*R1及R44*R1。
PCM元件10之電阻作為程式化電流(及因此非結晶部分5之大小)之函數如圖4中所標繪，繪示從一完全晶體記憶體元件3(具有連續直線之曲線)至完全重置之記憶體元件3(橫坐標線)之七種不同條件下的電流相對電壓標繪圖。從圖4清晰可見，如果PCM元件10在電壓為0.2V時被讀出，將獲得完全不同的電流值，其可藉由一讀出階段容易及迅速地區別。
圖5繪示在矛型之相變記憶體單元中實施圖3a-3d之結構，例如在EP-A-1 675 183中說明，其中薄電阻區域11已被引進。
詳細地，圖5繪示一包含一第一介電層39(較佳地，為USG，即未摻雜質之矽酸鹽玻璃)之相變記憶體單元，該介電層延伸在一半導體基板上，該基板沒有被繪示及裝有存取或選擇元件，以就其本身為已知之方式。第一位準插頭或接觸41a及41b延伸透過第一介電層39，及包含例如一勢壘層(例如，一多Ti/TiN層)及一鎢裝填物。第一位準插頭41a及41b被連接至存取元件之二終端，例如，一雙極接合電晶體之射極及基極區域或一MOS電晶體之源極及閘極區域，以就其本身為已知之方式。
一氮化物層45及一第二介電層46延伸在第一介電層39上；一開口47延伸在第二介電層46中及在第一位準插頭41a之上的氮化物層45；矽氮化物之間隔物48塗布開口40之牆及包圍加熱器2。
藉由薄傳導區域11、GST(Ge2
Sb2
Te5
)之硫族化物區域3、及金屬之覆蓋區域50形成之堆疊49，在加熱器2之上延伸及接觸加熱器2。堆疊49形成一位元線，其延伸垂直於圖5之平面及形成接觸加熱器2，依靠加熱器之子微影寬度，該加熱器具有一子微影大小。
堆疊49是藉由一密封層51(例如氮化物)橫向向上密封，亦延伸在第二介電層46與一第三介電層52之間的界面。一第一洞55延伸透過第三介電層52及一第二洞56延伸透過第二及第三介電層46、52。該等洞55、56被塗布有一勢壘層及藉由一金屬層(例如銅)填充，以形成第二位準插頭57及58，其等分別地接觸堆疊9及第一位準插頭41b。
在圖5之單元中，加熱器可藉由以下方式形成：沈積氮化物層45，沈積第二介電層46，在層45及46中挖一開口，沈積一間隔物層及將其從開口之底部移除，用一加熱層填充該開口及藉由CMP("化學機械拋光")移除過量的加熱層及間隔物。然後，堆疊49藉由以下方式形成：藉由順次沈積電阻層(例如，利用TiN、TiAlN、TiSiN)、一GST層及一金屬層，及使用一相同遮罩界定此等三層。此後，密封層51被沈積。
另一選擇中，加熱器是杯形及圖式僅繪示其垂直牆，延伸在第一位準插頭41a之上。在此情形中，在挖一開口之後，一間隔物層、一加熱層、一外殼層及第二介電層被沈積；且晶圓被平坦化。
圖6繪示在一錐形微渠溝式之相變記憶體單元中實施圖3a-3d之結構，例如美國專利案第2005/0142863號說明之，其中薄電阻區域11已被引進。
在圖6中，加熱器2是藉由一杯形區域形成，該杯形區域被形成在開口中，該開口延伸在第二介電層46及氮化物層45之上及接觸第一位準插頭41a。該杯形區域從上方具有一環狀或一拉長之形狀(例如，矩形或橢圓形)及其是藉由密封區域60(例如，是氮化物)及一填充區域59(例如是USG)內部包圍。
模層61，例如是氮化物，延伸在第二介電層46之上及形成一具有傾斜牆及錐形外形之微渠溝62。該微渠溝62可使用美國專利案第2005/0142863號中說明之方法，藉由電漿蝕刻形成。特別地，微渠溝62具有一子微影底部寬度及一子微影頂部寬度。
藉由薄傳導區域11、GST(Ge2
Sb2
Te5
)之硫族化物區域3，及一金屬之覆蓋區域50形成之堆疊49，部分延伸在微渠溝62內以便接觸在平行於圖紙平面中之杯形加熱器2。堆疊49可形成一位元線，其延伸垂直於圖6之平面及在水平方向具有一子微影大小。另一選擇中，堆疊49具有一圓點狀形狀，及金屬之位元線接觸堆疊49。
類似於圖5，另一密封層51包圍堆疊49。
此處，由於加熱器2在一方向(垂直於圖紙平面，在接觸區域)上具有一子微影厚度及堆疊在圖式之水平方向具有一子微影大小，硫族化物區域3與加熱器2進行子微影接觸。
從上述說明中，本發明之優點變得清晰。特別地，一平行電流路徑之存在允許程式化電阻之更好控制，該電流路徑之電阻取決於非結晶區域5之大小。因此，多位準儲存可被獲得，其中儲存在相同記憶體單元中之各種位元與電阻值相關，該電阻值可被程式化具有高準確性及容易區別。因此，感測是較簡單、較快及極為可靠的。
而且，一平行電阻路徑之使用允許一非結晶區域或適宜大小之斑點之使用，因此，改良程式化相位隨時間之電阻穩定性。
而且，由於總電阻主要取決於平行路徑電阻係數，單元電阻中非結晶部分之電阻係數之任一修改可忽略。
解決方案是非常簡單的且僅需要關於矛型及微渠溝結構之標準方法之外層之沈積；因此本發明不增加製造記憶體單元或其操作之成本。
參看圖7，根據本發明之實施例，說明一系統500之一部分。系統500可用於無線裝置(諸如，一個人數位助理(PDA)、一具有無線能力之膝上型電腦或攜帶型電腦，一網路板(web tablet)、一無線電話、一傳呼器、一即時傳訊裝置、一數位音樂播放器、一數位相機、或其他裝置)中，其等可經調適以無線地傳輸及/或接收資訊。系統500可用於下述系統之任一：一無線區域網路(WLAN)系統、一無線個人區域網路(WPAN)系統、一蜂巢式網路，但是本發明之範圍不限於此方面。
系統500包含一控制器510、一輸入/輸出(I/O)裝置520(例如，一小鍵盤，顯示器)、靜態隨機存取記憶體(SRAM)560、一記憶體530、及一無線介面540，其等經由匯流排550相互耦合。於某些實施例中使用一電池580。應注意本發明之範圍不限於具有此等元件之任一或所有之實施例。
控制器510包含(例如)一或多個微處理器、數位信號處理器、微控制器等等。記憶體530可用於儲存傳輸至系統之訊息或儲存藉由系統500傳輸之訊息。記憶體530亦可視情況用於儲存指令，該等指令在系統500之操作期間藉由控制器510實施，及可用於儲存使用者資料。記憶體530可藉由一或多個不同類型之記憶體提供。例如，記憶體530可包含任一類型之隨機存取記憶體、一揮發性記憶體、一非揮發性記憶體諸如一快閃記憶體，及包含圖3a-3d中之相變記憶體。
一使用者可使用I/O裝置520以產生一訊息。系統500使用無線介面540以用射頻(RF)信號傳輸及接收往返於一之無線通訊網路之一訊息。無線介面540之實例可包含一天線或一無線收發機，但是本發明之範圍不限於此方面。
最後，應清楚可對相變記憶體單元及此處說明圖解之方法進行許多變體及修改，所有屬於附隨申請專利範圍界定之本發明之範圍內。例如，儘管薄電阻區域11被說明為與加熱器2分離之區域，藉由一自身特有沈積步驟形成，其亦可藉由與加熱器相同之材料形成，僅在到達第二介電層之前藉由停止CMP以便形成薄電阻層，然後其藉由一自身蝕刻步驟圖案化或在堆疊49之圖案化期間被圖案化。在此情形，圖5中，薄電阻區域11可考慮為加熱器2之突出部分。
1‧‧‧PCM元件
2‧‧‧加熱器元件
3‧‧‧記憶體元件
4‧‧‧多晶部分
5‧‧‧非結晶部分
6‧‧‧介電層
10‧‧‧PCM元件
11‧‧‧薄電阻區域
39‧‧‧第一介電層
41a‧‧‧第一位準插頭
41b‧‧‧接觸
45‧‧‧氮化物層
46‧‧‧第二介電層
47‧‧‧開口
48‧‧‧介電區域
49‧‧‧記憶體堆疊
50‧‧‧覆蓋區域
51‧‧‧密封層
52‧‧‧第三介電層
55‧‧‧第一洞
56‧‧‧第二洞
57‧‧‧第二位準插頭
58‧‧‧第二位準插頭
59‧‧‧填充區域
60‧‧‧密封區域
61‧‧‧模層
62‧‧‧微渠溝
500‧‧‧系統
510‧‧‧控制器
520．．．輸入/輸出(I/O)裝置
530．．．記憶體
540．．．無線介面
550．．．匯流排
560．．．靜態隨機存取記憶體(SRAM)
580．．．電池
圖1繪示一已知之相變記憶體元件之基礎結構；圖2a-2d繪示不同程式化條件中之圖1之相變記憶體元件之一部分；圖3a-3d根據不同程式化條件中之本發明相變記憶體裝置之示意性代表繪示一相變記憶體元件之一部分；圖4繪示圖3a-3d之相變記憶體元件之電流相對電壓標繪圖圖式；圖5根據本發明之實施例繪示一相變記憶體元件之截面圖；圖6根據本發明之另一實施例繪示一相變記憶體元件之一截面圖；及圖7是本發明之另一實施例之系統說明。
2．．．加熱器元件
4．．．多晶部分
5．．．非結晶部分
6．．．介電層
10．．．PCM元件
11．．．薄電阻區域
Claims (24)
- 一種相變記憶體裝置，該相變記憶體裝置包含一加熱器元件(2)及硫族化物材料之記憶體區域(3)，該記憶體區域具有電接觸及熱接觸該加熱器元件之一相變部分(5)且在該加熱器元件與該記憶體區域之一其餘部分(4)之間形成一第一電流路徑，該相變部分具有一大小及一不同於該其餘部分之電阻係數，該大小與儲存在該記憶體區域中之資訊相關，其特徵為在該記憶體區域(3)與一絕緣區域(6；46，48；61)之間的一電阻區域(11)，用以在該加熱器元件(2)與該記憶體元件(3)之該其餘部分(4)之間提供一平行電流路徑，其中該電阻區域(11)自該加熱器元件(2)突出且接觸該記憶體區域(3)。
- 如請求項1之相變記憶體裝置，其中該平行電流路徑具有一電阻，該電阻取決於該大小且比相變部分(5)低。
- 如請求項1或2之相變記憶體裝置，其中該電阻區域(11)係於該絕緣區域(6；46，48；61)與該記憶體區域(3)之間自該加熱器元件(2)之一上部邊緣延伸。
- 如請求項3之相變記憶體裝置，其中該電阻區域(11)具有一在金屬與多晶之間選擇之材料。
- 如請求項1或2之相變記憶體裝置，其中該電阻區域(11)具有一與該加熱器元件相同之材料。
- 如請求項1或2之相變記憶體裝置，其中該電阻區域(11)具有一不同於該加熱器元件(2)之材料。
- 如請求項1或2之相變記憶體裝置，其中該電阻區域(11)具有一從TiN、TiAlN及TiSiN中選擇之材料。
- 如請求項1或2之相變記憶體裝置，其中該電阻區域(11)具有一厚度低於10奈米。
- 如請求項1或2之相變記憶體裝置，其中該電阻區域(11)的厚度介於1及10奈米之間。
- 如請求項1或2之相變記憶體裝置，其中該電阻區域(11)的厚度介於4及5奈米之間。
- 如請求項1或2之相變記憶體裝置，其中該加熱器元件(2)是一藉由該絕緣區域(46，48)包圍之矛型元件，及該裝置包含一平坦記憶體堆疊(49)，該平坦記憶體堆疊(49)包含該電阻區域(11)及該記憶體區域(3)。
- 如請求項1或2之相變記憶體裝置，其中該絕緣區域包含一包圍該加熱器元件(2)之介電層(46)及延伸在該介電層上之一模層(61)，具有一錐形微渠溝，(62)之該模層使一較淺基底朝向該加熱器元件(2)及一記憶體堆疊(49)至少部分延伸在該錐形微渠溝中且包含該電阻區域(11)及該記憶體區域(3)。
- 一種系統，該系統包含：一處理器(510)；一耦合至該處理器之靜態隨機存取記憶體(560)；及一耦合至該處理器之記憶體(530)，該記憶體包含如請求項1-12中任一項之相變記憶體裝置(10)。
- 一種製造一相變記憶體裝置之方法，該方法包含形成一 加熱器元件(2)及形成一電接觸及熱接觸該加熱器元件之硫族化物材料之記憶體區域(3)，該記憶體區域具有一相變部分(5)朝向該加熱器元件，在該加熱器元件與該記憶體區域之一其餘部分(4)之間形成一第一電流路徑，該相變部分具有一大小及一不同於一其餘部分之電阻係數，該大小與儲存在該記憶體區域中之資訊相關，其特徵為在該記憶體區域(3)與一絕緣區域(6；46，48)之間形成一電阻區域(11)，用以在該加熱器元件(2)及該記憶體元件的該其餘部分(4)之間提供一平行電流路徑，其中該電阻區域(11)自該加熱器元件(2)突出且接觸該記憶體區域(3)。
- 如請求項14之方法，其中在形成該記憶體區域之前，在包圍該加熱器元件(2)之該絕緣區域(6；46，48)之上形成該電阻區域(11)且該電阻區域(11)自該加熱器元件之一上部邊緣延伸。
- 如請求項15之方法，其中該相變部分(5)具有一電阻係數比該其餘部分(4)之電阻係數高，且該電阻區域(11)具有一電阻係數比該相變部分(5)之電阻係數低。
- 如請求項14至16中任一項之方法，其中該電阻區域(11)具有一在金屬與多晶之間選擇之材料。
- 如請求項14至16中任一項之方法，其中該電阻區域(11)具有一與該加熱器元件相同之材料。
- 如請求項14至16中任一項之方法，其中該電阻區域(11)具有一從TiN、TiAlN及TiSiN中選擇之材料。
- 如請求項14至16中任一項之方法，其中該電阻區域(11)具有一厚度低於10奈米。
- 如請求項14至16中任一項之方法，其中該電阻區域(11)的厚度介於1及10奈米之間。
- 如請求項14至16中任一項之方法，其中該電阻區域(11)的厚度介於4及5奈米之間。
- 如請求項14至16中任一項之方法，其中形成該加熱器元件(2)包含形成該絕緣層(6；46；48)；在該絕緣層中形成一開口；在該開口中沈積一加熱層(2)；移除該開口外部之過量的加熱層以具有一平坦化表面；沈積一包含該電阻區域(11)及一硫族化物層(3)之層堆疊(49)；以一相同圖案化步驟圖案化該層堆疊以形成一包含該記憶體區域(3)及該電阻區域(11)之記憶體堆疊(49)。
- 如請求項14至16中任一項之方法，其中形成該加熱器元件(2)包含形成該絕緣層(46)；在該絕緣層中形成一開口；在該開口中沈積一加熱層(2)；移除該開口外部之過量的加熱層以具有一平坦化表面；在該平坦化表面之上沈積一模層(61)；在該模層中形成一錐形孔徑(62)，該孔徑具有一較淺基底接觸該加熱器元件；沈積一包含該電阻區域(11)及一硫族化物層(3)之層堆疊(49)；以一相同圖案化步驟圖案化該層堆疊(49)以形成一包含該記憶體區域(3)及電阻區域(11)之記憶體堆疊，該電阻區域(11)具有至少一部分在該錐形孔徑中。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP07425555A EP2034536B1 (en) | 2007-09-07 | 2007-09-07 | Phase change memory device for multibit storage |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200939467A TW200939467A (en) | 2009-09-16 |
| TWI419322B true TWI419322B (zh) | 2013-12-11 |
Family
ID=38859091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097134288A TWI419322B (zh) | 2007-09-07 | 2008-09-05 | 多位元儲存之相變記憶體裝置 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP2034536B1 (zh) |
| JP (1) | JP5613868B2 (zh) |
| KR (1) | KR101534500B1 (zh) |
| CN (1) | CN101442103B (zh) |
| DE (2) | DE602007010624D1 (zh) |
| TW (1) | TWI419322B (zh) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009021126A2 (en) | 2007-08-08 | 2009-02-12 | Universal Display Corporation | Benzo-fused thiophene or benzo-fused furan compounds comprising a triphenylene group |
| US8830722B2 (en) | 2011-08-25 | 2014-09-09 | Micron Technology, Inc. | Methods, apparatuses, and circuits for programming a memory device |
| US8988926B2 (en) | 2013-01-11 | 2015-03-24 | Micron Technology, Inc. | Method, system and device for phase change memory with shunt |
| GB2515100A (en) | 2013-06-14 | 2014-12-17 | Ibm | Phase-change memory cells |
| GB2515101A (en) | 2013-06-14 | 2014-12-17 | Ibm | Phase-change memory cells |
| GB2515567A (en) | 2013-06-28 | 2014-12-31 | Ibm | Phase-Change memory cells |
| KR20150043759A (ko) * | 2013-10-15 | 2015-04-23 | 에스케이하이닉스 주식회사 | 저항 변화 메모리 장치 및 그의 제조방법 |
| US9853229B2 (en) | 2013-10-23 | 2017-12-26 | University Of Southern California | Organic electroluminescent materials and devices |
| IT201900021606A1 (it) | 2019-11-19 | 2021-05-19 | St Microelectronics Srl | Dispositivo di memoria a cambiamento di fase e metodo di programmazione di un dispositivo di memoria a cambiamento di fase |
| US11283015B2 (en) | 2020-03-24 | 2022-03-22 | International Business Machines Corporation | Projected phase change memory devices |
| US11805711B2 (en) | 2020-09-28 | 2023-10-31 | International Business Machines Corporation | Phase-change memory (PCM) including liner reducing resistance drift |
| US11653578B2 (en) | 2020-12-01 | 2023-05-16 | International Business Machines Corporation | Phase-change material-based XOR logic gates |
| US11476418B2 (en) * | 2020-12-08 | 2022-10-18 | International Business Machines Corporation | Phase change memory cell with a projection liner |
| US11456415B2 (en) | 2020-12-08 | 2022-09-27 | International Business Machines Corporation | Phase change memory cell with a wrap around and ring type of electrode contact and a projection liner |
| US20230085288A1 (en) * | 2021-09-13 | 2023-03-16 | International Business Machines Corporation | Electrically insulated projection liner for ai device |
| US20230093604A1 (en) * | 2021-09-21 | 2023-03-23 | International Business Machines Corporation | Phase-change memory with embedded air gap |
| US20230098562A1 (en) * | 2021-09-29 | 2023-03-30 | International Business Machines Corporation | Phase change memory cell sidewall projection liner |
| US20230105007A1 (en) * | 2021-10-04 | 2023-04-06 | International Business Machines Corporation | Artificial intelligence (ai) devices with improved thermal stability and scaling behavior |
| IT202200001130A1 (it) | 2022-01-24 | 2023-07-24 | St Microelectronics Srl | Cella di memoria a cambiamento di fase con struttura asimmetrica, dispositivo di memoria includente la cella di memoria a cambiamento di fase, e metodo per fabbricare la cella di memoria a cambiamento di fase |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW579593B (en) * | 2001-08-31 | 2004-03-11 | Ovonyx Inc | Elevated pore phase-change memory |
| TW594989B (en) * | 2001-08-31 | 2004-06-21 | Intel Corp | Multiple layer phase-change memory and method of forming a phase-change memory |
| US20040195604A1 (en) * | 2003-04-02 | 2004-10-07 | Young-Nam Hwang | Phase-change memory devices and methods for forming the same |
| US20050139816A1 (en) * | 2003-12-30 | 2005-06-30 | Won-Cheol Jeong | Memory devices having sharp-tipped phase change layer patterns and methods of forming the same |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5406509A (en) * | 1991-01-18 | 1995-04-11 | Energy Conversion Devices, Inc. | Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom |
| US5166758A (en) * | 1991-01-18 | 1992-11-24 | Energy Conversion Devices, Inc. | Electrically erasable phase change memory |
| EP1557875A1 (en) | 2003-12-29 | 2005-07-27 | STMicroelectronics S.r.l. | Process for forming tapered trenches in a dielectric material |
| EP1675183A1 (en) | 2004-12-21 | 2006-06-28 | STMicroelectronics S.r.l. | Phase change memory cell with diode junction selection and manufacturing method thereof |
| US7488968B2 (en) * | 2005-05-05 | 2009-02-10 | Ovonyx, Inc. | Multilevel phase change memory |
| KR100794654B1 (ko) * | 2005-07-06 | 2008-01-14 | 삼성전자주식회사 | 상 변화 메모리 장치 및 그것의 프로그램 방법 |
| TWI290369B (en) * | 2005-07-08 | 2007-11-21 | Ind Tech Res Inst | Phase change memory with adjustable resistance ratio and fabricating method thereof |
| EP1764847B1 (en) * | 2005-09-14 | 2008-12-24 | STMicroelectronics S.r.l. | Ring heater for a phase change memory device |
| JP2007165710A (ja) * | 2005-12-15 | 2007-06-28 | Elpida Memory Inc | 不揮発性メモリ素子の製造方法 |
| JP4691454B2 (ja) * | 2006-02-25 | 2011-06-01 | エルピーダメモリ株式会社 | 相変化メモリ装置およびその製造方法 |
-
2007
- 2007-09-07 EP EP07425555A patent/EP2034536B1/en active Active
- 2007-09-07 DE DE602007010624T patent/DE602007010624D1/de active Active
-
2008
- 2008-09-04 DE DE102008041810A patent/DE102008041810A1/de not_active Withdrawn
- 2008-09-05 TW TW097134288A patent/TWI419322B/zh active
- 2008-09-08 KR KR1020080088382A patent/KR101534500B1/ko active IP Right Grant
- 2008-09-08 JP JP2008261125A patent/JP5613868B2/ja active Active
- 2008-09-08 CN CN200810212331.6A patent/CN101442103B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW579593B (en) * | 2001-08-31 | 2004-03-11 | Ovonyx Inc | Elevated pore phase-change memory |
| TW594989B (en) * | 2001-08-31 | 2004-06-21 | Intel Corp | Multiple layer phase-change memory and method of forming a phase-change memory |
| US20040195604A1 (en) * | 2003-04-02 | 2004-10-07 | Young-Nam Hwang | Phase-change memory devices and methods for forming the same |
| US20050139816A1 (en) * | 2003-12-30 | 2005-06-30 | Won-Cheol Jeong | Memory devices having sharp-tipped phase change layer patterns and methods of forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090027152A (ko) | 2009-03-16 |
| KR101534500B1 (ko) | 2015-07-06 |
| JP2009071314A (ja) | 2009-04-02 |
| CN101442103A (zh) | 2009-05-27 |
| TW200939467A (en) | 2009-09-16 |
| CN101442103B (zh) | 2014-02-19 |
| DE102008041810A1 (de) | 2009-04-16 |
| EP2034536B1 (en) | 2010-11-17 |
| JP5613868B2 (ja) | 2014-10-29 |
| DE602007010624D1 (de) | 2010-12-30 |
| EP2034536A1 (en) | 2009-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI419322B (zh) | 多位元儲存之相變記憶體裝置 | |
| US8404514B2 (en) | Fabricating current-confining structures in phase change memory switch cells | |
| KR101486984B1 (ko) | 가변 저항 메모리 소자 및 그 형성방법 | |
| KR100808365B1 (ko) | 상 변화 메모리 셀 내에 상 변화층 형성 | |
| EP1729355B1 (en) | Self-aligned process for manufacturing phase change memory cells | |
| US7227171B2 (en) | Small area contact region, high efficiency phase change memory cell and fabrication method thereof | |
| US7863596B2 (en) | Ring heater for a phase change memory device | |
| US8377741B2 (en) | Self-heating phase change memory cell architecture | |
| US8426967B2 (en) | Scaled-down phase change memory cell in recessed heater | |
| KR101613217B1 (ko) | Ｐｒａｍ의 다이아몬드 타입 쿼드-저항기 셀들 | |
| US20070131980A1 (en) | Vacuum jacket for phase change memory element | |
| WO2006069933A1 (en) | Phase change memory and manufacturing method thereof | |
| US8476612B2 (en) | Method for forming a lateral phase change memory element | |
| US20060098524A1 (en) | Forming planarized semiconductor structures | |
| US8067260B1 (en) | Fabricating sub-lithographic contacts | |
| WO2010118346A2 (en) | Shallow trench type quadri-cell of phase-change random access memory (pram) | |
| US7985693B2 (en) | Method of producing phase change memory device | |
| KR20070058054A (ko) | 상변화 메모리 장치의 제조 방법 | |
| EP1710850B1 (en) | Lateral phase change memory |