TWI416856B - 使用較高電壓供應位準之低電壓邏輯運算 - Google Patents

使用較高電壓供應位準之低電壓邏輯運算 Download PDF

Info

Publication number
TWI416856B
TWI416856B TW094140259A TW94140259A TWI416856B TW I416856 B TWI416856 B TW I416856B TW 094140259 A TW094140259 A TW 094140259A TW 94140259 A TW94140259 A TW 94140259A TW I416856 B TWI416856 B TW I416856B
Authority
TW
Taiwan
Prior art keywords
module
communication
converter
node
processing system
Prior art date
Application number
TW094140259A
Other languages
English (en)
Other versions
TW200642245A (en
Inventor
Sutardja Sehat
Original Assignee
Marvell World Trade Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Marvell World Trade Ltd filed Critical Marvell World Trade Ltd
Publication of TW200642245A publication Critical patent/TW200642245A/zh
Application granted granted Critical
Publication of TWI416856B publication Critical patent/TWI416856B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks
    • H02J1/08—Three-wire systems; Systems having more than three wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0014—Circuits for equalisation of charge between batteries
    • H02J7/0016—Circuits for equalisation of charge between batteries using shunting, discharge or bypass circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1731—Optimisation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Dc-Dc Converters (AREA)
  • Logic Circuits (AREA)

Description

使用較高電壓供應位準之低電壓邏輯運算
本發明涉及使用較高電壓供應位準和較低電流位準的低壓複合邏輯巨集(complex logic macro)和/或模組之操作。
在過去的十年間，互補金屬氧化物半導體(CMOS)製程轉換經由更多數目的電晶體整合而產生了更小的裝置。例如，當前的微處理器比十年前製造的微處理器的功能強大千倍以上。
微處理器的功率消耗也在增加。現在，一些微處理器的功耗超過100W。使用低壓CMOS製程製造之現代處理器採用的供應電壓位準很少超過1V。因此，基於CMOS的微處理器需要超過100A的電流位準。
實體阻礙開始限制流經這些裝置的電流量。一個障礙涉及與功率在這些微處理器中的分佈有關的電壓降。晶片封裝件和/或印刷電路板(PCB)電力平面之1 mΩ的寄生電阻能產生100mV的電壓降。事實上，在不顯著增加材料和相關處理成本的條件下將寄生電阻降低到小於1 MΩ是非常困難的。
例如，典型半導體封裝件中的金接合導線的電阻在直徑1微米長度5mm時具有約100 MΩ的電阻。為了將總電力電阻限制在1 MΩ以下，各個電源連接(VDD 和VSS )必須被限制為小於0.5 MΩ。該方法需要超過400個接合導線。由於寄生電阻的其他來源，將需要更多的接合導線。
一種方法去除了接合導線並且使用覆晶封裝技術。該方法解決了封裝電阻問題中的部分問題。其他考慮的事項包括半導體本身中的金屬電阻、覆晶封裝件的金屬電阻以及印刷電路板(PCB)的金屬電阻還必須相互適應。隨著晶片繼續縮小，佈線的迹線必須做得更窄。結果，必須使用更薄的金屬材料，而這又增加了寄生電阻。
一種電路包括第一模組和與第一模組通信的第二模組。第一和第二模組在第一和第二參考電位之間串聯。電流平衡模組與第一和第二模組之間的節點通信，並且減小第一和第二模組之間的電流消耗差異。
在其他方面，電流平衡模組包括降壓轉換器(buck converter)。降壓轉換器包括與第三參考電位通信的傳導開關。自由轉動開關(freewheeling switch)與第四參考電位和傳導開關通信。電感元件與傳導開關和自由轉動開關以及節點通信。電容元件與第四參考電位和節點通信。
在其他方面，電流平衡模組包括2：1 DC/DC轉換器。此2：1 DC/DC轉換器包括第一和第二傳導開關。第一和第二電感元件與第一和第二傳導開關通信。第一和第二自由轉動開關與第一和第二傳導開關通信，以在非導電時段期間提供一條電流路徑。此2：1 DC/DC轉換器還包括驅動信號產生器，用於產生此控制第一和第二傳導開關和自由轉動開關的驅動信號。第一和第二電感元件纏繞在一個公用的芯上。第一和第二傳導開關、第一和第二電感元件、以及第一和第二自由轉動開關以降壓式配置連接，使得輸出電壓約為輸入電壓振幅的一半。
在其他方面，電流平衡模組包括平衡開關電容裝置。平衡開關電容裝置包括具有第一端和第二端的第一電容元件，其中第一電容元件的第一端與第一模組和第一參考電位通信，第一電容元件的第二端與節點通信。第二電容元件具有與第二模組和第二參考電位通信的第一端以及與節點通信的第二端。第三電容元件具有第一和第二端。多個開關將第一、第二和第三電容選擇性連接到第一和第二模組以及選擇性地斷開連接，來平衡第一和第二模組的電流消耗。多個開關包括第一開關、第二開關、第三開關以及第四開關，其中第一開關具有與第一電容元件的第一端通信的第一端以及與第三電容元件的第一端通信的第二端，第二開關具有與第二電容元件的第一端通信的第一端以及與第三電容元件的第二端通信的第二端，第三開關具有與第三電容元件的第一端通信的第一端以及與節點通信的第二端，第四開關具有與第三電容元件的第二端通信的第一端以及與節點通信的第二端。驅動信號產生器產生用來控制多個開關的驅動信號。
在其他方面，電流平衡模組包括線性推挽式(push-pull)調節器。線性推挽式調節器包括第一和第二線性推挽式調節器。第一級線性推挽式調節器包括第一運算放大器(opamp)、具有與第一運算放大器的輸出通信的控制輸入的第一電晶體、與第三參考電位通信的第一端子、以及與節點通信的第二端子。第二級線性推挽式調節器包括第二運算放大器(opamp)、具有與第二運算放大器的輸出通信的控制輸入的第二電晶體、與節點通信的第一端子、以及與第四參考電位通信的第二端子。線性推挽式調節器還包括具有第一端和第二端的電阻 元件，電阻元件的第一端與第一和第二運算放大器的第一輸入通信，電阻元件的第二端與節點通信。
在其他方面，電流平衡模組包括磁滯比較器(hysteresis comparator)模組。磁滯比較器模組包括可調偏移模組、可調帶寬模組和/或可調延遲模組中的至少一個。電路是積體電路。
在其他方面，DC/DC轉換器接收輸入信號並產生輸出信號。第二2：1 DC/DC轉換器具有與DC/DC轉換器的輸出通信的輸入以及與2：1 DC/DC轉換器的輸入通信的輸出。
在其他方面，提供了第三和第四模組。第一、第二、第三和第四模組在第一和第二參考電位之間串聯。電流平衡模組包括第一2：1 DC/DC轉換器，第一2：1 DC/DC轉換器與第一參考電位、第一和第二模組之間的第一節點、以及第二和第三模組之間的第二節點通信。第二2：1 DC/DC轉換器與第二節點、第三和第四模組之間的第三節點以及第二參考電位通信。第三2：1 DC/DC轉換器與第一參考電位、第二節點和第二參考電位通信。
在其他方面，一種設備包括電路，並且進一步包括N對電路。第一模組包括N對電路中的一對的第一電路。第二模組包括N對電路中的一對的第二電路。N對電路包括處理電路。第三模組包括N對電路中的另一對的第一電路。第四模組包括N對電路中的另一對的第二電路。第三和第四模組在第一和第二參考電位之間串聯，並且電流平衡模組與第三和第四模組之間的節點通信。在其他方面，一種包括設備的通信設備，其中第一、第二、第三和第四模組包括信號處理模組。第一、第二、第三和第四模組包括圖形管道模組。
在其他方面，一種處理系統包括設備。第一模組包括第一中央處理單元(CPU)並且第二模組包括第二CPU。作業系統與第一和第二CPU通信，並且執行第一和第二CPU的負載平衡和/或扼流中的至少一個，以減小第一和第二CPU之間的電流消耗差異。
在其他方面，第一和第二CPU都是由單個積體電路實現的。電流平衡模組包括具有第一和第二電感器的2：1 DC/DC轉換器。2：1 DC/DC轉換器中除第一和第二電感器之外的元件是由積體電路實現的。
在其他方面，一種系統包括處理系統，並且進一步包括印刷電路板(PCB)、佈置在PCB上的第一和第二插口、以及從積體電路伸出並被第一和第二插口接收的接腳。第一和第二電感器被附接到積體電路，並且被佈置在積體電路和PCB 之間。
一種網路設備包括第一通道模組、與第一通道模組串聯的第二通道模組、與第二通道模組串聯的第三通道模組、以及與第三通道模組串聯的第四通道模組。第一和第四通道模組串聯在第一和第二參考電位之間。第一、第二、第三和第四通道模組功能上是等同的。
在其他方面，一種電流平衡模組與第一和第二通道模組之間、第二和第三通道模組之間以及第三和第四通道模組之間的節點通信，並且減小第一、第二、第三和第四通道模組之間的電流消耗差異。該網路設備是1000Base-T相容的。該網路設備是10GBase-T相容的。
在其他方面，電流平衡模組包括降壓轉換器。電流平衡模組包括2：1 DC/DC轉換器。電流平衡模組包括平衡開關電容裝置。電流平衡模組包括線性推挽式調節器。電流平衡模組包括磁滯比較器模組。
一種處理系統包括第一處理模組以及與第一處理模組通信的第二處理模組。第一和第二處理模組串聯在第一和第二參考電位之間。作業系統與第一和第二處理模組通信，並且執行第一和第二處理模組的負載平衡和/或扼流中的至少一個，以減小第一和第二處理模組之間的電流消耗差異。
在其他方面，電流平衡模組與第一和第二處理模組之間的節點通信，並且減小第一和第二處理模組之間的電流消耗差異。
在其他方面，電流平衡模組包括降壓轉換器。電流平衡模組包括2：1 DC/DC轉換器。電流平衡模組包括平衡開關電容裝置。電流平衡模組包括線性推挽式調節器。電流平衡模組包括磁滯比較器模組。第一和第二處理模組包括第一和第二圖形管道模組。
第一和第二處理模組都是由單個積體電路實現的。電流平衡模組包括具有第一和第二電感器的2：1 DC/DC轉換器。2：1 DC/DC轉換器中除第一和第二電感器之外的元件是由積體電路實現的。
一種系統包括處理系統，並且進一步包括印刷電路板(PCB)、佈置在PCB上的第一和第二插口、以及從積體電路伸出並被第一和第二插口接收的接腳。第一和第二電感器被附接到積體電路，並且被佈置在積體電路和PCB之間。
一種電路包括在第一和第二參考電位之間串聯的2n 個模組。2n -1個節點被設置在2n 個模組的相鄰兩個模組之間。2n -1個2：1 DC/DC轉換器與2n -1個節點中的相應一個通信。
在其他方面，2n -1個2：1 DC/DC轉換器佈置在n個分支中。第一分支包括2n -1個2：1 DC/DC轉換器中的一個，第二分支包括2n -1個2：1 DC/DC轉換器中的兩個，並且第n分支包括2n -1個2：1 DC/DC轉換器中的2n-1 個。模組包括複合邏輯巨集。模組包括專用積體電路(ASIC)。模組包括處理模組。
一種方法，包括：使用第一模組執行第一功能；使用與第一模組通信的第二模組來執行第二功能，在第一和第二參考電位之間串聯第一和第二模組；以及減小第一和第二模組之間的電流消耗差異。
在其他方面，方法包括使用降壓轉換器來執行減小步驟。方法包括使用2：1 DC/DC轉換器來執行減小步驟。方法包括使用平衡開關電容裝置來執行減小步驟。方法包括使用線性推挽調節模組來執行減小步驟。方法包括使用磁滯比較器模組執行減小步驟。
一種操作網路設備的方法，包括提供第一通信通道；提供與第一通信通道串聯的第二通信通道；提供與第二通信通道串聯的第三通信通道；以及提供與第三通信通道串聯的第四通信通道。第一和第四通信通道串聯在第一和第二參考電位之間，並且其中第一、第二、第三和第四通信通道功能上是等同的。
在其他方面，方法包括減小第一、第二、第三和第四通信通道之間的電流消耗差異。網路設備是1000Base-T相容的。該網路設備是10GBase-T相容的。
在其他方面，方法包括使用降壓轉換器來執行減小步驟。方法包括使用2：1 DC/DC轉換器來執行減小步驟。方法包括使用平衡開關電容裝置來執行減小步驟。方法包括使用線性推挽調節模組來執行減小步驟。方法包括使用磁滯比較器模組執行減小步驟。
一種方法，包括提供第一處理模組；提供與第一處理模組通信的第二處理模組，其中第一和第二處理模組串聯在第一和第二參考電位之間；以及執行第一和第二處理模組的負載平衡和/或扼流中的至少一個，以減小第一和第二處理模組之間的電流消耗差異。
在其他方面，方法包括減小第一和第二處理模組之間的電流消耗差異。
在其他方面，方法包括使用降壓轉換器來執行減小步驟。方法包括使用2：1 DC/DC轉換器來執行減小步驟。方法包括使用平衡開關電容裝置來執行減小步驟。方法包括使用線性推挽調節模組來執行減小步驟。方法包括使用磁滯比較器模組執行減小步驟。
第一和第二處理模組都是由單個積體電路實現的。2：1 DC/DC轉換器包括第 一和第二電感器。2：1 DC/DC轉換器中除第一和第二電感器之外的元件是由積體電路實現的。
第一和第二插口被佈置在PCB上，並且接腳從積體電路中伸出並被第一和第二插口接收。第一和第二電感器被附接到積體電路並且被佈置在積體電路和PCB之間。
一種方法，包括提供在第一和第二參考電位之間串聯的2n 個模組；提供被設置在2n 個模組的相鄰兩個模組之間的2n -1個節點；以及提供用於進行變換的2n -1個2：1 DC/DC轉換器，其中2n -1個2：1 DC/DC轉換器中的每個與2n -1個節點中的相應一個通信。
在其他方面，2n -1個2：1 DC/DC轉換器佈置在n個分支中。第一分支包括2n -1個2：1 DC/DC轉換器中的一個，第二分支包括2n -1個2：1 DC/DC轉換器中的兩個，並且第n分支包括2n -1個2：1 DC/DC轉換器中的2n-1 個。2n 個模組包括複合邏輯巨集。2n 個模組包括專用積體電路(ASIC)。2n 個模組包括處理模組。
一種電路，包括用於執行第一功能的第一裝置；以及用於執行第二功能且與第一裝置通信的第二裝置。第一和第二裝置串聯在第一和第二參考電位之間。電流平衡裝置與第一和第二裝置之間的節點通信，並且減小第一和第二裝置之間的電流消耗差異。
在其他方面，電流平衡裝置包括降壓轉換器。降壓轉換器包括與第三參考電位通信的開關用傳導開關裝置。開關用自由轉動開關裝置與第四參考電位和傳導開關裝置通信。用於提供電感的電感裝置與傳導開關裝置和自由轉動開關裝置以及節點通信。用於提供電容的電容裝置與第四參考電位和節點通信。
在其他方面，電流平衡裝置包括變換用2：1 DC/DC變換裝置。2：1 DC/DC變換裝置包括開關用的第一和第二傳導開關裝置。用於提供電感的第一和第二電感裝置與第一和第二傳導開關裝置通信。開關用的第一和第二自由轉動開關裝置與第一和第二傳導開關裝置通信，以在非導電時段期間提供電流路徑。2：1 DC/DC變換裝置還包括驅動信號產生裝置，用於產生控制第一和第二傳導開關裝置和自由轉動開關裝置的驅動信號。第一和第二電感裝置纏繞在一個公用的蕊上。第一和第二傳導開關裝置、第一和第二電感裝置、以及第一和第二自由轉動開關裝置以降壓式配置連接，使得輸出電壓約為輸入電壓振幅的一半。
在其他方面，電流平衡裝置包括用於開關電容的平衡切換式電容裝置。平 衡切換式電容裝置包括具有第一端和第二端的用於提供電容的第一電容裝置，其中第一電容裝置的第一端與第一裝置和第一參考電位通信，第一電容裝置的第二端與節點通信。用於提供電容的第二電容裝置具有與第二裝置和第二參考電位通信的第一端以及與節點通信的第二端。用於提供電容的第三電容裝置具有第一和第二端。開關用的多個開關裝置將第一、第二和第三電容裝置選擇性連接到第一和第二裝置以及選擇性地斷開連接，來平衡第一和第二裝置的電流消耗。多個開關裝置包括開關用的第一開關裝置、第二開關裝置、第三開關裝置以及第四開關裝置，其中第一開關裝置具有與第一電容裝置的第一端通信的第一端以及與第三電容裝置的第一端通信的第二端，第二開關裝置具有與第二電容裝置的第一端通信的第一端以及與第三電容裝置的第二端通信的第二端，第三開關裝置具有與第三電容裝置的第一端通信的第一端以及與節點通信的第二端，第四開關裝置具有與第三電容裝置的第二端通信的第一端以及與節點通信的第二端。驅動信號產生裝置產生用來控制多個開關裝置的驅動信號。
在其他方面，電流平衡裝置包括調節用的線性推挽調節裝置。線性推挽調節裝置包括第一和第二線性推挽式調節器。第一級線性推挽式調節器包括第一運算放大器(opamp)、具有與第一運算放大器的輸出通信的控制輸入的第一電晶體、與第三參考電位通信的第一端子、以及與節點通信的第二端子。第二級線性推挽式調節器包括第二運算放大器(opamp)、具有與第二運算放大器的輸出通信的控制輸入的第二電晶體、與節點通信的第一端子、以及與第四參考電位通信的第二端子。線性推挽調節裝置還包括具有第一端和第二端的電阻元件，電阻元件的第一端與第一和第二運算放大器的第一輸入通信，電阻元件的第二端與節點通信。
在其他方面，電流平衡裝置包括用於平衡電流的磁滯比較器裝置。磁滯比較器裝置包括用於調整偏置的可調偏置裝置、用於調整帶寬的可調帶寬裝置和/或用於調整延遲的可調延遲裝置中的至少一個。
在其他方面，電路是積體電路。變換用的DC/DC變換裝置接收輸入信號並產生輸出信號。變換用的第二2：1 DC/DC變換裝置具有與DC/DC變換裝置的輸出通信的輸入以及與2：1 DC/DC變換裝置的輸入通信的輸出。
在其他方面，電路包括用於執行第三和第四功能的第三和第四裝置。第一、第二、第三和第四裝置在第一和第二參考電位之間串聯。電流平衡裝置包括變換用的第一2：1 DC/DC變換裝置、第二2：1 DC/DC變換裝置和第三2：1 DC/DC 變換裝置，第一2：1 DC/DC變換裝置與第一參考電位、第一和第二裝置之間的第一節點、以及第二和第三裝置之間的第二節點通信。第二2：1 DC/DC變換裝置與第二節點、第三和第四裝置之間的第三節點以及第二參考電位通信。第三2：1 DC/DC變換裝置與第一參考電位、第二節點和第二參考電位通信。
一種設備，包括電路，並且進一步包括N對電路。第一裝置包括N對電路中的一對的第一電路，並且第二裝置包括N對電路中的一對的第二電路。N對電路包括處理用的處理裝置。用於執行第三功能的第三裝置包括N對電路中的另一對的第一電路。用於執行第四功能的第四裝置包括N對電路中的另一對的第二電路。第三和第四裝置在第一和第二參考電位之間串聯，並且電流平衡裝置與第三和第四裝置之間的節點通信。第一、第二、第三和第四裝置包括處理用的信號處理裝置。
在其他方面，圖形處理單元(GPU)包括設備。第一、第二、第三和第四裝置包括用於處理圖形的圖形管道裝置。
在其他方面，一種處理系統包括設備。第一裝置包括處理用的第一處理裝置並且第二裝置包括處理用的第二處理裝置。作業系統與第一和第二處理裝置通信，並且執行第一和第二處理裝置的負載平衡和/或扼流中的至少一個，以減小第一和第二處理裝置之間的電流消耗差異。第一和第二處理裝置都是由單個積體電路實現的。
在其他方面，電流平衡裝置包括具有第一和第二電感裝置的變換用2：1 DC/DC變換裝置。2：1 DC/DC變換裝置中除第一和第二電感裝置之外的元件是由積體電路實現的。一種系統包括處理系統，並且進一步包括印刷電路板(PCB)、佈置在PCB上的第一和第二插口、以及從積體電路伸出並被第一和第二插口接收的接腳。第一和第二電感裝置被附接到積體電路，並且被佈置在積體電路和PCB之間。
一種網路設備包括用於提供第一通信通道的第一通道裝置、與第一通道裝置串聯用於提供第二通信通道的第二通道裝置、與第二通道裝置串聯用於提供第三通信通道的第三通道裝置、以及與第三通道裝置串聯用於提供第四通信通道的第四通道裝置。第一和第四通道裝置串聯在第一和第二參考電位之間，並且第一、第二、第三和第四通道裝置在功能上是等同的。
在其他方面，一種用於平衡電流的電流平衡裝置與第一和第二通道裝置之間、第二和第三通道裝置之間以及第三和第四通道裝置之間的節點通信，並且 減小第一、第二、第三和第四通道裝置之間的電流消耗差異。該網路設備是1000Base-T相容的。該網路設備是10GBase-T相容的。
在其他方面，電流平衡裝置包括降壓轉換器。電流平衡裝置包括變換用的2：1 DC/DC變換裝置。電流平衡裝置包括用於開關電容的平衡切換式電容裝置。電流平衡裝置包括調節用的線性推挽調節裝置。電流平衡裝置包括用於平衡電流的磁滯比較器裝置。磁滯比較器裝置包括用於調整偏置的可調偏置裝置、用於調整帶寬的可調帶寬裝置和/或用於調整延遲的可調延遲裝置中的至少一個。
一種處理系統包括處理用的第一處理裝置以及與第一處理裝置通信的處理用第二處理裝置。第一和第二處理裝置串聯在第一和第二參考電位之間。用於提供作業系統的操作裝置與第一和第二處理裝置通信，並且執行第一和第二處理裝置的負載平衡和/或扼流中的至少一個，以減小第一和第二處理裝置之間的電流消耗差異。
在其他方面，電流平衡裝置與第一和第二處理裝置之間的節點通信，並且減小第一和第二處理裝置之間的電流消耗差異。
在其他方面，電流平衡裝置包括降壓轉換器。電流平衡裝置包括變換用的2：1 DC/DC變換裝置。電流平衡裝置包括用於開關電容的平衡切換式電容裝置。電流平衡裝置包括調節用的線性推挽調節裝置。電流平衡裝置包括用於平衡電流的磁滯比較器裝置。磁滯比較器裝置包括用於調整偏置的可調偏置裝置、用於調整帶寬的可調帶寬裝置和/或用於調整延遲的可調延遲裝置中的至少一個。處理裝置包括用於處理圖形的圖形管道裝置。
第一和第二處理裝置都是由單個積體電路實現的。電流平衡裝置包括具有用於提供電感的第一和第二電感裝置的變換用2：1 DC/DC變換裝置。2：1 DC/DC變換裝置中除第一和第二電感裝置之外的元件是由積體電路實現的。
一種系統包括處理系統，並且進一步包括印刷電路板(PCB)、佈置在PCB上的第一和第二插口、以及從積體電路伸出並被第一和第二插口接收的接腳。第一和第二電感器被附接到積體電路，並且被佈置在積體電路和PCB之間。
一種電路包括：在第一和第二參考電位之間串聯且用於分別執行2n 個功能的2n 個裝置，被設置在2n 個裝置的相鄰兩個裝置之間的2n -1個節點，以及變換用的2n -1個2：1 DC/DC變換裝置。2n -1個2：1 DC/DC變換裝置中的每個與2n -1個節點中的相應一個通信。
在其他方面，2n -1個2：1 DC/DC變換裝置佈置在n個分支中。第一分支包 括2n -1個2：1 DC/DC變換裝置中的一個，第二分支包括2n -1個2：1 DC/DC變換裝置中的兩個，並且第n分支包括2n -1個2：1 DC/DC變換裝置中的2n-1 個。2n 個裝置包括複合邏輯巨集、專用積體電路(ASIC)和/或處理用的處理裝置。
通過下文的詳細說明，本發明可應用的其他領域將變得清楚。應當理解，用於說明本發明優選實施方式的詳細說明和具體實施例僅僅是用於舉例說明的目的，而不是想要限制本發明的範圍。
以下對(一個或多個)優選實施例的說明僅僅是示例性的，並不是要限制本發明及其應用或使用。為了清楚起見，附圖中將使用相同的標號來標識相似的元件。如這裏所使用的，術語模組指的是專用積體電路(ASIC)、電子電路、執行一個或多個軟體或韌體程式的處理器(共用、專用或組)與記憶體、微處理器子系統、組合邏輯電路、複合邏輯巨集和/或提供所描述的功能的其他適當元件。
參考第1A圖和第1B圖，本發明使多組裝置(例如複合邏輯巨集和/或模組)彼此上下堆疊以克服實際的寄生電阻障礙。在第1A圖中，複合邏輯巨集20和24彼此上下堆疊並且被連接在VDD 和VL 之間。在一些實現方式中，VL 可以是地。在第1B圖中，模組30和34彼此上下堆疊並且被連接在VDD 和VL 之間。如果複合邏輯巨集20和24或模組30和34的複合度被大致分為兩等份，並且如果這兩半部分大致相等地操作，則電流需求將大致為非堆疊裝置的一半。
堆疊裝置可以在非堆疊裝置之兩倍電壓操作。然而，不能保證複合邏輯巨集20和24或模組30和34兩者將消耗基本相同的電流位準。這似乎是幾乎不可能解決的問題，除非能使得兩半部分吸收基本相同的電流量。實際上沒有辦法保證這兩半部分的電壓降是施加到整個裝置上的總電壓的一半。
現在參考第2A圖和第2B圖，根據本發明的電流平衡模組50被連接到VDD 、VL 和/或邏輯巨集20和24或模組30和34之間的節點52中的至少一個。電流平衡模組50嘗試平衡供應到邏輯巨集20和24或模組30和34的電流量。具體而言，電流平衡模組50將約1/2的(VDD -VL )供應到第2A圖中的複合邏輯巨集20和24中的每個或第2B圖中的模組30和34中的每個。示例性電流平衡模組50包括降壓轉換器、2：1 DC/DC轉換器、線性推挽式調節器、低壓降(low drop-out，LDO)調節器、平衡切換式電容裝置、切換式電感裝置、電容/電感 裝置、磁滯比較器和/或其他類似裝置，這將在下文進一步描述。
參考第3A圖和第3B圖，所示出的堆疊的複合邏輯巨集或模組由降壓轉換器68進行平衡。降壓轉換器68可以具有第3A圖和3B所示的拓撲結構以及/或者任何其他適當的拓撲結構。降壓轉換器68包括傳導開關70和自由轉動開關72。控制模組73產生用於開關70和72的驅動信號。控制模組73可以感應節點52處的電壓和/或電流，並基於此來控制開關。在一些實現方式中，開關70和72具有相反狀態。電感元件78的一端連接在開關70和72之間，另一端連接在複合邏輯巨集20和24或模組30和34之間。降壓轉換器68吸收或發出電流以提供平衡。
現在參考第4A圖和第4B圖，顯示一種實現方式，用於在兩半部分之間平衡電流從而使這兩半部分上看到的電壓大致相等。在第4A圖中，平衡動作是通過了利用耦接電感器104的2：1 DC/DC轉換器100完成的。進一步的操作細節在2003年10月24日遞交的美國專利申請案號No.10/693,787“Voltage Regulator”中進行了闡述，該專利申請通過引用全文結合於此。
2：1 DC/DC轉換器100包括以180度的相位差操作的兩個降壓轉換器，以從輸入電壓VDD 產生輸出電壓VOUT 。每個降壓轉換器包括傳導開關110a或110b、自由轉動開關114a或114b、以及電感器104a或104b。輸出電容118對每個降壓轉換器的輸出電壓濾波。由於是可以忽略的漣波電流，所以輸出電容118的值可以被減小。此外，由於2：1 DC/DC轉換器100的輸入和輸出之間的緊密耦接，輸入處的任何電容都與輸出電容118協同操作，以有效提供輸出處負載的並聯電容。控制模組119產生用於開關110a、110b、114a和114b的驅動信號。控制模組119可以感應節點52處的電壓或電流，並且基於此來控制開關。
啟動電路130選擇性地被提供，以確保節點52在啟動期間被保持在小於VDD 的電壓處。在一些實現方式中，節點在啟動期間被保持在約VDD /2。在一些實現方式中，啟動電路130包括一個或多個電容器。或者，VDD 可以在啟動期間增加或斜坡上升來防止模組兩端的過電壓，並確保節點52處於在啟動期間被保持在約VDD /2以及/或者小於臨界值電壓VTH (臨界值電壓VTH 小於VDD )中的至少一種情形。臨界值VTH 應當小於將引起巨集和/或模組損壞的電壓。
在第4B圖中，第4A圖的輸出電容118被標示為118B。可選地可以添加另一電容118A以確保巨集和/或模組在啟動期間接收不超過VTH 和/或約VDD /2的電壓。或者，VDD 可以在啟動期間增加或斜坡上升來防止巨集和/或模組兩端的過電 壓。還可以使用其他在啟動期間限制電壓的方法。在一些實現方式中，電容的電容值被設置為基本相等。
在一些實現方式中，電感器104a和104b可以緊密耦接在一起，並且具有約為1的耦接係數K。電感器104a和104b可以纏繞在共用的磁蕊上以形成提供了電感器104a和104b之間的高耦接係數的電感器元件104。選擇電感器繞組的極性，使得流經電感器104a和104b的DC電流大致抵消，從而約為零的DC電流流經電感器元件104的磁芯。因此，電感器104a和104b可以使用由低磁導率材料製成的較小尺寸的芯，使得電感器元件104的尺寸(體積)更小並且成本降低。此外，考慮到瞬態負載電流，2：1 DC/DC轉換器100的瞬態回應由於各電感的抵消而得到改進。
任何過量電流，不管是來自還是進入堆疊的複合邏輯巨集20和24或模組30和34的節點52，都將被2：1 DC/DC轉換器100以接近95%的效率吸收回主電源。在啟動後，2：1 DC/DC轉換器100保證複合邏輯巨集20和24或模組30和34的兩半部分上看到的電壓大致相等。假定這兩半部分在電流位準方面具有最高25%的不匹配，則2：1 DC/DC轉換器100需要吸收或發出整個裝置的一半的電流的25%，或者整個電流的1/8。
參考初始電流需求為100A的微處理器示例，2：1 DC/DC轉換器100需要吸收或者發出小於12.5A的電流。這可以容易地利用微處理器晶片內的整合功率MOSFET以及安裝在微處理器封裝件之下的單個1：1耦接電感器104來實現，如下面描述的第13A圖~13C圖所示出的那樣。
在2004年3月26日提出申請之美國專利申請案號No.10/810,452“Voltage Regulator”、2003年10月24日提出申請之美國專利申請案號No.10/693,787“Voltage Regulator”以及2004年1月8日遞交的美國專利申請No.10/754,187“Digital Low Dropout Regulator”中示出並說明了其他適當的降壓轉換器和2：1轉換器拓撲結構，它們通過引用全文結合於此。
現在參考第5A圖和第5B圖，複合邏輯巨集20和24或模組30和34的堆疊結構不僅對於高功率半導體裝置來說有用，而且對於目的在於手持市場(例如個人數位助理(PDA)、MP3播放器、攜帶型衛星收音機、蜂巢電話等)中使用的低功率積體電路來說也是有用的。在許多掌上型應用中，可以使用有限數目的DC/DC轉換器來產生操作現代半導體裝置所需的不同低電壓供應位準。
對於兩個複合邏輯巨集或模組可以在低壓下操作以及組合堆疊電壓已經可 用於操作積體電路的類比部分的應用，堆疊複合邏輯巨集20和24或模組30和34是適用的。例如，具有1.8V類比供電的裝置可以用來對在0.9V下操作的嵌入式邏輯的兩半部分進行供電。兩半部分之間的電流差異仍舊需要解決。
在這種情況下，平衡切換式電容裝置150可以用來在兩半部分之間往復轉換電流，如第5A圖和第5B圖所示出。控制模組154感應節點164處的電流和/或電壓，並且控制開關158和160，以改變電容器C1 和C2 的充放電。平衡電容器C1 和C2 的往復動作可以用來保證兩半部分的電壓大致相等，即使是在兩半部分之間存在電流需求的不平衡的時候。在一些實現方式中，C1 的電容值被設置為基本等於C2 的電容值，以防止啟動期間在複合邏輯巨集20和24兩端的過電壓。換句話說，在啟動期間，節點164被保持小於VTH 以及/或者約等於VDD /2。儘管顯示平衡切換式電容裝置，但是熟習此技術人士將認識到，也可以使用切換式電感裝置和/或切換式電容/電感裝置。
現在參考第6A圖和第6B圖，示出的另一種平衡切換式電容裝置包括電容器C1 、C2 和C3 、開關180、182、184和186。切換式電容器模組190控制開關180~186，以吸收來自節點192的電流或發出電流到節點192。在一些實現方式中，開關180和184作為一對而被開關，並且開關182和186也作為一對而被開關，並且它們具有相反的狀態。切換式電容模組190可以感應節點192處的電流或電壓，並且基於此來控制開關。平衡電容器C1 、C2 和C3 的往復動作可以用來保證兩半部分的電壓大約相等，即使是在兩半部分之間存在電流需求不平衡的時候。
現在參考第7A圖和第7B圖，在喪失一些效率的條件下，可以使用線性推挽式調節器200。如果兩半部分被設計為相對平衡，則喪失的效率應當是最小的。該方法明顯好於線性調節器，線性調節器一般僅具有50%的效率。儘管如此，在一些實現方式中也可以使用線性調節器。
線性推挽式調節器200包括第一和第二運算放大器204和208，運算放大器204和208的輸出分別與電晶體T1和T2的控制端子通信。在一些實現方式中，電晶體T1和T2是CMOS電晶體。電晶體T1的第一端子耦接到VDD 。電晶體T1的第二端子耦接到電晶體T2的第一端子。電晶體T2的第二端子耦接到VL 。運算放大器204的反相輸入耦接到較高電壓臨界值VUL ，並且運算放大器208的反相輸入耦接到較低電壓臨界值VLL 。運算放大器208的正相輸入耦接到運算放大器204的正相輸入以及電阻R的一端。電阻R的另一端分別耦接到第一和第二電晶 體T1和T2的第二和第一端子。第一和第二電晶體T1和T2的第二和第一端子還分別耦接到第7A圖中的第一和第二邏輯巨集20和24之間的節點210或者第7B圖中的第一和第二模組30和34之間的節點210。
當節點210比目標電壓小了第一臨界值時，上面的邏輯巨集或模組下降的電壓過多。上面的運算放大器204短暫導通電晶體T1，電晶體T1將VDD 施加到節點210。節點210處的VDD 拉升了邏輯巨集或模組24或34兩端的電壓，並降低了邏輯巨集或模組20或30兩端的電壓。當VDD 被施加到節點210時，運算放大器204關斷T1，並且過程一直重復直到差異小於第一臨界值。
當節點210比目標電壓大了第二臨界值時，下面的邏輯巨集或模組下降的電壓過多。下面的運算放大器208短暫導通電晶體T2，電晶體T2將VL 施加到節點210。節點210處的VL 拉升了邏輯巨集或模組20或30兩端的電壓，並降低了邏輯巨集或模組24或34兩端的電壓。當VL 被施加到節點210時，運算放大器208切斷T2，並且過程一直重復直到差異小於第一臨界值。
能夠認識到，可以使用任何類型的調節器。除了上面描述的實現方式外，可以使用其他類型的DC/DC轉換器、推挽式調節器以及開關電容裝置。還可以使用其他類型的調節器，包括但不限於磁滯比較器。例如，適當的磁滯比較器包括2003年6月23日遞交的美國專利申請No.10/602,997“Simplified Comparator with Digitally Controllable Hysteresis and Bandwidth”中示出並說明的那些磁滯比較器，其通過引用全文結合於此。
在第7B圖中，提供了第一和第二電容C1 和C2 來將啟動期間的模組30和34兩端的電壓限制為小於VTH 以及/或者約等於VDD /2。在一些實現方式中，電容C1 的電容值基本等於C2 的電容值。換句話說，節點210在啟動期間被保持在約VDD /2。
現在參考第8A圖和8B圖，磁滯比較器250和254用來調整邏輯巨集20和24或模組30和34兩端的電壓。比較器250接收VDD 、較高電壓臨界值VUL 以及節點210處的電壓。在一些實現方式中，比較器250具有固定或可調偏移256、帶寬258和/或延遲260。如果可調，則比較器254接收用於進行相應調整的一個或多個對應輸入。比較器254接收VL 、較低電壓臨界值VLL 以及節點210處的電壓。
當節點210比目標電壓小了較高臨界值時，上面的邏輯巨集或模組下降的電壓過多。比較器250將VDD 施加到節點210。節點210處的VDD 拉升了邏輯巨集或模組24或34兩端的電壓，並降低了邏輯巨集或模組20或30兩端的電壓。當VDD 被施加到節點210一個延遲時段之後，比較器250停止將VDD 施加到節點210。過程一直重復直到差異小於較高臨界值。
當節點210比目標電壓大了較低臨界值時，下面的邏輯巨集或模組下降的電壓過多。比較器254將VL 施加到節點210。節點210處的VL 拉升了邏輯巨集或模組20或30兩端的電壓，並降低了邏輯巨集或模組24或34兩端的電壓。當VL 被施加到節點210一個延遲時段之後，比較器254停止將VL 施加到節點210。過程一直重復直到差異小於較低臨界值。
此外，熟習此技術人士將認識到，儘管顯示兩級的邏輯巨集和模組的堆疊，但是也可以使用其他位準的堆疊。還可以使用其他的平衡方法。
現在參考第9A圖，DC/DC轉換器300接收輸入信號並產生4V以及25A的輸出。第一2：1轉換器304將4V、25A的輸入變換為2V、50A的輸出。第二2：1轉換器308將2V、50A的輸入變換為1V、100A的輸出。在印刷電路板(PCB)314上封裝的巨集或模組312可以經由電阻310(其可以代表迹線和其他連接的寄生電阻)連接到2：1轉換器308的輸出。可以認識到，由寄生電阻310而產生的損失等於I2 R，其中I是流經寄生電阻R的電流。現在參考第9B圖，根據本發明，如上，通過在324和328處標識的一對巨集或模組之間連接2：1轉換器320(或其他電流平衡模組)，可以將損失減小4倍。2：1轉換器320可以小於2：1轉換器308，而2：1轉換器308處理所有流向PCB的電流。相反，2：1轉換器320僅需要處理堆疊裝置之間的電流不匹配。
現在參考第9C圖，另外的模組可以連接另外的2：1轉換器。在第9C圖中，四個模組或巨集340、342、344和346串聯，並且在它們中間具有節點347、348和349。第一2：1轉換器330連接到DC/DC轉換器300的輸出、模組或巨集340和節點348。節點348還連接到2：1轉換器334和336以及模組或巨集342和344。2：1轉換器334還連接到DC/DC轉換器300的輸出、模組或巨集340和節點347和348，如圖所示。2：1轉換器336還連接到節點348和349，如圖所示。
更為一般地，當電路包括2n 個模組或巨集時，它將包括2n -1個2：1 DC/DC轉換器。2：1 DC/DC轉換器可以以n個分支的形式佈置。2n -1個2：1 DC/DC轉 換器在鄰近DC/DC轉換器之間具有2n -1個節點。2n -1個2：1 DC/DC轉換器中的每個連接到2n -1個節點的相應一個。
例如在第9C圖中，有兩個分支350和352。第一分支350包括一個2：1轉換器而第二分支包括兩個2：1 DC/DC轉換器。更為一般地，第一分支包括20 =1個2：1 DC/DC轉換器，第二分支包括21 =2個2：1 DC/DC轉換器，第三分支包括22 =4個2：1 DC/DC轉換器，…，並且第n分支包括2n-1 個2：1 DC/DC轉換器。
現在參考第10A圖和第10B圖，諸如路由器、交換機或其他網路設備的通信設備360通常包括多個通信通道364-1、364-2、364-3和364-4(統稱為通道364)。儘管僅顯示四個信號處理器模組，但是可以使用額外的信號處理器對。每個通道364包括信號處理器366-1、366-2、366-3和366-4(統稱為信號處理器366)。由於信號處理器366中的每個通常具有相同的設計，所以信號處理器模組366在操作期間趨向於吸入近似相同的電流量。電流平衡模組370(如上文或下文)可以被提供用來平衡電流消耗的差異。由於不匹配度將很低，所以可以使用低效率的裝置(例如線性LD0調節器)，當然也可以使用其他的電流平衡模組。例如，通信通道可以相容1000Base-T乙太網標準、10Gbase-T乙太網路標準或其他當前或未來的乙太網標準或其他標準。
現在參考第11A圖和第11B圖，圖形處理單元(GPU)380包括多個圖形管道模組382-1、382-2、…和382-N(統稱為圖形管道模組382)。由於圖形管道模組382中的每個具有相同的設計，所以圖形管道模組382在操作期間趨向於吸入相同的電流量。電流平衡模組390(如上文或下文)可以被提供用來平衡電流消耗的差異。
現在參考第12圖，第一和第二處理器400和402與功率調整模組404通信，功率調整模組404平衡第一和第二處理器400和402的電流消耗。在一些實現方式中，功率調整模組404是基於硬體的、基於軟體的、以及/或者基於硬體和軟體的。在一些實現方式中，功率調整模組404調整第一和第二處理器的相對操作頻率來嘗試平衡電流消耗。功率調整模組404還可以使用第一和第二處理器400和402的負載平衡和/或扼流來嘗試平衡電流消耗。在一些實現方式中，功率調整模組404與選擇性電流平衡模組406結合使用，如上文和下文所描述的那樣。換句話說，功率調整模組404執行粗平衡而電流平衡模組執行精細電流平衡。
現在參考第13A圖、第13B圖和第13C圖，功率管理模組404包括頻率平 衡模組404’。選擇性2：1 DC/DC轉換器406’也可以被用於進一步地平衡電流消耗。在第13B圖中，2：1 DC/DC轉換器406’以及第一和第二處理器400和402的示例性布圖被示出為製造在半導體晶片408上。在第13C圖中，第13B圖的半導體晶片408通過設置在PCB 412上的第一和第二插口414和416而連接到PCB 412。在一些實施例中，上面描述的與2：1 DC/DC轉換器406’相關聯的電感器420和422被佈置在半導體晶片408和PCB 412之間。接腳426從晶片408伸出並且被插口414和416接收。儘管示出的功率管理模組404包括頻率平衡模組404’，但是熟習此技術人士將認識到，可以以上文和/或下文描述的任何一種方式來執行電流的硬體和/或軟體平衡。
現在參考第14圖，功率調整模組404包括作業系統(OS)404”。OS 404”或晶片能夠通過分配線程給第一和第二處理器400和402來執行負載平衡。OS 404”或晶片能夠對第一和/或第二處理器400和402進行扼流，使得電流不平衡很小。例如，CPU速度可以如下設置： 以最大頻率的1/2操作每個CPU更有效率，因為每個CPU可以以較低的電壓操作。在一些實現方式中，CPU中的一個的操作頻率被降低和/或被增加，以平衡其他CPU的電流消耗。或者，可以在至少一個CPU上執行空操作(dummy operation)，以平衡否則將發生的電流不平衡。
重新參考第4A圖、第4B圖、第5A圖和第7B圖，電路和/或電容器被用來確保巨集和/或模組之間的節點處的電壓在啟動期間保持在VTH 之下以及/或者處於約VDD /2。熟習此技術人士將認識到，這裏示出並說明的其他實現方式也可以包括用於在啟動期間將巨集和/或模組之間的節點維持在VTH 之下以及/或者在約VDD /2處的電路和/或電容器。
熟習此技術人士現在從上述說明可以瞭解，本發明所揭示之廣泛內容可以許多形式實施。因此，雖然本發明是以特例說明，然而本發明之範圍並不應受限於此，因為在研究說明書、圖式、以及以下申請專利範圍之後，其他之修正對於熟習此技術人士為明顯。
20‧‧‧複合邏輯巨集
24‧‧‧複合邏輯巨集
30‧‧‧模組
34‧‧‧模組
50‧‧‧電流平衡模組
52‧‧‧節點
68‧‧‧降壓轉換器
70‧‧‧傳導開關
72‧‧‧自由轉動開關
73‧‧‧控制模組
78‧‧‧電感元件
100‧‧‧DC/DC轉換器
104‧‧‧電感器
104a‧‧‧電感器
104b‧‧‧電感器
110a‧‧‧傳導開關
110b‧‧‧傳導開關
114a‧‧‧自由轉動開關
114b‧‧‧自由轉動開關
118‧‧‧輸出電容
118A‧‧‧輸出電容
118B‧‧‧輸出電容
119‧‧‧控制模組
130‧‧‧啟動電路
150‧‧‧平衡切換式電容裝置
154‧‧‧控制模組
158‧‧‧開關
160‧‧‧開關
164‧‧‧節點
180‧‧‧開關
182‧‧‧開關
184‧‧‧開關
186‧‧‧開關
190‧‧‧切換式電容器模組
192‧‧‧節點
200‧‧‧線性推挽式調節器
204‧‧‧第一運算放大器
208‧‧‧第二運算放大器
210‧‧‧節點
250‧‧‧磁滯比較器
254‧‧‧磁滯比較器
256‧‧‧固定或可調偏移
258‧‧‧帶寬
260‧‧‧延遲
300‧‧‧DC/DC轉換器
304‧‧‧第一2：1轉換器
308‧‧‧第二2：1轉換器
310‧‧‧電阻
312‧‧‧模組
314‧‧‧印刷電路板
320‧‧‧2：1轉換器
324‧‧‧模組或巨集
328‧‧‧模組或巨集
330‧‧‧第一2：1轉換器
334‧‧‧2：1轉換器
336‧‧‧2：1轉換器
340‧‧‧模組或巨集
342‧‧‧模組或巨集
344‧‧‧模組或巨集
346‧‧‧模組或巨集
347‧‧‧節點
348‧‧‧節點
349‧‧‧節點
350‧‧‧第一分支
352‧‧‧第二分支
360‧‧‧通信設備
364-1~364-4‧‧‧通信通道
366-1~366-4‧‧‧信號處理器
370‧‧‧電流平衡模組
380‧‧‧圖形處理單元
382-1~382-N‧‧‧圖形管道模組
390‧‧‧電流平衡模組
400‧‧‧第一處理器
402‧‧‧第二處理器
404‧‧‧功率調整模組/功率管理模組
404’‧‧‧頻率平衡模組
404”‧‧‧作業系統
406‧‧‧電流平衡模組
406’‧‧‧DC/DC轉換器
408‧‧‧半導體晶片
412‧‧‧印刷電路板
414‧‧‧第一插口
416‧‧‧第二插口
420‧‧‧電感器
422‧‧‧電感器
426‧‧‧接腳
第1A圖和第1B圖分別顯示以二倍正常電壓位準和一半正常電流位準操作的堆疊的複合邏輯巨集和模組的功能方塊圖；第2A圖和第2B圖分別顯示具有電流平衡模組的堆疊複合邏輯巨集和模組的功能方塊圖；第3A圖和第3B圖顯示由降壓轉換器進行平衡的堆疊複合邏輯巨集和模組的功能方塊圖；第4A圖和第4B圖顯示由2：1 DC/DC轉換器進行平衡的堆疊複合邏輯巨集和模組的功能方塊圖；第5A圖和第5B圖顯示由第一示例性平衡開關電容裝置進行平衡的堆疊的複合邏輯巨集和模組的功能方塊圖；第6A圖和第6B圖顯示由第二示例性平衡開關電容裝置進行平衡的堆疊複合邏輯巨集和模組的功能方塊圖；第7A圖和第7B圖顯示由線性推挽式調節器進行平衡的堆疊複合邏輯巨集和模組的功能方塊圖；第8A圖和第8B圖顯示由磁滯比較器進行平衡的堆疊複合邏輯巨集和模組的功能方塊圖；第9A圖顯示根據現有技術使用DC/DC轉換器和2：1轉換器向模組或巨集供應電壓和電流的功能方塊圖；第9B圖顯示根據本發明的一些實現方式向兩個堆疊的模組或巨集供應電壓和電流的功能方塊圖；第9C圖顯示根據本發明另外的實現方式向四個堆疊的模組或巨集供應電壓和電流的功能方塊圖；第10A圖顯示包括多個通信通道的通信設備的功能方塊圖，其中每個通信通道具有一個信號處理器；第10B圖是顯示向第10A圖的通信設備供應電壓和電流的功能方塊圖；第11A圖顯示包括多個圖形管道模組的圖形處理單元(GPU)的功能方塊圖；第11B圖顯示向第11A圖的圖形管道模組供應電壓和電流的連接的功能方塊圖；第12圖顯示第一和第二處理器、功率調整模組和選擇性電流平衡模組的功能方塊圖，其中功率調整模組平衡第一和第二處理的電流消耗； 第13A圖顯示第一和第二處理器、頻率平衡模組和選擇性2：1 DC/DC轉換器的功能方塊圖，其中頻率平衡模組減小第一和第二處理器的操作頻率之間的差異，以減小電流的不平衡；第13B圖顯示半導體晶片上的第一和第二處理器以及2：1 DC/DC轉換器的示例性布圖的功能方塊圖；第13C圖顯示第13B圖的半導體晶片的封裝件以及PCB上的外部電感器的側視圖；以及第14圖 顯示第一和第二處理器、作業系統以及選擇性電流平衡模組的功能方塊圖，其中作業系統平衡第一和第二處理器的電流消耗。
20‧‧‧複合邏輯巨集
24‧‧‧複合邏輯巨集
50‧‧‧電流平衡模組
52‧‧‧節點

Claims (22)

  1. 一種處理系統，包括：第一模組，包括第一中央處理單元(CPU)；第二模組，與該第一模組通信且包括第二中央處理單元(CPU)，其中該第一模組和第二模組串聯在第一參考電位和第二參考電位之間；電流平衡模組，電流平衡模組與該第一模組和第二模組之間的節點通信，並且減小該第一模組和第二模組之間的電流消耗的差異；以及功率管理模組，其與該第一中央處理單元(CPU)和第二中央處理單元(CPU)通信，其中該功率管理模組執行該第一中央處理單元和第二中央處理單元的負載平衡和扼流中的至少一個，以減小該第一中央處理單元(CPU)和第二中央處理單元(CPU)之間的該電流消耗的差異。
  2. 如申請專利範圍第1項之處理系統，其中該電流平衡模組包括降壓轉換器。
  3. 如申請專利範圍第2項之處理系統，其中該降壓轉換器包括：與第三參考電位通信的傳導開關；與第四參考電位和該傳導開關通信之自由轉動開關；與該傳導開關和自由轉動開關以及該節點通信的電感元件；以及與該第四參考電位和該節點通信的電容元件。
  4. 如申請專利範圍第1項之處理系統，其中該電流平衡模組包括2：1 DC/DC轉換器。
  5. 如申請專利範圍第4項之處理系統，其中該2：1 DC/DC轉換器包括：第一和第二傳導開關；與第一和第二傳導開關通信的第一和第二電感元件；以及第一和第二自由轉動開關，其與第一和第二傳導開關通信，以在非導電期間提供用於電流之通路。
  6. 如申請專利範圍第1項之處理系統，其中該電流平衡模組包括平衡切換式電容裝置。
  7. 如申請專利範圍第6項之處理系統，其中該平衡切換式電容裝置包括：具有第一端和第二端的第一電容元件，其第一端與第一模組和第一參考電位通信，其第二端與該節點通信；具有第一端和第二端的第二電容元件，其第一端與第二模組和第二參考電位通信，其第二端與節點通信；具有第一端和第二端的第三電容元件；以及多個開關，其選擇性地將該第一、第二和第三電容連接至第一和第二模組以及選擇性去除連接，以平衡第一和第二模組的電流消耗。
  8. 如申請專利範圍第1項之處理系統，其中該電流平衡模組包括線性推挽式調節器。
  9. 如申請專利範圍第8項之處理系統，其中該線性推挽式調節器包括第一和第二級。
  10. 如申請專利範圍第9項之處理系統，其中該第一級線性推挽式調節器包括：第一運算放大器；具有控制輸入、第一端子以及第二端子的第一電晶體，第一電晶體的控制輸入與該第一運算放大器的輸出通信，第一電晶體的第一端子與第三參考電位通信，並且第一電晶體的第二端子與該節點通信；其中第二級線性推挽式調節器包括：第二運算放大器；具有控制輸入、第一端子以及第二端子的第二電晶體，第二電晶體的控制輸入與該第二運算放大器的輸出通信，第二電晶體的第一端子與該節點通信，並且第二電晶體的第二端子與第四參考電位通信；以及 具有第一端和第二端的電阻元件，電阻元件的第一端與第一運算放大器的第一輸入和第二運算放大器的第一輸入通信，電阻元件的第二端與該節點通信。
  11. 如申請專利範圍第1項之處理系統，其中該電流平衡模組包括磁滯比較器模組。
  12. 如申請專利範圍第11項之處理系統，其中該磁滯比較器模組包括：可調偏移模組、可調帶寬模組和/或可調延遲模組中的至少一個。
  13. 如申請專利範圍第4項之處理系統，更包括：接收輸入信號並產生輸出信號的DC/DC轉換器；以及具有輸入和輸出的第二2：1 DC/DC轉換器，第二2：1 DC/DC轉換器的輸入與DC/DC轉換器的輸出通信，第二2：1 DC/DC轉換器的輸出與2：1 DC/DC轉換器的輸入通信。
  14. 如申請專利範圍第1項之處理系統，更包括：第三和第四模組，其中第一、第二、第三和第四模組串聯於該第一和第二參考電位之間，並且其中該電流平衡模組包括：與第一參考電位、第一和第二模組之間的第一節點、以及第二和第三模組之間的第二節點通信的第一2：1 DC/DC轉換器；與該第二節點、第三和第四模組之間的第三節點以及第二參考電位通信的第二2：1 DC/DC轉換器；以及與該第一參考電位、該第二節點和該第二參考電位通信的第三2：1 DC/DC轉換器。
  15. 如申請專利範圍第1項之處理系統，其中該第一和第二中央處理單元均由單一積體電路執行。
  16. 如申請專利範圍第15項之處理系統，其中該電流平衡模組包括：具有第一電感器和第二電感器的2：1 DC/DC轉換器。
  17. 如申請專利範圍第16項之處理系統，其中該2：1 DC/DC轉換器中除了第一和第二電感器之外的元件是由該積體電路執行。
  18. 一種處理系統，包括申請專利範圍第1項所述之處理系統．並且進一步包括N對電路，其中該第一中央處理單元包括該N對電路中的一對的第一電路，並且其中該第二中央處理單元包括N對電路中的一對的第二電路。
  19. 如申請專利範圍第18項之處理系統，其中該N對電路包括處理電路。
  20. 如申請專利範圍第18項之處理系統，更包括第三中央處理單元(CPU)，其包括N對電路中的另一對的第一電路；以及第四中央處理單元(CPU)，其包括N對電路中的另一對的第二電路，其中該第三和第四中央處理單元(CPU)串聯在該第一和第二參考電位之間，並且該電流平衡模組與該第三和第四中央處理單元(CPU)之間的節點通信。
  21. 一種包括如申請專利範圍第17項之處理系統之系統，且更包括：印刷電路板；佈置在印刷電路板上的第一插口和第二插口；以及從積體電路延伸並且被第一和第二插口接收的接腳。
  22. 如申請專利範圍第21項之系統，其中該第一和第二電感器被裝附於該積體電路，並且配置在積體電路與該印刷電路板之間。
TW094140259A 2004-11-29 2005-11-16 使用較高電壓供應位準之低電壓邏輯運算 TWI416856B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US63155204P 2004-11-29 2004-11-29
US66393305P 2005-03-21 2005-03-21
US11/098,129 US7594127B2 (en) 2004-11-29 2005-04-04 Low voltage logic operation using higher voltage supply levels

Publications (2)

Publication Number Publication Date
TW200642245A TW200642245A (en) 2006-12-01
TWI416856B true TWI416856B (zh) 2013-11-21

Family

ID=36024636

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094140259A TWI416856B (zh) 2004-11-29 2005-11-16 使用較高電壓供應位準之低電壓邏輯運算

Country Status (4)

Country Link
US (2) US7594127B2 (zh)
EP (1) EP1662644B1 (zh)
JP (1) JP4777747B2 (zh)
TW (1) TWI416856B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7788510B2 (en) * 2004-11-29 2010-08-31 Marvell World Trade Ltd. Low voltage logic operation using higher voltage supply levels
US8108863B2 (en) * 2005-12-30 2012-01-31 Intel Corporation Load balancing for multi-threaded applications via asymmetric power throttling
US7884695B2 (en) * 2006-06-30 2011-02-08 Intel Corporation Low resistance inductors, methods of assembling same, and systems containing same
US7929406B1 (en) 2006-07-19 2011-04-19 Marvell International Ltd. Power saving circuit
US8368144B2 (en) * 2006-12-18 2013-02-05 Infineon Technologies Ag Isolated multigate FET circuit blocks with different ground potentials
US7679216B2 (en) * 2007-07-20 2010-03-16 Infineon Technologies Ag Power supply scheme for reduced power compensation
US8212400B2 (en) * 2008-06-04 2012-07-03 Texas Instruments Incorporated Multi-rail power-supply system
EP2280469B1 (en) * 2009-07-30 2016-07-06 Nxp B.V. A photovoltaic unit, a dc-dc converter therefor, and a method of operating the same
KR101890946B1 (ko) * 2012-06-14 2018-08-22 주식회사 두산 엔진 지게차의 구동전원 변환 시스템
US9513644B1 (en) * 2013-01-16 2016-12-06 Maxim Integrated Products, Inc. Energy efficient systems having linear regulators and methods of operating the same
US10698432B2 (en) * 2013-03-13 2020-06-30 Intel Corporation Dual loop digital low drop regulator and current sharing control apparatus for distributable voltage regulators
KR102107076B1 (ko) * 2013-12-02 2020-05-08 에스케이하이닉스 주식회사 반도체 장치
KR102188059B1 (ko) 2013-12-23 2020-12-07 삼성전자 주식회사 Ldo 레귤레이터, 전원 관리 시스템 및 ldo 전압 제어 방법
US9804650B2 (en) * 2014-09-04 2017-10-31 Qualcomm Incorporated Supply voltage node coupling using a switch
KR20170056952A (ko) 2015-11-16 2017-05-24 삼성전자주식회사 데이터 출력 회로 및 이를 포함하는 메모리 장치
US9645604B1 (en) 2016-01-05 2017-05-09 Bitfury Group Limited Circuits and techniques for mesochronous processing
US9514264B1 (en) 2016-01-05 2016-12-06 Bitfury Group Limited Layouts of transmission gates and related systems and techniques
US9660627B1 (en) 2016-01-05 2017-05-23 Bitfury Group Limited System and techniques for repeating differential signals
KR102500806B1 (ko) 2016-08-30 2023-02-17 삼성전자주식회사 전류 제어 회로 및 이를 포함하는 바이어스 생성기
US11587853B2 (en) * 2019-09-03 2023-02-21 Mediatek Inc. Semiconductor devices having a serial power system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204809A (en) * 1992-04-03 1993-04-20 International Business Machines Corporation H-driver DC-to-DC converter utilizing mutual inductance
US6031413A (en) * 1996-11-25 2000-02-29 Fujitsu Limited Semiconductor integrated circuit using direct coupled FET logic configuration for low power consumption
US6362986B1 (en) * 2001-03-22 2002-03-26 Volterra, Inc. Voltage converter with coupled inductive windings, and associated methods
US20030135294A1 (en) * 1998-10-09 2003-07-17 Lam Peter Ar-Fu Sound generation IC chip set
US20040135544A1 (en) * 2002-11-25 2004-07-15 Tiax, Llc System and method for determining and balancing state of charge among series connected electrical energy storage units

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US95560A (en) * 1869-10-05 Improvement in churns
SE8605266L (sv) * 1986-12-09 1988-06-10 Ragnar Jonsson Switch-koppling
JPH0690655B2 (ja) * 1987-12-18 1994-11-14 株式会社東芝 中間電位発生回路
JPH04109720A (ja) * 1990-08-29 1992-04-10 Toshiba Corp 携帯無線電話装置
JP2944243B2 (ja) * 1991-04-15 1999-08-30 日本電気株式会社 半導体集積回路
US5592069A (en) 1992-10-07 1997-01-07 Dallas Semiconductor Corporation Battery charger
US5859632A (en) * 1994-07-14 1999-01-12 Seiko Epson Corporation Power circuit, liquid crystal display device and electronic equipment
US5631534A (en) * 1995-08-21 1997-05-20 Delco Electronics Corp. Bidirectional current pump for battery charge balancing
GB2374991B (en) 1998-05-07 2002-12-18 Ford Motor Co Battery charge balancing system
JP2000047743A (ja) * 1998-07-31 2000-02-18 Yamaha Corp 電源電圧発生回路および半導体集積回路
US6697060B1 (en) * 1999-01-08 2004-02-24 Seiko Epson Corporation Liquid-crystal display, electronic device, and power supply circuit for driving liquid-crystal display
JP2000349603A (ja) * 1999-06-08 2000-12-15 Matsushita Electric Ind Co Ltd 半導体回路
JP4069546B2 (ja) * 1999-06-18 2008-04-02 京セラ株式会社 液晶駆動電圧発生回路
US6545450B1 (en) * 1999-07-02 2003-04-08 Advanced Energy Industries, Inc. Multiple power converter system using combining transformers
FR2800955B1 (fr) 1999-11-04 2005-04-29 Cit Alcatel Procede de telealimentation d'un terminal dans un reseau local, dispositif de telealimentation et terminal correspondants
JP3602028B2 (ja) * 2000-03-27 2004-12-15 沖電気工業株式会社 半導体集積回路
JP2001292529A (ja) * 2000-04-07 2001-10-19 Casio Comput Co Ltd 充電装置
US6509725B1 (en) * 2001-11-09 2003-01-21 International Business Machines Corporation Self-regulating voltage divider for series-stacked voltage rails
TWI227616B (en) * 2001-11-20 2005-02-01 Hitachi Ltd Packet communication device, packet communication system, packet communication module, data processor and data transmission system
JP2006524980A (ja) 2003-04-25 2006-11-02 マックスウェル テクノロジーズ， インク ２重層キャパシタ用電荷平衡回路
US7085943B2 (en) * 2003-09-26 2006-08-01 Freescale Semiconductor, Inc. Method and circuitry for controlling supply voltage in a data processing system
US7293181B2 (en) * 2004-06-28 2007-11-06 Emc Corporation Use of one voltage regulator module to support two processors to improve power and thermal limitations
US7702929B2 (en) * 2004-11-29 2010-04-20 Marvell World Trade Ltd. Low voltage logic operation using higher voltage supply levels

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204809A (en) * 1992-04-03 1993-04-20 International Business Machines Corporation H-driver DC-to-DC converter utilizing mutual inductance
US6031413A (en) * 1996-11-25 2000-02-29 Fujitsu Limited Semiconductor integrated circuit using direct coupled FET logic configuration for low power consumption
US20030135294A1 (en) * 1998-10-09 2003-07-17 Lam Peter Ar-Fu Sound generation IC chip set
US6362986B1 (en) * 2001-03-22 2002-03-26 Volterra, Inc. Voltage converter with coupled inductive windings, and associated methods
US20040135544A1 (en) * 2002-11-25 2004-07-15 Tiax, Llc System and method for determining and balancing state of charge among series connected electrical energy storage units

Also Published As

Publication number Publication date
JP4777747B2 (ja) 2011-09-21
JP2006174693A (ja) 2006-06-29
US7788509B2 (en) 2010-08-31
EP1662644A3 (en) 2008-09-10
TW200642245A (en) 2006-12-01
US20060119391A1 (en) 2006-06-08
US20060114019A1 (en) 2006-06-01
EP1662644A2 (en) 2006-05-31
US7594127B2 (en) 2009-09-22
EP1662644B1 (en) 2017-01-04

Similar Documents

Publication Publication Date Title
TWI416856B (zh) 使用較高電壓供應位準之低電壓邏輯運算
TWI400867B (zh) 用以減少處理模組之間電流耗損差異的處理系統及方法
TWI400866B (zh) 網路裝置
Hazucha et al. A 233-MHz 80%-87% efficient four-phase DC-DC converter utilizing air-core inductors on package
US7642759B2 (en) Paralleling voltage regulators
US9130400B2 (en) Multiport power converter with load detection capabilities
JP4173442B2 (ja) 高速過渡負荷のための絶縁されたスイッチング・レギュレータ
Andersen et al. A 10 W on-chip switched capacitor voltage regulator with feedforward regulation capability for granular microprocessor power delivery
US20090115384A1 (en) Distributed Power Management
KR20190002680A (ko) 전압 발생 장치 및 반도체 칩
CN1812094B (zh) 使用较高电压供电电平的低电压逻辑操作
Fu et al. Power conversion schemes in nanometer CMOS mixed-signal SoCs
Mori et al. Analog-assisted digital low dropout regulator (AAD-LDO) with 59% faster transient response and 28% ripple reduction
Viraj et al. A monolithic cmos 5v/1v switched capacitor dc-dc step-down converter
KR102246854B1 (ko) 매트릭스 스위치 및 이를 이용한 전력변환장치

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees