TWI416624B - An etching method for deep - through - hole - Google Patents

Description

一種深矽通孔的刻蝕方法

本發明屬於半導體製造技術領域，具體涉及反應離子刻蝕(Reactive Icon Etching，RIE)技術，尤其涉及一種深矽通孔的(Through-Silicon-Via，TSV)刻蝕方法。

半導體製造技術領域中，在MEMS(Micro-Electro-Mechanical Systems，微機電系統)和3D封裝技術等領域，通常需要對矽等材料進行深通孔刻蝕。例如，在體矽刻蝕技術中，深矽通孔(Through-Silicon-Via，TSV)的深度達到幾百微米、其深寬比甚至遠大於10，通常採用反應離子刻蝕方法來刻蝕體矽形成。

圖1所示為現有技術的深矽通孔的刻蝕方法示意圖。現有技術中，TSV的反應離子刻蝕通常採用美國專利US5501893提出的Bosch工藝進行。如圖1所示，其中，12為襯底矽，11為掩膜層，13為聚合物層；掩膜層11通常為SiO₂ 或者Si₃ N₄ ，主要在刻蝕過程起掩膜作用。具體反應離子刻蝕方法包括以下步驟：(1)刻蝕步驟，通常用Ar、SF₆ 的混合氣體進行等離子體刻蝕，；(2)聚合物沉積步驟，通常用Ar和C₄ F₈ 的混合氣體在孔洞內側面形成氟碳聚合物層，其厚度一般在納米級，有時也稱作該聚合物層為鈍化層，(3)刻蝕步驟和聚合物沉積步驟交替進行，直到深矽通孔刻蝕完成，在刻蝕步驟中，由於孔洞的內表面、尤其是在孔洞內側面沉積聚合物，垂直入射的等離子轟擊底部的聚合物，使得垂直方向的刻蝕繼續向下進行，而側壁的由於聚合物的保留所以刻蝕率很低，從而保證了整個孔洞刻蝕過程的各向異性。特別是在刻蝕過程中，採用電感耦合等離子體源(Inductive Coupled Plasma,CCP)技術，可以加快在垂直方向的刻蝕速度，各向異性特性更好。

但是，採用圖1所示的方法刻蝕TSV時，在某一個刻蝕步驟時，在步驟中刻蝕形成的深度範圍內，其側壁是並沒有通過聚合物沉積步驟形成的聚合物來保護的，因此，對於單獨的一個刻蝕步驟內，其刻蝕是各向同性的。現有技術的TSV刻蝕方法中，一般通過設置每個刻蝕步驟時間為比較短(例如2秒鐘)，刻蝕深度也小於1μm，因為刻蝕步驟內是各向同性刻蝕，所以單個刻蝕步驟的刻蝕深度越大則側壁的凹口也會越大，為了使整體刻蝕是各向異性的，在完成一次刻蝕步驟後，馬上切換進行一次聚合物沉積步驟，這樣，整體上使刻蝕過程表現為各向異性。這樣的方法存在的弊端是：(1)每個刻蝕步驟時間短，刻蝕步驟和聚合物沉積步驟切換頻率高，刻蝕步驟的時間常常少於整個TSV刻蝕過程的時間的一半，刻蝕的效率比較低，TSV刻蝕的速率也相對較低；(2)由於每個單獨的刻蝕步驟是相對各向同性的，所以每個刻蝕步驟形成的側壁會形成弧形狀，刻蝕步驟和聚合物沉積步驟的交替處，會形成一個小突起(高度約為200-500埃)，從而使DRIE刻蝕形成的TSV具有如圖1所示的“扇形(Scalloping)”側壁，降低深通孔的側壁的光滑度。

除了上述Bosch刻蝕方法，現有技術還存在單步刻蝕方法，在用刻蝕氣體如SF₆ 等實現刻蝕的同時提供側壁保護氣體如聚合物沉積氣體C₄ F₈ 或少量氧氣。採用單步刻蝕方法由於一次刻蝕步驟要刻蝕的矽片的深度達到幾百微米，刻蝕孔的深寬比(aspect ratio)大於20甚至100，所以要在一個刻蝕步驟中實現深孔矽的刻蝕必須要對側壁提供足夠的保護。對側壁更多的保護就會顯著的降低矽的刻蝕速度，同時側壁保護氣體如C₄ F₈ 等會在側壁積累，刻蝕時間越久積累越多，會在刻蝕矽孔的開口部位形成很厚的堆積層影響反應氣體的進入進一步降低了刻蝕速率。單步刻蝕方法需要在一個刻蝕過程中同時實現刻蝕要並且保證在很長的刻蝕時間內對側壁的保護，但是隨著刻蝕深度的增加聚合物的積累和刻蝕速度的降低都會影響最終的表現，用單步刻蝕法很難實現高速刻蝕又對側壁進行足夠的保護。所以工業界迫切需要一種簡單易行的既能實現快速刻蝕深孔矽又能保證刻蝕矽孔的側壁足夠光滑的技術。

本發明要解決的技術問題是，提高深矽通孔的刻蝕效率並避免刻蝕所形成的深矽通孔的“扇形”側壁出現。

為解決以上技術問題，本發明提供的在電容耦合等離子反應腔或電感耦合等離子反應腔中進行深矽通孔的刻蝕方法，包括採用反應離子刻蝕的刻蝕步驟和聚合物沉積步驟，所述刻蝕步驟和聚合物沉積步驟交替進行，其特徵在於，所述刻蝕步驟採用的氣體中包括用於化學反應等離子刻蝕矽的第一氣體和用於與矽反應形成矽化物保護膜的第二氣體。

根據本發明提供的深矽通孔的刻蝕方法，其中，所述聚合物沉積步驟採用的氣體中包括用於離子反應形成聚合物的第三氣體。所述第一氣體為SF₆ 、NF₃ 中的一種。所述第二氣體為O₂ 、CO₂ 、N₂ 中的一種，或者為O₂ 、CO₂ 、N₂ 的任何組合。所述第二氣體為O₂ 時，矽化物保護膜包括矽碳化合物、矽氧化合物和矽碳氧化合物。所述第二氣體為N₂ 和O₂ 的混合氣體時，N₂ 和O₂ 的氣體流量比為10：1，矽化物保護膜包括矽氮化合物、矽氧化合物和矽氮氧化合物。

根據本發明提供的深矽通孔的刻蝕方法，作為一种技術方案，其中，所述第一氣體和第二氣體的氣體流量比範圍為：SF₆ ：300-500sccm，CO₂ ：400-600sccm。刻蝕步驟的反應離子刻蝕射頻功率條件為：1500W，600MHz，所述聚合物沉積步驟的射頻功率條件為1500W，60MHz或者2500W，2MHz。刻蝕步驟的反應離子刻蝕氣壓條件為：300mtorr或200-600mtorr，所述聚合物沉積步驟的氣壓條件為300-450mtorr。所述刻蝕步驟採用電容耦合等離子體源技術。所述刻蝕步驟採用的氣體還包括氬。

作為較佳技術方案，所述刻蝕步驟採用的氣體包括用於離子反應形成聚合物的第三氣體。所述第一氣體、第二氣體和第三氣體的氣體流量通過流量控制器控制。所述第三氣體為C₄ F₈ 、C₄ F₆ 、CHF₃ 、CH₂ F₂ 中的一種。所述聚合物沉積步驟採用的氣體還包括氬。

本發明的技術效果是，通過在刻蝕步驟中通入用於與矽反應形成矽化物保護膜的第二氣體，在第一氣體化學反應離子刻蝕矽的同時，形成的矽化物保護膜覆蓋於已經形成的TSV的側壁，有利於提高刻蝕步驟中分別對底部和對側壁的刻蝕速率比，使刻蝕步驟各向異性特性更好，從而可以延長每一步刻蝕步驟的時間。因此，使用該方法刻蝕形成TSV時，具有刻蝕效率高、TSV通孔側壁光滑度好的特點。

為使本發明的目的、技術方案和優點更加清楚，下面結合附圖對本發明作進一步的詳細描述。

圖2所示為本發明提供的第一實施例TSV刻蝕方法的流程示意圖。該第TSV刻蝕方法中，用於對體矽進行刻蝕，具體要求刻蝕形成的TSV通孔的深度、寬度、孔徑等形狀參數不受本發明限制，其可以根據不同工藝條件要求確定。在該實施例中，用於刻蝕60μm深的TSV通孔。以下結合具體步驟對圖2所示第一實施例TSV刻蝕方法進行詳細說明。

步驟101，刻蝕步驟：通入SF₆ 、CO₂ 和Ar，對體矽進行反應離子刻蝕。

在該步驟中，採用反應離子刻蝕對體矽進行刻蝕，體矽上存在如圖1的11所示的掩膜層，用於對TSV進行構圖。在該具體實施例中，刻蝕反應腔採用電容耦合等離子體源技術，由於電容耦合型反應腔(CCP)氣壓相比電感耦合型反應腔(ICP)比較高，大約有幾百mtorr，而電感耦合型只有幾十mtorr，所以在CCP反應腔中頻繁切換的刻蝕步驟和反應氣體會花去更多時間來實現反應氣體的置換。該發明的著重點之一在於刻蝕步驟的刻蝕氣體的選擇，因此，對於刻蝕步驟的其他工藝條件不作詳細描述。我們定義SF₆ 為用於化學反應等離子體刻蝕矽的第一氣體。在該實施例中選擇第一氣體為SF₆ ，但並不限於此，第一氣體還可以是NF₃ 等。CO₂ 氣體在等離子體作用下分解形成C等離子體和O等離子體，C等離子體和O等離子體會與表面的矽作用，在矽表面形成矽碳化合物(SiC)、矽氧化合物(SiO)和矽碳氧化合物(SiCO)的矽化物保護膜，在該實施例中，矽化物保護膜中的主要成分是矽碳氧化合物。因此，我們定義CO₂ 為刻蝕步驟中的用於形成矽化物保護膜的第二氣體。在該實施例中第二氣體選擇為CO₂ ，但並不限於此，第二氣體還可以是CO、O₂ 、CO₂ 、NO，N₂ 、的組合，例如，第二氣體選擇為N₂ 和O₂ 的混合氣體，N₂ 和O₂ 的氣體流量比為10：1，此時形成的矽化物保護膜中包括矽氮化合物(SiN)、矽氧化合物(SiO)和矽氮氧化合物(SiNO)。在其他具體實施例中，第二氣體一般不單獨選擇為O₂ 、或者一般不選擇大量的O₂ ，這是因為O₂ 作為第二氣體時，其與矽反應的靈敏度高，其形成的矽化物保護膜成分及厚度等難以控制。刻蝕過程中，由於CO₂ 這種第二氣體的存在，會在形成的TSV的側壁形成納米級厚度的側壁保護層(形成於TSV底部的矽化物保護膜在垂直大功率等離子體的刻蝕作用下馬上會去除掉)，即矽化物保護膜。這種矽化物保護膜能使第一氣體產生的F等離子不會對其內側壁產生刻蝕效果、或者大大減弱對側壁的刻蝕效果，這是由於這種矽化物保護膜相對於矽不易於被第一氣體產生的等離子體所化學反應刻蝕。例如在該實施例中，刻蝕步驟中，垂直方向和側壁方向的刻蝕速率比可以達到100：1。因此，CO₂ 等第二氣體的存在能大大降低刻蝕步驟中對側壁的刻蝕，使該刻蝕步驟區域各向異性，每個刻蝕步驟形成TSV的側壁相對垂直而不呈弧形狀。Ar氣體是一般反應離子刻蝕過程中都通入的氣體，其具體流量範圍不受本發明限制。在該實施例中，SF₆ 的第一氣體與CO₂ 的第二氣體的氣體流量SF₆ 為450sccm，CO₂ 為600sccm，Ar可以為300sccm，氣壓參數為200-500mtorr。

步驟102，停止通入SF₆ 、CO₂ ，刻蝕步驟終止。

在該步驟中，可以通過MFC(Mass Flow Control，流量控制器)分別控制SF₆ 、CO₂ 、Ar的氣體流量，刻蝕步驟終止前，由於本發明實施例中刻蝕步驟具有很好的各向異性，所以不需要像現有技術那樣頻繁的進行刻蝕和聚合物沉積步驟的交替，以保證側壁的扇形的深度在可接受的範圍內。所以本發明的刻蝕步驟執行時間可以很長，刻蝕步驟維持的時間(一般為5-30秒)，相較於現有技術的Bosch工藝步驟中的刻蝕步驟時間(一般為1-5秒)大大延長，因此，在該實施例中，一個刻蝕步驟可以完成TSV的10-15μm的深度的刻蝕。如圖4所示，刻蝕形成的空洞的側壁是垂直的，與掩膜層110的垂直度基本一致，且由於對襯底矽120向下刻蝕的速度遠大於向側壁的刻蝕速度(100：1)，所以每個刻蝕步驟可以完成比現有Bosch方法的1μm更深的深度，比如大於2.5μm或3μm。達到同等深度的刻蝕也可以用更少的刻蝕-沉積週期，減少氣體切換次數，同時還能滿足對側壁光滑度的要求。每一步的刻蝕深度可以根據具體產品加工需要自行選擇。

步驟103，判斷TSV刻蝕是否結束，如果判斷為“是”，則TSV刻蝕過程結束，如果判斷為“否”，則進入步驟104。在該實施例中，以TSV的深度是否達到預定的60μm作為判別TSV刻蝕是否結束的標準。

步驟104，聚合物沉積步驟：通入C₄ F₈ 和Ar，在已刻蝕形成的TSV部分的側壁沉積聚合物層薄膜。

在該步驟中，在TSV的內側面形成氟碳聚合物層，其厚度一般在納米級，有時也稱作該聚合物層為鈍化層。我們定義C₄ F₈ 氣體為用來形成聚合物的第三氣體，在該實施例中第三氣體選擇為C₄ F₈ ，但並不限於此，第三氣體還可以是C₄ F₆ 、CHF₃ 、CH₂ F₂ 中的一種。通過聚合物沉積步驟，可以在TSV的內側面沉積形成聚合物薄層，在原有Si-O-C化合物側壁保護層的基礎上添加另一層側壁保護，在後續的刻蝕步驟的垂直等離子刻蝕時，垂直方向的刻蝕速度遠遠大於對側壁的刻蝕速度，從而進一步凸顯整個TSV刻蝕過程的各向異性的特點。

步驟105，停止通入C₄ F₈ ，聚合物沉積步驟終止。

在該步驟中，可以通過MFC(Mass Flow Control，流量控制器)分別控制C₄ F₈ 、Ar的氣體流量，C₄ F₈ 氣體流量終止，則表示聚合物沉積步驟終止。由於在後續的刻蝕步驟中還需要使用Ar，Ar在此不立即終止，後續的刻蝕步驟中，調節Ar的氣體流量即可。在該實施例中，聚合物沉積步驟的時間為1-3秒，刻蝕步驟的時間是聚合物沉積步驟的時間的10倍或者10倍以上，因此，該TSV的刻蝕方法中，更多比例的時間用於矽的刻蝕，能大大提高TSV的刻蝕效率。同時，也減小了刻蝕步驟和聚合物沉積步驟的切換頻率，相對易於控制。

步驟105之後，重複進入步驟101，從而使刻蝕步驟和聚合物沉積步驟交替進行，大概經過6個迴圈以後，TSV的深度可以達到預定的60μm，該實施例的TSV刻蝕方法結束。

圖3所示為本發明提供的第二實施例TSV刻蝕方法的流程示意圖。該TSV刻蝕方法中，用於對體矽進行刻蝕，具體要求刻蝕形成的TSV通孔的深度、寬度、孔徑等形狀參數不受本發明限制，其可以根據不同工藝條件要求確定。在該實施例中，用於刻蝕60μm深的TSV通孔。以下結合具體步驟對圖3所示第二實施例TSV刻蝕方法進行詳細說明。

步驟201，刻蝕步驟：通入SF₆ 、CO₂ 、C₄ F₈ 和Ar，對體矽進行反應離子刻蝕。

在該步驟中，採用反應離子刻蝕對體矽進行刻蝕，體矽上存在如圖1的11所示的掩膜層，用於對TSV進行構圖。在該具體實施例中，該發明的著重點在於刻蝕步驟的刻蝕氣體的選擇，因此，對於刻蝕步驟的其他工藝條件不作詳細描述，其與傳統的Bosch工藝刻蝕TSV的方法類似。我們定義SF₆ 為用於化學反應等離子體刻蝕矽的第一氣體。在該實施例中選擇第一氣體為SF₆ ，但並不限於此，第一氣體還可以是CF₄ 、NF₃ 等。CO₂ 氣體在等離子體作用下分解形成C等離子體和O等離子體，C等離子體和O等離子體會與表面的矽作用，在矽表面形成矽碳化合物(SiC)、矽氧化合物(SiO)和矽碳氧化合物(SiCO)的矽化物保護膜，在該實施例中，矽化物保護膜中的主要成分是矽碳氧化合物。因此，我們定義CO₂ 為刻蝕步驟中的用於形成矽化物保護膜的第二氣體。在該實施例中第二氣體選擇為CO₂ ，但並不限於此，第二氣體可以是CO、O₂ 、CO₂ 、NO，N₂ 的組合，由於前述用純氧氣存在的問題，所以採用混合氣體時，氧氣含量要遠低於碳或氮的含量，例如，第二氣體選擇為N₂ 和O₂ 的混合氣體，N₂ 和O₂ 的氣體流量比為10：1，此時形成的矽化物保護膜中包括矽氮化合物(SiN)、矽氧化合物(SiO)和矽氮氧化合物(SiNO)。在其他具體實施例中，第二氣體一般不單獨選擇為O₂ 、或者一般不選擇大量的O₂ ，這是因為O₂ 作為第二氣體時，其與矽反應的靈敏度高，其形成的矽化物保護膜成分及厚度等難以控制。該實施例與圖2所示第一實施例的區別是，在刻蝕步驟中加入聚合物沉積步驟所採用的C₄ F₈ 氣體。我們定義C₄ F₈ 氣體為用來形成聚合物的第三氣體，在該實施例中第三氣體選擇為C₄ F₈ ，但並不限於此，第三氣體還可以是C₄ F₆ 、CHF₃ 、CH₂ F₂ 中的一種。刻蝕過程中，由於CO₂ 這種第二氣體的存在，會在形成的TSV的側壁形成納米級厚度的側壁保護層(形成於TSV底部的矽化物保護膜在垂直大功率等離子體的轟擊作用下馬上會去除掉)。這種側壁保護層能使第一氣體產生的F等離子不會對其內側壁產生刻蝕效果、或者大大減弱對側壁的刻蝕效果，這是由於這種矽化物保護膜相對於矽不易於被第一氣體產生的等離子體所化學反應刻蝕。例如在該實施例中，刻蝕步驟中，垂直方向和側壁方向的刻蝕速率比可以達到1000：5。因此，CO₂ 等第二氣體的存在能大大降低刻蝕步驟的各向同性刻蝕效果，使該刻蝕步驟區域各向異性，每個刻蝕步驟形成TSV的側壁相對垂直而不呈弧形狀。本實施例中在刻蝕階段添加C₄ F₈ 氣體可以進一步提高側壁的保護能力，使刻蝕步驟進行更長時間再進入聚合物沉積步驟對側壁進行保護。同時C₄ F₈ 在刻蝕步驟的加入，還可以使刻蝕步驟和聚合物沉積步驟更容易切換，等離子體在切換時更容易維持。Ar氣體是一般反應離子刻蝕過程中都通入的氣體，其具體流量範圍不受本發明限制。在該實施例中，SF₆ 的第一氣體為450sccm、CO₂ 的第二氣體為600sccm、C₄ F₈ 的第三氣體為50-250sccm、Ar流量為300sccm。在具體不同的反應腔中由於尺寸和氣壓的不同，以上氣體流量參數會有不同，但是只要符合本發明基本思路都屬於本發明保護範圍。

在該步驟中，可以通過MFC(Mass Flow Control，流量控制器)分別控制SF₆ 、CO₂ 、C₄ F₈ 、Ar的氣體流量，刻蝕步驟終止前，刻蝕步驟維持的時間(一般為5-30秒)，相對於現有技術的Bosch工藝步驟中的刻蝕步驟時間(一般為1-5秒)大大延長，因此，在該實施例中，刻蝕步驟可以完成TSV的5-10μm的深度的刻蝕。

步驟203，判斷TSV刻蝕是否結束，如果判斷為“是”，則TSV刻蝕過程結束，如果判斷為“否”，則進入步驟204。在該實施例中，以TSV的深度是否達到預定的60μm作為判別TSV刻蝕是否結束的標準。

步驟204，聚合物沉積步驟：通入C₄ F₈ 和Ar，在已刻蝕形成的TSV部分的側壁沉積聚合物層薄膜。

在該步驟中，在TSV的內側面形成氟碳聚合物層，其厚度一般在納米級，有時也稱作該聚合物層為鈍化層。我們定義C₄ F₈ 氣體為用來形成聚合物的第三氣體，在該實施例中第三氣體選擇為C₄ F₈ ，但並不限於此，第三氣體還可以是C₄ F₆ 、CHF₃ 、CH₂ F₂ 中的一種。在該實施例中，聚合物沉積步驟的氣壓條件為200-600mtorr。通過聚合物沉積步驟，可以在TSV的內側面沉積形成聚合物薄層，在後續的刻蝕步驟的垂直等離子刻蝕時形成側壁保護，垂直方向的刻蝕速度遠遠大於對側壁的刻蝕速度，從而進一步凸顯整個TSV刻蝕過程的各向異性的特點。

步驟205，調整C₄ F₈ 和Ar的氣體流量，聚合物沉積步驟終止。

在該步驟中，可以通過MFC(Mass Flow Control，流量控制器)分別控制C₄ F₈ 、Ar的氣體流量，調整C₄ F₈ 和Ar的氣體流量，接著開始通入刻蝕步驟的氣體，則表示聚合物沉積步驟終止。由於在後續的刻蝕步驟中還需要使用C₄ F₈ 、Ar，控制C₄ F₈ 、Ar的氣體流量的MFC不需要作開或者關的切換操作，防止控制C₄ F₈ 氣體流量的MFC在聚合物沉積步驟與刻蝕步驟之間作開關轉換操作，降低刻蝕的設備成本要求。在該實施例中，聚合物沉積步驟的時間為1-7秒，刻蝕步驟的時間是聚合物沉積步驟的時間的10倍或者10倍以上，因此，該TSV的刻蝕方法中，更多比例的時間用於矽的刻蝕，能大大提高TSV的刻蝕效率。同時，也減小了刻蝕步驟和聚合物沉積步驟的切換頻率，相對易於控制。

步驟205之後，重複進入步驟201，從而使刻蝕步驟和聚合物沉積步驟交替進行，大概經過6個迴圈以後，TSV的深度可以達到預定的60μm，TSV刻蝕方法結束。該實施例相對於圖2所示的第一實施例，TSV刻蝕方法的主要區別在於刻蝕步驟中增加了C₄ F₈ 這種第三氣體，因此，可以一方面增加操作空間使每一刻蝕步驟可以刻蝕到更深，另一方面幫助刻蝕步驟和聚合物沉積步驟之間的迅速轉換，使兩步驟之間的轉換更加平滑，TSV側壁的小突起相對更小，TSV的側壁的光滑度得到提高。

本發明相對現有技術，在保證刻蝕速率的基礎上提高了矽孔側壁的光滑度，由於採用多個刻蝕迴圈，所以每個刻蝕迴圈中的刻蝕步驟可以允許一定程度的側壁刻蝕(如上面所說的1000：5)以保證刻蝕速率，最終多個刻蝕迴圈的總體效果仍然是非等向性的。每個刻蝕迴圈均包括一個聚合物沉積步驟，可以保證刻蝕完成部分的側壁在下一個刻蝕迴圈中不會被侵蝕掉。每個刻蝕迴圈包括一個刻蝕步驟，可以清除側壁積累的多餘聚合物，防止聚合物在刻蝕到較深位置時在開口處堆積。

以上實施例之描述中，為便於說明，僅描述本發明之深矽通孔的刻蝕方法運用於電容耦合等離子反應腔之情形。應當理解，本發明之深矽通孔的刻蝕方法也可以運用於電感耦合等離子反應腔中，或者，運用於同時採用電容耦合等離子體源技術和電感耦合等離子體源技術之反應腔中。

在不偏離本發明的精神和範圍的情況下還可以構成許多有很大差別的實施例。應當理解，除了如所附的權利要求所限定的，本發明不限於在說明書中所述的具體實施例。

(習式)

11．．．掩膜層

12．．．襯底矽

13．．．聚合物層

(本發明)

101～105．．．步驟

201～205．．．步驟

110．．．掩膜層

120．．．襯底矽

圖1是現有技術的深矽通孔的刻蝕方法示意圖。

圖2是本發明提供的第一實施例TSV刻蝕方法的流程示意圖。

圖3是本發明提供的第二實施例TSV刻蝕方法的流程示意圖。

圖4是本發明具體實施例的刻蝕效果示意圖。

101～105．．．步驟

Claims (17)

1. 一種深矽通孔的刻蝕方法，包括採用反應離子刻蝕的刻蝕步驟和聚合物沉積步驟，所述刻蝕步驟和聚合物沉積步驟交替進行，其特徵在於，所述刻蝕方法運用於電容耦合等離子反應腔中，所述刻蝕步驟採用的氣體中包括用於等離子刻蝕矽的第一氣體和用於與矽反應形成矽化物保護膜的第二氣體，其中刻蝕步驟是各向異性的。
2. 如申請專利範圍第1項所述之深矽通孔的刻蝕方法，其中，所述聚合物沉積步驟採用的氣體中包括用於形成聚合物的第三氣體。
3. 如申請專利範圍第2項所述之深矽通孔的刻蝕方法，其中，所述刻蝕步驟採用的氣體還包括所述用於形成聚合物的第三氣體。
4. 如申請專利範圍第3項所述之深矽通孔的刻蝕方法，其中，所述第一氣體、第二氣體和第三氣體的氣體流量通過流量控制器控制。
5. 如申請專利範圍第3項所述之深矽通孔的刻蝕方法，其中，所述第三氣體為C₄ F₈ 、C₄ F₆ 、CHF₃ 、CH₂ F₂ 中的一種或任意幾種的組合。
6. 如申請專利範圍第1項所述之深矽通孔的刻蝕方法，其中，所述第一氣體為SF₆ 、NF₃ 中的一種。
7. 如申請專利範圍第1項所述之深矽通孔的刻蝕方法，其中，所述第二氣體包括CO₂ 、CO，NO，N₂ 中的一種。
8. 如申請專利範圍第7項所述之深矽通孔的刻蝕方法，其中，所述第二氣體為N₂ 和O₂ 的混合氣體時，N₂ 和O₂ 的氣體流量比為10：1，矽化物保護膜包括矽氮化合物、矽氧化合物和矽氮氧化合物。
9. 如申請專利範圍第1項所述之深矽通孔的刻蝕方法，其中，所述刻蝕步驟的時間是所述聚合物沉積步驟的時間的10倍或10倍以上。
10. 如申請專利範圍第1項所述之深矽通孔的刻蝕方法，其中，所述第一氣體和第二氣體的氣體流量比小於1：1。
11. 如申請專利範圍第3項所述之深矽通孔的刻蝕方法，其中，所述第二氣體和第三氣體的氣體流量比範圍大於2：1。
12. 如申請專利範圍第1項所述之深矽通孔的刻蝕方法，其中，刻蝕步驟的反應離子刻蝕氣壓條件為：200-600mtorr。
13. 如申請專利範圍第1項所述之深矽通孔的刻蝕方法，其中，所述刻蝕步驟採用的氣體還包括氬。
14. 如申請專利範圍第1項所述之深矽通孔的刻蝕方法，其中，所述刻蝕步驟刻蝕時間大於聚合物沉積步驟的時間3倍。
15. 如申請專利範圍第14項所述之深矽通孔的刻蝕方法，其中，所述刻蝕步驟時間為5-15秒。
16. 如申請專利範圍第1項所述之深矽通孔的刻蝕方法，其中，所述每個刻蝕步驟刻蝕深度大於2.5μm。
17. 如申請專利範圍第16項所述之深矽通孔的刻蝕方 法，其中，所述每個刻蝕步驟刻蝕深度大於3μm。