TWI408801B - 非揮發性記憶體元件及其製造方法 - Google Patents

Description

非揮發性記憶體元件及其製造方法

本發明係有關於一種非揮發性記憶體元件及其製造方法，更詳而言之，係關於一種能夠增加非揮發性記憶體之記憶窗口(memory window)之非揮發性記憶體元件及其製造方法。

近年來，隨著數位相機、智慧型手機、記憶卡及隨身碟等消費性電子產品的大量普及與製程技術的成熟，非揮發性記憶體(如快閃記憶體(Flash RAM)、唯讀記憶體(ROM)、可抹除可程式唯讀記憶體(EPROM)、電可抹除可程式唯讀記憶體(EEPROM)等)的應用面已大幅成長。現階段非揮發性記憶體占所有記憶體應用領域中記憶體比重的45%。以目前趨勢而言，在所有應用領域中，可攜式電子通訊設備(如手機和智慧型手機等)對於非揮發性記憶體的需求將會是未來非揮發性記憶體產業發展的主要動能所在。

非揮發性記憶體是一種記憶體元件，其特性在於當電源關閉後其所儲存之資訊儲存內容不會消失，因此可使用作為資訊儲存元件，如同硬式磁碟(hard drive)一般。

非揮發性記憶體中又以快閃記憶體的最具有產業前景及發展誘因。第一個工業標準快閃記憶體元件係由Intel所發表，即大家所知的ETOX，因ETOX是以電子穿遂來快速完成寫入(write)與抹除(erase)，這也正是快閃(flash)的名稱由來。

快閃記憶體的基本結構類似於金屬氧化物半導體場效電晶體(Metal Oxide Semiconductor Field Effect Transistor,MOSFET)的閘極堆疊結構，不同之處在於快閃記憶體於例如二氧化矽之氧化物介電層中設置有浮動閘極(floating gate,FG)。傳統快閃記憶體主要係以多晶矽作為浮動閘極，由於矽和二氧化矽之間存在一個位障高，使得該浮動閘極成為一個位能井(potential well)，且該浮動閘極係被絕緣層所隔離，因此能夠儲存電荷達一段時間。

非揮發性記憶體所儲存的資料係來自於電荷被捕陷在浮動閘極裡或是在介電層的不連續捕陷(trap)中。當電荷被浮動閘或捕陷材料所捕陷後，臨界電壓將會產生變動。在傳統的非揮發性記憶體中，資料是儲存於以多晶矽作為材料之浮動閘極中，該浮動閘極的四周被介電質所環繞。改變該多晶矽浮動閘所儲存的資料是利用寫入的動作來增加該浮動閘極所儲存的電荷數量或者是利用抹除的動作來降低該浮動閘極所儲存的電荷數量。

另外一種非揮發性記憶體架構是電荷捕陷記憶體。由於CMOS製程的迅速發展，氮化矽(silicon nitride,Si₃ N₄ )成為具有發展潛力的材料。首先所提出的架構為MNOS(metal-nitride-oxide-silicon,MNOS)電荷捕陷記憶體結構，MNOS結構的絕緣層由非常薄的SiO₂ 和Si₃ N₄ 所組成。在氮化物中深缺陷能階(deep trap level)可以增加補獲電子和電洞的機率。最近幾年，發展出由孤立缺陷所形成的SONOS(silicon-Oxide-Nitride-Oxide-Silicon)結構。SONOS是MNOS技術的一種新式改良，在氮化層上包覆氧化層區塊，使得電荷的寫入電壓能夠降低並且增進記憶體保存資料的持久性(retention)及耐久性(endurance)。然而，傳統上以化學氣相沉積(low-pressure chemical vapor deposition；LPCVD)製程所成長的氮化層如氮化矽(Si₃ N₄ )，由於膜內缺陷多且界面特性不穩定，阻礙其應用於穿隧層的可行性。由此可知，如何降低非揮發性記憶體之電荷的寫入電壓並且增進資料保存效果是目前的一個重要課題。

傳統非揮發性記憶體目前所面對的另一問題在於尺寸微縮的限制。絕緣層的厚度影響了元件的微縮程度，特別是穿隧氧化層(tunnel oxide)或穿隧層的厚度。當穿隧氧化層厚度不斷下降，造成與記憶體元件本身所需維持可靠度的最小厚度相違背。換句話說，在保存模式下(retention)，穿隧氧化層需要提供較佳的絕緣性進而維持超過十年以上的資料保存效果。然而，快閃記憶體為了達到十年以上的資料保存特性必須設計較厚的穿隧氧化層，但是此作法相對地增加了寫入和抹除所需的時間，導致寫入和抹除的速度變慢。傳統非揮發性記憶體係藉由多晶矽浮動閘極儲存電荷，因此在穿透氧化層中的一個缺陷足夠創造一條漏電路徑(leakage path)，使得該浮動閘極中所儲存的電荷發生流失，進而影響元件長期的非揮發性。在目前的研究中有許多提升非揮發性記憶體存電效果的方法，其中使用鍺奈米粒子(nanocrystal,NC)作為非揮發性記憶體元件的浮動閘極在相關領域中引起廣泛的討論與研究，主要原因在於其優秀的電性和較佳的微縮能力。奈米粒子，又稱作量子點，粒徑範圍通常在2至20奈米(nm)，於材料各維度的尺寸縮小達到一定的臨界尺寸時，其內之載子的行為具有量子特性(類似盒中粒子的運動情形)，因而材料的結構和特性也隨之有巨大的轉變。與傳統非揮發性記憶體相比較，在採用奈米粒子作為浮動閘極之非揮發性記憶體中，電荷並非儲存在連續多晶矽浮動閘極中，而是儲存在複數個互相獨立、互相隔絕的結晶化的奈米粒子或奈米點中來改善非揮發性記憶體因採用多晶矽浮動閘極所遭遇的電荷流失問題，藉此可以採用厚度較薄的穿隧氧化層(或穿隧層)，而不會降低所儲存電荷的非揮發性，同時增進電荷的寫入和抹除速度。

綜上所述，目前相關技術領域針對如何降低非揮發性記憶體的電荷寫入電壓及非揮發性記憶體的電荷流失問題之研究改進均對於未來半導體及記憶體產業的發展存在有舉足輕重的影響力。

有鑑於現今非揮發性記憶體所採用之穿隧層材料及鍺奈米粒子浮動閘極之形成方法尚有不足之處，因此，如何提供能夠提升資料保存效果和寫入/抹除速度的非揮發性記憶體元件及其製造方法，係目前亟待解決的問題。

為了解決上述問題，本發明之目的在於提供一種能夠改善電荷儲存效果並增進電荷寫入和抹除速度進而增加記憶窗口之非揮發性記憶體。

本發明之另一目的係於半導體基板上形成氮化矽穿隧層。

本發明之又一目的係於半導體基板上形成穿隧層並且於該穿隧層上形成鍺奈米粒子浮動閘極。

為達上述及其他目的，本發明提供一種非揮發性記憶體元件，其包括：半導體基板；氮化矽穿隧層，係形成於該半導體基板上；浮動閘極，係形成於該氮化矽穿隧層上，且覆蓋該氮化矽穿隧層之一部份；以及氧化物層，係形成於該氮化矽穿隧層及該浮動閘極上，用以覆蓋該浮動閘極以及該氮化矽穿隧層未被該浮動閘極所覆蓋的區域。

此外，本發明復提供一種製造非揮發性記憶體元件之方法，係用以在半導體基板上形成具有氮化矽穿隧層之非揮發性記憶體結構，該方法包括：(1)於該半導體基板上形成氮化矽材料層；(2)利用高溫爐對該氮化矽材料層進行熱處理，以形成氮化矽穿隧層；(3)於該穿隧層上形成浮動閘極；以及(4)於該穿隧層及該浮動閘極上形成氧化物層。

再者，本發明更提供一種製造非揮發性記憶體元件之方法，係用以在半導體基板上形成具有鍺奈米粒子浮動閘極之非揮發性記憶體結構，該方法包括：(1)於該半導體基板上形成穿隧層；(2)於該穿隧層上形成非晶鍺材料層；(3)利用準分子雷射退火該非晶鍺材料層，於該穿隧層上形成鍺奈米粒子；以及(4)於該穿隧層及該鍺奈米粒子上形成氧化物層。

綜上所述，藉由本發明之非揮發性記憶體元件及其製造方法，能夠改善非揮發性記憶體元件之記憶窗口的寬度，除了能夠藉由氮化矽穿隧層使得電荷寫入/抹除速度更快以外，同時也能夠利用準分子雷射於該氮化矽穿隧層上形成鍺奈米粒子，藉由鍺奈米粒子互相獨立、互相隔絕的特性降低浮動閘極的漏電問題，進而改善非揮發性記憶體元件的電荷保存效果。

以下係藉由特定的具體實例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點與功效。本發明亦可藉由其他不同的具體實例加以施行或應用，本說明書中的各項細節亦可基於不同觀點與應用，在不悖離本發明之精神下進行各種修飾與變更。以下之實施例係進一步詳細說明本發明之觀點，但不應理解為係本發明之範疇的限制。

在此須提出說明的是，為了避免模糊本發明之重點，對於一些習知的半導體載子特性(如電子或電洞等)將不再詳細敘述。

再者，用來例示本發明實施例的附圖，在不同實施例中的某些共同特徵，為清楚及容易說明、描述及理解，相似或相同的特徵將以相同附圖標記來敘述。

於本發明之實施例中，利用氮化矽材料作為快閃記憶體之穿隧層，由於氮化矽材料相較於二氧化矽材料具有較高的缺陷密度(trap density)，使得載子易於在其間傳輸。參照第1A圖，係描繪本發明實施例中使用氮化矽材料作為穿隧層之非揮發性記憶體元件10a之堆疊結構之示意圖。該非揮發性記憶體元件10a包含半導體基板11、氮化矽穿隧層13、浮動閘極15a以及控制氧化層17。

該半導體基板11可為矽或鍺材料之其中一者。該氮化矽穿隧層13係利用氣相沉積製程(vapor deposition process)沉積並經過高溫爐(furnance)處理而形成於該半導體基板上，由於氮化矽相較於二氧化矽材料具有較高的缺陷密度，使得載子(如電子和電洞)易於在其間傳輸，藉此易於將電子導入該浮動閘極15a以達到增進電荷寫入和抹除速度的效果。如先前所述，傳統上以化學氣相沉積製程所成長的氮化矽(Si₃ N₄ )，由於膜內缺陷多且界面特性不穩定，阻礙其應用於穿隧層的可行性。但在改良成長技術後，已可得到良好品質的氮化矽層。於本實施例中，係利用高溫爐對利用氣相沉積製程所沉積形成之氮化矽穿隧層13進行熱處理，使得該氮化矽穿隧層13的材料特性變得穩定且相較於二氧化矽具有更佳的電子(電洞)捕陷特性。

該浮動閘極15a係利用氣相沉積製程沉積形成於該氮化矽穿隧層13上，其材料為多晶矽。本實施例中，該浮動閘極15a係連續的浮動閘極(continuous floating gate)，具有連續的儲電表面積。

該控制氧化層17係利用氣相沉積製程沉積形成於該浮動閘極15a和該氮化矽穿隧層13上。

須特別提出說明的是，於本發明其他實施例中，該非揮發性記憶體元件10a之浮動閘極15a可以其他儲電材料實現，並不限定於多晶矽材料或者鍺奈米粒子(如下文中所詳述者)。

參照第1B圖，係描繪本發明另一實施例中使用氮化矽材料作為穿隧層之非揮發性記憶體元件10b之堆疊結構之示意圖。該非揮發性記憶體元件10b的結構與該非揮發性記憶體元件10a類似，同樣包含半導體基板11、氮化矽穿隧層13以及控制氧化層17。惟，不同之處在於本實施例中，該浮動閘極15b係鍺奈米粒子。鍺奈米粒子相較於多晶矽材料具有較高的電子親和力，使得電子對於矽化物穿隧層具有更高的位障，因而提供較佳的電荷保存效果。此外，如圖所示，藉由鍺奈米粒子互相獨立、互相隔絕的特性能夠降低該浮動閘極15b的漏電問題，藉此同樣也能夠改善非揮發性記憶體元件10b的電荷保存效果。

承上所述，因為量子點擁有分離且不連續的電荷儲存型態，故有很好的永久電荷儲存性，除此之外還具有高密度、低操作電壓以及讀寫的速度快等優點。由於在鍺奈米粒子中電荷的分佈被量子化，使得鍺奈米粒子捕獲電子的能力也相對地被量化。在採用鍺奈米粒子之記憶體中因為每個鍺奈米粒子都是獨立的，一旦有任何一個鍺奈米粒子提早形成漏電路徑，其週遭的鍺奈米粒子並不會受影響，所以可以維持長時間的電荷儲存。根據上述鍺奈米粒子的優點，本發明引入鍺奈米粒子來當成我們的浮動閘極，希望藉由外加電場能夠把載子電荷加速穿過穿隧層到達鍺奈米粒子，並將電荷儲存在能階間隙較低的非晶鍺或者鍺奈米粒子的周圍，以改善非揮發性記憶體元件的電荷保存效果。本發明亦提出一種於半導體基板上形成具有鍺奈米粒子浮動閘極之非揮發性記憶體結構之方法，將詳述如下。

參照第2A至2D圖，係描繪本發明實施例使用低功率準分子雷射製作鍺奈米粒子浮動閘極25’之製程步驟之示意圖。

首先，如第2A圖所示，於矽基板21上形成穿隧層23，其中該穿隧層23可為藉由氣相沉積製程所沉積形成之二氧化矽層，或者如第1A至1B圖中藉由高溫爐熱處理所形成之氮化矽穿隧層13。接著，如第2B圖所示，利用電子槍蒸鍍(e-gun evaporation)製程於該穿隧層23上形成超薄非晶鍺材料層25，該非晶鍺材料層25係非晶格型態之鍺半導體材料層。接下來，如第2C圖所示，利用低功率準分子雷射(excimer laser)退火該非晶鍺材料層25，於該穿隧層23上形成鍺奈米粒子浮動閘極25’。最後，如第2D圖所示，利用氣相沉積製程或其他製程形成控制氧化層27，以覆蓋該穿隧層23、鍺奈米粒子浮動閘極25’及未熔化的非晶鍺材料層25。

參照第3A-3D圖，係描繪本發明實施例使用高功率準分子雷射製作鍺奈米粒子浮動閘極35’之製程步驟之示意圖。

首先，如第3A圖所示，於矽基板21上形成穿隧層23。接著，如第3B圖所示，利用電子槍蒸鍍製程於該穿隧層23上形成超薄非晶鍺材料層35，該非晶鍺材料層35係非晶格型態之鍺半導體材料層。接下來，如第3C圖所示，利用高功率準分子雷射退火該非晶鍺材料層35，於該穿隧層23上形成鍺奈米粒子浮動閘極35’。最後，如第3D圖所示，利用氣相沉積製程或其他製程形成控制氧化層27，以覆蓋該穿隧層23和鍺奈米粒子浮動閘極35’。

應留意到，由於低功率準分子雷射並未將該非晶鍺材料層25完全熔化再結晶，故該鍺奈米粒子浮動閘極25’邊緣與該穿隧層23的交界面上殘留有一部份未熔化的非晶鍺材料層25。此外，由於高功率準分子雷射將該非晶鍺材料層35完全熔化再結晶，故該鍺奈米粒子浮動閘極35’邊緣與該穿隧層23的交界面上並未殘留有未熔化的非晶鍺材料層35。

因此，可了解到功率密度越大的準分子雷射可以將非晶鍺材料熔化再結晶成為晶格結構較好的鍺奈米粒子。另外，由於第2A-2D圖所描繪之實施例係利用較低功率的準分子雷射所處理，故鍺奈米粒子浮動閘極25’下側所殘留的非晶鍺材料層25可能產生漏電路徑，使得鍺奈米粒子浮動閘極25’的儲電效果變差，造成記憶窗口變小；而由於第3A至3D圖所描繪之實施例係利用較高功率的準分子雷射所處理，故所殘留的非晶鍺材料層25非常少，較不易產生漏電路徑，使得鍺奈米粒子浮動閘極25’的儲電效果較佳，造成記憶窗口變大。

參照第4圖，係描繪本發明實施例使用不同功率之準分子雷射所製作之非揮發性記憶體之電容-電壓圖。如圖所示，曲線A代表具有利用功率130mJ之準分子雷射退火非晶鍺材料層所產生之鍺奈米粒子之非揮發性記憶體之電容-電壓圖；曲線B代表具有利用功率200mJ之準分子雷射退火非晶鍺材料層所產生之鍺奈米粒子之非揮發性記憶體之電容-電壓圖。由圖中可知，曲線A的斜率隨著閘極電壓增加而逐漸變小，顯示其電容隨電壓的改變量逐漸趨緩，代表此元件之缺陷密度較高，容易產生漏電路徑使電荷流失；相對地，曲線B的斜率隨著閘極電壓增加而逐漸變大，顯示其電容隨電壓的改變量逐漸趨增，代表此元件之缺陷密度較低，不易產生漏電路徑使電荷流失。

參照第5A圖，係描繪使用氮化矽作為穿隧層且不具有浮動閘極之非揮發性記憶體之電容-電壓圖。須先說明的是，該氮化矽穿隧層係利用氣相沉積製程沉積並經過高溫爐處理而形成於該半導體基板上。如圖所示，不具有鍺奈米粒子或浮動閘極之非揮發性記憶體所量測出來的記憶窗口僅有大約1-2V，表示此元件有小量的電荷儲存效果。然，上述結果亦顯示氮化矽穿隧層確實有助於電荷的儲存。

參照第5B圖，係描繪使用氮化矽作為穿隧層且具有鍺奈米粒子浮動閘極之非揮發性記憶體之電容-電壓圖。如圖所示，具有鍺奈米粒子浮動閘極之非揮發性記憶體所量測出來的記憶窗口大約為8-9V，表示此元件有大量的電荷儲存效果。因此，鍺奈米粒子浮動閘極結合氮化矽穿隧層能夠有效地提升非揮發性記憶體的電荷儲存效果。

參照第6圖，係本發明於半導體基板上形成具有氮化矽穿隧層之非揮發性記憶體元件製造方法60的流程圖。首先，於步驟S61，於該半導體基板上形成氮化矽材料層，接著進至步驟S62。

於步驟S62，利用高溫爐對該氮化矽材料層進行熱處理，以形成氮化矽穿隧層，接著進至步驟S63。

於步驟S63，於該穿隧層上形成浮動閘極，接著進至步驟S64。

於步驟S64，於該穿隧層及該浮動閘極上形成氧化物層。

參照第7圖，係本發明於半導體基板上形成具有鍺奈米粒子浮動閘極之非揮發性記憶體元件製造方法70的流程圖。首先，於步驟S71，於該半導體基板上形成穿隧層，接著進至步驟S72。

於步驟S72，於該穿隧層上形成非晶鍺材料層，接著進至步驟S73。

於步驟S72，利用準分子雷射退火該非晶鍺材料層，於該穿隧層上形成鍺奈米粒子，接著進至步驟S73。

最終，於步驟S74，於該穿隧層及該鍺奈米粒子上形成氧化物層。

綜上所述，本發明之非揮發性記憶體元件及其方法，結合氮化矽穿隧層和鍺奈米粒子浮動閘極之特性，相較於習知技術能夠提供較佳的電荷儲存效果及寫入/抹除速度。習知製程可能對穿隧層與浮動閘極間之介面造成傷害，而本發明利用準分子雷射退火非晶鍺材料而得到鍺奈米粒子並不會對穿隧層或者浮動閘極造成損傷。此外，氮化矽穿隧層能夠產生較多的缺陷密度，這些缺陷能夠幫助載子電荷的傳輸，只要載子越過氮化矽穿隧層的能帶間隙便可以很容易到達鍺奈米粒子而除存於能帶間隙較低的鍺半導體中，其能帶結構類似一量子井，使得載子被侷限在量子井裏面，以達到增大記憶體元件記憶窗口的目的。

上述實施例僅例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修飾與改變。因此，本發明之權利保護範圍，應如後述之申請專利範圍所列。

10a．．．非揮發性記憶體元件

10b．．．非揮發性記憶體元件

11．．．半導體基板

13．．．氮化矽穿隧層

15a．．．浮動閘極

15b．．．浮動閘極

17．．．控制氧化層

21．．．矽基板

23．．．穿隧層

25．．．非晶鍺材料層

25’．．．鍺奈米粒子浮動閘極

27．．．控制氧化層

35．．．非晶鍺材料層

35’．．．鍺奈米粒子浮動閘極

A．．．曲線

B．．．曲線

60．．．方法

70．．．方法

S61至S64．．．步驟

S71至S74．．．步驟

第1A及1B圖係本發明之使用氮化矽材料作為穿隧層之非揮發性記憶體元件之堆疊結構的示意圖；

第2A至2D圖係本發明之使用低功率準分子雷射製作鍺奈米粒子浮動閘極之製程步驟的示意圖；

第3A至3D圖係本發明之使用高功率準分子雷射製作鍺奈米粒子浮動閘極之製程步驟的示意圖；

第4圖係描繪使用不同功率之準分子雷射所製作之非揮發性記憶體之電容-電壓圖；

第5A圖係描繪使用氮化矽作為穿隧層且不具有浮動閘極之非揮發性記憶體之電容-電壓圖；

第5B圖係描繪使用氮化矽作為穿隧層且具有鍺奈米粒子浮動閘極之非揮發性記憶體之電容-電壓圖；

第6圖係本發明之具有氮化矽穿隧層之非揮發性記憶體元件製造方法的流程圖；以及

第7圖係本發明之具有鍺奈米粒子浮動閘極之非揮發性記憶體元件製造方法的流程圖。

70．．．方法

S71至S74．．．步驟

Claims (19)

1. 一種非揮發性記憶體元件，包括：半導體基板；氮化矽穿隧層，係形成於該半導體基板上且完全覆蓋該半導體基板；浮動閘極，係形成於該氮化矽穿隧層上，而覆蓋該氮化矽穿隧層之一部份；以及氧化物層，係形成於該氮化矽穿隧層及該浮動閘極上，用以覆蓋該浮動閘極以及該氮化矽穿隧層未被該浮動閘極所覆蓋的區域。
2. 如申請專利範圍第1項所述之非揮發性記憶體元件，其中，該氮化矽穿隧層係利用氣相沉積製程沉積並經過高溫爐處理而形成於該半導體基板上。
3. 如申請專利範圍第1項所述之非揮發性記憶體元件，其中，該浮動閘極為多晶矽材料。
4. 如申請專利範圍第1項所述之非揮發性記憶體元件，其中，該浮動閘極為鍺奈米粒子。
5. 如申請專利範圍第4項所述之非揮發性記憶體元件，其中，該鍺奈米粒子係利用電子槍蒸鍍製程於該穿隧層上形成非晶鍺材料層，並利用準分子雷射退火該非晶鍺材料層，而形成於該氮化矽穿隧層上。
6. 如申請專利範圍第5項所述之非揮發性記憶體元件，其中，該準分子雷射包含ArF、KrCl、KrF、XeBr、XeCl及XeF準分子雷射。
7. 如申請專利範圍第5項所述之非揮發性記憶體元件，其中，該非晶鍺材料層係非晶格型態之半導體材料層。
8. 一種製造非揮發性記憶體元件之方法，係用以在半導體基板上形成具有氮化矽穿隧層之非揮發性記憶體結構，該方法包括：(1)於該半導體基板上形成氮化矽材料層；(2)利用高溫爐對該氮化矽材料層進行熱處理，以形成氮化矽穿隧層；(3)利用電子槍蒸鍍製程於該穿隧層上形成非晶鍺材料層，並利用準分子雷射退火該非晶鍺材料層以形成浮動閘極於該穿隧層上；以及(4)於該穿隧層及該浮動閘極上形成氧化物層。
9. 如申請專利範圍第8項所述之製造非揮發性記憶體元件之方法，其中，步驟(3)所形成之該浮動閘極為多晶矽。
10. 如申請專利範圍第8項所述之製造非揮發性記憶體元件之方法，其中，步驟(3)所形成之該浮動閘極為鍺奈米粒子。
11. 如申請專利範圍第8項所述之製造非揮發性記憶體元件之方法，其中，該準分子雷射包含ArF、KrCl、KrF、XeBr、XeCl及XeF準分子雷射。
12. 如申請專利範圍第8項所述之製造非揮發性記憶體元件之方法，其中，該非晶鍺材料層係非晶格型態之鍺半導體材料層。
13. 一種製造非揮發性記憶體元件之方法，係用以在半導體基板上形成具有鍺奈米粒子浮動閘極之非揮發性記憶體結構，該方法包括：(1)於該半導體基板上形成穿隧層；(2)於該穿隧層上形成非晶鍺材料層；(3)利用準分子雷射退火該非晶鍺材料層，於該穿隧層上形成鍺奈米粒子；以及(4)於該穿隧層及該鍺奈米粒子上形成氧化物層。
14. 如申請專利範圍第13項所述之製造非揮發性記憶體元件之方法，其中，步驟(3)中該準分子雷射包含ArF、KrCl、KrF、XeBr、XeCl及XeF準分子雷射。
15. 如申請專利範圍第13項所述之製造非揮發性記憶體元件之方法，其中，步驟(1)係利用氣相沉積製程沉積形成該穿隧層。
16. 如申請專利範圍第13項所述之製造非揮發性記憶體元件之方法，其中，步驟(1)之該穿隧層之材料為氮化矽和二氧化矽之其中一者。
17. 如申請專利範圍第16項所述之製造非揮發性記憶體元件之方法，其中，當該穿隧層之材料為氮化矽時，其係利用氣相沉積製程沉積並經過高溫爐處理而形成於該半導體基板上。
18. 如申請專利範圍第13項所述之製造非揮發性記憶體元件之方法，其中，步驟(2)係利用電子槍蒸鍍製程於該穿隧層上形成該非晶鍺材料層。
19. 如申請專利範圍第18項所述之製造非揮發性記憶體元件之方法，其中，步驟(2)之該非晶鍺材料層係非晶格型態之鍺半導體材料層。