TWI407853B - 用於控制製造程序的方法及系統 - Google Patents

用於控制製造程序的方法及系統 Download PDF

Info

Publication number
TWI407853B
TWI407853B TW097127769A TW97127769A TWI407853B TW I407853 B TWI407853 B TW I407853B TW 097127769 A TW097127769 A TW 097127769A TW 97127769 A TW97127769 A TW 97127769A TW I407853 B TWI407853 B TW I407853B
Authority
TW
Taiwan
Prior art keywords
layer
printed circuit
circuit board
manufacturing process
skew
Prior art date
Application number
TW097127769A
Other languages
English (en)
Other versions
TW200913822A (en
Inventor
Rafi Amit
Original Assignee
Camtek Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Camtek Ltd filed Critical Camtek Ltd
Publication of TW200913822A publication Critical patent/TW200913822A/zh
Application granted granted Critical
Publication of TWI407853B publication Critical patent/TWI407853B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/163—Monitoring a manufacturing process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

用於控制製造程序的方法及系統
本專利申請案主張2007年7月22日提出之60/951,211號美國專利臨時申請案與2007年8月6日提出之60/954,078號美國專利臨時申請案之優先權，兩者之內容皆併入於此以供參照。
發明領域
本發明係關於一種用於控制製造程序的方法。
 發明背景
印刷電路板(PCB)的製造程序係用以將各種循環操作與原料合併在一起。目前，PCB的製造有兩種基本技術：(i)將分開製造的多層最後組裝在一起的方法，此方法會在朝向最後組裝的分開多層之製造期間導致明顯較大的尺寸不穩定性。(ii)相繼產生法，當藉由在先前完成的一層頂端上相繼地製造出每個下一層而產生PCB時，且以此方式免除最後組裝製程的必要性。此方法係打算用於製造高密度PCB，因而能夠顯著地降低製造程序期間原料的尺寸不穩定性。
製造PCB時的其中一項主要問題在於每一層的尺寸不穩定性。這些層在製造程序期間可能會遭受到各種變形。
因此，急需要能夠控制製造程序，且針對這些難以預測的尺寸不穩定性作出回應。
 發明概要
一種電腦程式產物，其包括一個儲存有指令的電腦可讀取媒體，這些指令係用以：計算出被預期互相對齊的電子電路之多層之間的至少一層歪斜(1ayer misalignment)，其中這些層係藉由至少一個直接成像裝置所製造，直接成像裝置係用以使光阻材料暴露於輻射下而產生圖案；對應於至少一層歪斜以及至少一個可允許的歪斜臨界值，而從製造該電子電路的至少一額外層及停止該電子電路的製造程序之間選擇一個選定的反應；以及參與實施該選定的反應。
一種用於控制電子電路的製造程序之系統，該系統包括一記憶體單元及一處理器；該記憶體單元係用以儲存一電子電路的多層之影像資訊；該處理器係用以：計算出被預期互相對齊的電子電路之多層之間的至少一層歪斜，其中這些層係藉由至少一個直接成像裝置所製造，直接成像裝置係用以使光阻材料暴露於輻射下而產生圖案；對應於至少一層歪斜以及至少一個可允許的歪斜臨界值，而從製造該電子電路的至少一額外層及停止該電子電路的製造程序之間選擇一個選定的反應；以及參與實施該選定的反應。
一種用於控制電子電路的製造程序之方法，該方法包括：計算出被預期互相對齊的電子電路之多層之間的至少一層歪斜，其中這些層係藉由至少一個直接成像裝置所製造，直接成像裝置係用以使光阻材料暴露於輻射下而產生圖案；對應於至少一層歪斜以及至少一個可允許的歪斜臨界值，而從製造該電子電路的至少一額外層及停止該電子 電路的製造程序之間選擇一個選定的反應；以及參與實施該選定的反應。
圖式簡單說明
從以下伴隨圖式所做之詳細說明中，可以更加清楚地了解本發明的上述及其他目的、特色與優點。在圖式中，類似的元件符號係用以在不同的圖形中表示類似的元件。
第1圖顯示本發明實施例的系統。
第2圖顯示本發明實施例的方法。
第3圖顯示本發明實施例的方法。
第4圖顯示本發明實施例的多個部位。
第5圖顯示本發明實施例的多層。
 較佳實施例之詳細說明
提供一種系統、方法、及電腦程式產物。他們可以控制例如PCB的電子電路之製造程序。製造程序係鑒於層歪斜(偵測或估算而得)以及一個允許的歪斜臨界值而加以控制。此控制可以包括以下的至少之一或其組合：(i)修改一個或多個電子電路的一或多層之製造程序參數；(ii)停止一個或多個電子電路的製造程序；(iii)重複一個或多個製造階段。
「層歪斜」一詞可以反映出第一層的一或多點以及第二層的一或多點之間的一個或多個歪斜。第一層的這些點各被預期能夠對齊第二層的對應點。例如，可以在被預期應該對齊之第一層的一個部位以及第二層的一個對應部位之間界定出歪斜。然而，對於另一範例來說，層歪斜可以 反映出一層與另一層之間的整體歪斜。然而，對於另一範例來說，層歪斜可以反映出第一層的一部位及第二層的一部位之間的歪斜。層歪斜可以代表一個或多個局部歪斜，且可以藉由處理(例如：統計處理)多個局部歪斜而獲得。一個局部歪斜可以是第一層的第一部位對第二層的第二部位之間的歪斜。
可藉由比較一特定層的一個或多個部位之一個或多個真正位置以及這些一個或多個部位的一個或多個想要(預期)位置，而估算出此一特定層的層歪斜。想要的位置可以從資料庫而獲得，從一個代表特定層或者從另一層(通常此另一層被預期接近此特定層)之參考資料。
當比較不同層的部位之間時，這些部位可以藉由光線而成像，或者可以藉由輻射(例如x射線)而成像，藉此顯露出位於一上層底下的多層之部位。因此，自動光學檢查(AOI)工具或其他工具可以利用x射線而偵測出位於一組多層的上層底下之一層的部位。
參考層資訊可以從一個或多個自動光學檢查工具所獲得的影像資料計算而得，可以藉由處理代表多個電子電路(例如屬於同一批的電子電路)之影像資料而得。參考層資訊可以被儲存在一個中央記憶體單元或者多個記憶體單元內。
第1圖顯示單一記憶體單元及單一AOI工具，但是也可以使用其他結構。例如，一個或多個系統可以被連接至多個AOI工具，且額外地或替代地可以連接至多個DI工具。
層歪斜可以包括一個或多個局部歪斜。可以藉由測量 出預期互相對齊的部位之間的空間關係，而決定出一個局部歪斜。額外地或替代地，可以藉由比較並未被預期互相對齊反而被預期彼此之間有一定距離的部位之間的距離，而測量出局部對齊。額外地或替代地，尤其是倘若兩組部位之間的空間關係為已知或者可以被估算出來的話，可以根據另一組部位的部位之間的歪斜，而估算出特定一組部位的局部歪斜。
例如，假設有第一組理想上相互對齊的部位以及第二組理想上相互對齊的部位，而且第一組部位的歪斜以及第二組部位的歪斜之間的關係為已知或者可以被估算出來時，則在測量出第二組部位的歪斜之後，便可以計算出第二組的歪斜。此估算結果可以取決於過去的測量值，可以將兩組部位之間的距離對應於部位之間的相似性。典型地，假如兩組部位彼此非常接近，且被預期在相同的製造條件下製造出來的話，則此估算結果可以更加準確。
要注意的是可以忽略一個或多個局部歪斜(甚至一個超過所允許的局部歪斜臨界值)，而且不管局部歪斜與該所允許的歪斜之一個或多個偏差，都可以繼續製造程序。
第1圖顯示本發明實施例的系統100及其環境。
系統100包括記憶體單元110及處理器120，其環境可以包括例如AOI系統130的一個或多個自動光學檢查(AOI)系統、一個或多個例如DI 140的直接成像裝置(DI)，以及例如製造工具150的一個或多個額外製造工具。
要注意的是系統100或者記憶體單元110與處理器120以 外的至少一零件，均可以與AOI 130或DI 140整合在一起。
另外，要注意的是AOI 130可以與DI 140整合在一起，而且兩種系統(AOI與DI)可以同時或者相繼地檢查一電子電路的一層。
製造工具150具有顯影及蝕刻的能力。要注意的是一個工具可以執行顯影，而另一個工具可以執行蝕刻，但也並未一定如此。
傳統上，積體電路的一特定層係藉由實施以下的製造階段而製造出來：(i)產生一層光阻層；(ii)藉由DI 140而使該光阻層曝光於輻射(例如：光線、雷射)，以便對系統100產生一光阻圖案；(iii)藉由AOI 130，使光阻層產生影像，以便提供影像資訊給系統100；(iv)藉由系統100且特別藉由處理器120，對對應於層歪斜以及至少一個允許的歪斜臨界值，而選擇一個選定的反應；以及(v)執行所選定的反應。
藉由在光阻形成之後且在執行額外階段之前(例如：顯影、蝕刻、及雷射鑽孔)應用成像及選擇步驟，所選定的反應可以包括移除光阻圖案及產生一個修改過的光阻圖案。根據本發明的另一實施例，成像及選擇步驟可以在一個無法倒退的特定製造過程之後實施(例如：在使光阻圖案顯影之後、在蝕刻之後)，而且，在此情形中，所選定的反應不能包括移除光阻圖案及產生一個修改過的光阻圖案。因此，例如，成像步驟可以包括在蝕刻階段完成之後成像一個導電圖案。
要注意的是可以在每個製造程序階段且甚至在每一層 好幾次之後，實施成像及選擇步驟。例如，可以在形成光阻圖案之後，且在光阻圖案被顯影與蝕刻之後，且甚至在雷射鑽孔之後，實施此選擇步驟。
反應可以包括：(i)藉由製造工具150而繼續製造電子電路；(ii)藉由修改欲被DI 140印製的圖案，而修改電子電路的下一層之製造程序；(iii)移除光阻層，且重複產生光阻層，且使材料曝光以提供一光阻圖案；(iv)修改欲被DI 140印製的特定層之圖案，移除光阻層，且重複產生光阻層，且曝光該材料以提供一個修改過的光阻圖案；(v)停止積體電路的其他層之製造程序，且宣佈此電子電路為一個失敗的電子電路；(vi)停止一個或更多其他積體電路的製造程序，且宣佈這些一個或多個電子電路為失敗的電子電路；(vii)藉由另一層而取代一層，此另一層特別是被預期屬於具有第二積體電路的對應層之一積體電路的一層。
要注意的是，假如在光阻顯影之前執行檢查與選擇步驟的話，可以實施反應(iii)與(iv)。要注意的是，可以在欲替換的這幾層被連接至其他層之前，可以選擇反應(vii)。
可以在這些階段之間選擇處理器120，以便對應於一個或多個層歪斜(偵測或估算出來)及一個或多個允許的歪斜臨界值。此允許的歪斜臨界值可以針對每一層、每個製造程序階段、每個局部歪斜而決定。
例如，假如一個積體電路包括多(n)層，則可以決定(n－1)個可允許的歪斜臨界值。然而，對於另一個範例中，當製造第m層(m<n)時，此方法可以比較m層之間的層歪斜，但 是，本方法額外地或替代地試著在製造一或多個後續層之後估算所預期到的歪斜(例如在製造第(m＋1)’層、第(m＋2)’層，且直到第n’層)。
假如在製造第m層之後，這幾層歪斜了超過此階段所允許的歪斜臨界值，則此方法可以選擇是否此歪斜可以被修改、無法被修改、或者不應該被修改。
例如，假如目前製造好的多層的層歪斜以及未來多層所預期的歪斜均位於所允許的歪斜臨界值，則不應該修改製造程序。
例如，即使滿足這些條件，處理器120可以決定剩下來的幾層之製造程序，以便減少未來多層的預期歪斜。
例如，處理器120可以決定出一層應該被另一對應層所取代，以便減少層歪斜。在這些層被連接至其他層之前，可以執行此步驟。處理器120可以接收代表不同電子電路的歪斜之資訊，且藉由另一層取代起初打算包含一電子電路內之多層。
例如，處理器120可以決定製造一層，且藉由剛製造好的一層而取代已經製造好的一層。
選擇所選擇的操作可以對應於此一操作的「代價」。「代價」可以反映出財政花費、執行選定的反應所需之時間、在製造程序內引進誤差的機率等。例如，假如取代一層、修改一製造程序、或者重複一製造階段的代價超過恰好從起始線開始製造電子電路的話，則處理器120可以選擇停止此製造程序。
便利地，處理器120可以：(i)計算此電子電路的多層之間的層歪斜，其中這幾層被預期互相對齊，其中這幾層係藉由一個直接成像裝置所製造，此直接成像裝置係用以使光阻材料暴露於輻射下以產生圖案；(ii)在完成電子電路的製造之後，估算層歪斜；以及(iii)對應於估算出來的層歪斜且對應於一個可允許的歪斜臨界值，從(a)製造此電子電路的額外層、(b)修改此電子電路的額外層之製造程序，及(c)停止此電子電路的製造程序中選擇一個選定的反應；以及(iv)參與實施所選定的反應。
便利地，處理器120也可以選擇重複此組多層的至少一層之一製造程序階段。
要注意的是，一個電子電路的層歪斜可以影響其他電子電路的選定反應之選擇(例如：包括於同一批內的電子電路、受到實質上相同的製造程序條件之電子電路、與類似物)。
例如，考慮到一特定電子電路的層歪斜，處理器120可以選擇一個與其他電子電路的製造程序有關之選定反應。例如，處理器120可以決定停止與電子電路共用至少一個製造程序屬性(例如：相同的製程條件)的製造程序。
便利地，假如處理器估算出重複將有助於提供一個包括有歪斜程度小於可允許的歪斜臨界值之一組部位的電子電路，此處理器120可以指示DI 140及/或製造工具150重複此組多層的至少一層之製造程序階段。
便利地，假如處理器估算出重複及取代將有助於提供 一個包括有歪斜程度小於可允許的歪斜臨界值之一組部位的電子電路，此處理器120可以指示DI 140及/或製造工具150重複此組多層的至少一層之製造程序階段，且藉由一個在該製造程序階段的重複期間所製造的該層取代先前製造好的一層。
便利地，處理器120可以在光阻圖案顯影之前計算出層歪斜，決定重複一製造程序階段以提供一個修改過的光阻圖案；且指示DI 140或製造工具150移除掉光阻圖案，且製造此修改過的光阻圖案。
便利地，AOI 130或專屬工具(未顯示)可使用層滲透輻射(例如：x射線)，以便檢查彼此相連的一組部位，而偵測出此組部位的一上層底下之部位。
根據本發明的一個實施例，在DI 140完成該層的製造之前，AOI 130開始檢查製造程序的一層，且處理器120能夠處理影像資訊(關於此層的資訊)，且甚至在開始製造一層電子電路之後但在完成製造該層電子電路之前，停止此製造程序。
根據本發明的一實施例，處理器120可以產生指令或者以其他方式修改下一層的製造程序資訊，如此將會使DI 140對於所計算出來的歪斜作出回應，其中該下一層是打算在計算之後加以製造。
系統100可以執行稍後敘述的方法200之以下任何一階段。
要注意的是，當停止一個電子電路的製造程序時，未來幾層或未來的電子電路之製造程序應該被修改，以防止 重複有缺陷的製造程序。
要注意的是，對製造程序的修改可以包括改變DI 140、製造工具150或兩者的製造參數。此改變可以涉及改變用以控制壓印光阻圖案的圖案資訊，可以包括改變光阻層(光阻層的材料與厚度)，可以涉及改變顯影製程的溫度，使得蝕刻製程更有(或較沒有)腐蝕性。
第2圖顯示本發明實施例的方法200。
此方法200首先是計算一個或多個層歪斜的階段210，這些層被預期互相對齊。不同的層是藉由至少一個直接成像裝置而製造，此直接成像裝置係用以使光阻材料暴露於輻射下以產生圖案。製造程序的其他階段(例如：蝕刻、光阻層沉積、光阻圖案的顯影、導電材料的沉積)可以由其他工具執行。
在階段210之前，可以接收影像資訊。可以藉由檢查彼此相連的一組多層，以便偵側此組多層的一上層底下之部位，而獲得此影像資訊。
階段210可以包括計算，或者更正確地說是估算一組部位的多個部位之間的歪斜，以對應於屬於另一組部位的多個部位之間所測量到的空間關係。
階段210可以對應於在製造至少一層的期間由直接成像裝置所獲得的影像資訊。
可以由處理器實施此階段210，以對應於自動光學檢查工具所提供的影像資訊；而且所選定的反應可以包括停止製造一個直接成像裝置的製造程序。
階段210可以包括對應於一個或多個層歪斜而估算是否完成製造程序將會提供一個滿足一個或多個允許的歪斜臨界值之電子電路。
階段210可以包括檢查彼此相連的一組部位，以偵側出位於此組部位的一上層底下之部位。
階段210之後接著是階段220，階段220係用以對應於至少一層歪斜且對應於至少一個允許的歪斜臨界值，而選擇一個選定的反應。
階段220可以包括在(i)製造電子電路的至少一額外層，及(ii)停止電子電路的製造程序之間作出選擇。
階段220可以包括在(i)製造電子電路的額外層；(ii)停止電子電路的製造程序；以及(iii)修改電子電路的額外層之製造程序之間作出選擇。
階段220可以包括在(i)製造電子電路的額外層；(ii)停止電子電路的製造程序；以及(iii)停止與該電子電路共用至少一製造程序屬性的其他電子電路的製造程序之間作出選擇。
階段220可以包括在(i)製造電子電路的額外層；(ii)停止電子電路的製造程序；以及(iii)移除電子電路的一層中並未顯影的光阻圖案，且產生一個修改的光阻圖案之間作出選擇。
階段220可以包括在(i)製造電子電路的額外層；(ii)停止電子電路的製造程序；以及(iii)藉由被預期屬於另一電子電路的一層而取代被預期屬於第一電子電路的一層之間作出選擇。
階段220可以包括在(i)製造電子電路的額外層；(ii)停止電子電路的製造程序；(iii)重複積體電路的一特定層之製造程序階段；以及(iv)藉由在重複製造程序階段期間所製造之現有製造好的一特定層，而取代先前製造好的一特定層之間作出選擇。
階段220可以包括在(i)製造電子電路的額外層；(ii)停止電子電路的製造程序；(iii)修改電子電路的額外層之製造程序；以及(iv)移除電子電路的一層中並未顯影的光阻圖案，且產生一個修改的光阻圖案之間作出選擇。
階段220可以包括在(i)製造電子電路的額外層；(ii)停止電子電路的製造程序；(iii)藉由被預期屬於另一電子電路的一層而取代被預期屬於第一電子電路的一層；以及(iv)藉由在重複製造程序階段期間所製造之現有製造好的一特定層，而取代先前製造好的一特定層之間作出選擇。
階段220可以包括在(i)製造電子電路的額外層；(ii)停止電子電路的製造程序；(iii)修改電子電路的額外層之製造程序；(iv)重複積體電路的一特定層之製造程序階段；以及(v)藉由在重複製造程序階段期間所製造之現有製造好的一特定層，而取代先前製造好的一特定層之間作出選擇。
第3圖顯示階段220包括在一組所選定的反應之間作出選擇，其中，該組選定的反應包括以下階段的任何組合：(i)製造電子電路的額外層；(ii)停止電子電路的製造程序；(iii)藉由被預期屬於另一電子電路的一層而取代被預期屬於第一電子電路的一層；(iv)移除電子電路的一層中並未顯 影的光阻圖案，且產生一個修改的光阻圖案；(v)修改電子電路的額外層之製造程序；(vi)重複積體電路的一特定層之製造程序階段；以及(vii)藉由在重複製造程序階段期間所製造之現有製造好的一特定層，而取代先前製造好的一特定層。
回去參考第2圖，假如估算出歪斜無法被修改(位於一個或多個允許的歪斜臨界值內)或者花費太高而無法修改，則階段220可以包括停止電子電路的製造程序。
階段220可以包括絕定繼續製造程序(具有或不具有修改或取代)，此選擇可以對應於修改的花費。
階段220之後接著是階段230，階段230係用以參與實施所選定的反應。階段230可以包括：引發一個選定的反應，開始該選定的反應，要求從另一個系統或工具執行該選定的反應，執行一部分所選定的反應，或者執行整個選定的反應。
階段210可以包括估算至少一個製造好的層以及至少一個欲被製造的下一層之層歪斜。
在完成該階段之前，可以停止一層的製造程序階段。可以在此層的製造程序階段期間獲得影像資訊，而且，反應的選擇以及此反應的執行可以在此階段完成之前執行。額外地或替代地，可以對應於從另一層所獲得的資訊，而(在完成之前)停止一層的製造程序。於是，製造程序與選擇程序可以流水線(pipelined)方式執行。
第4圖顯示本發明實施例的多個部位。
這些部位被配置成三組：(i)第一組410，包括實質上彼此對齊的部位；(ii)第二組420，包括彼此稍微對齊的部位；以及(iii)第三組430，包括彼此實質上歪斜的部位。每一組被預期包括互相對齊的部位。處理器120可以決定不要修改製造出第一組410的製造程序，可以決定修改製造出第二組420的製造程序，且可以決定停止包括第三組430的電子電路之製造程序。
第4圖顯示第一組410中製造好的部位412至415，以及應該屬於下一層的下一部位411之位置。第一組是對齊的且具有一條通過第一組410的各個部位中間之中央軸線419。下一部位411的位置可以根據製造好的部位412至415的位置、根據與下一層(包含下一部位411)的預期歪斜有關之資訊而估算出來，而且可以根據從其他電子電路的先前製造階段所獲得的資訊而估算出來。
第4圖顯示第二組420中製造好的部位422至425，以及應該屬於下一層的下一部位421之位置。第二組稍微歪斜且具有一條稍微偏離預期中央軸線429的真正中央軸線428。
第4圖顯示第三組430中製造好的部位432至435，以及應該屬於下一層的下一部位431之位置。第三組實質上歪斜且具有一條實質上偏離預期中央軸線439的真正中央軸線438。介於兩條軸線之間的距離超過所允許的對齊臨界值440。
第5圖顯示本發明實施例的多層510至520，第5圖顯示出即使在層510被製造且配置於下層520的上方之後，一特 定層(例如：層520)的部位可以藉由利用x射線而成像，如此能夠在測量層歪斜期間產生協助。
可以設置一電腦程式產物，其包括一個實體性的電腦可讀取媒體，其中儲存有用於執行方法200的任何階段之指令。此實體性電腦可讀取媒體可以是晶片、多個半導體記憶體單元、碟片、磁盤、CD或DVD，它可以藉由利用諸如光線、磁場等電磁輻射而被讀取。
例如，此實體性媒體可以儲存多個指令，這些指令係用於：(a)計算出被預期互相對齊的一電子電路的多層之間的至少一層歪斜，其中這幾層是藉由至少一直接成像裝置所製造，該直接成像裝置係用以使光阻材料暴露於輻射下以產生圖案；(b)對應於至少一層歪斜且對應於至少一個允許的歪斜臨界值，而從一組選定的反應中選出一個選定的反應，這些選定的反應包含以下多個反應的組合：製造電子電路的額外層；停止電子電路的製造程序；修改電子電路的額外層之製造程序；重複積體電路的一特定層之製造程序階段，且藉由在重複製造程序階段期間所製造之現有製造好的一特定層而取代先前製造好的一特定層；藉由被預期屬於另一電子電路的一層而取代被預期屬於第一電子電路的一層；及移除電子電路的一層中並未顯影的光阻圖案且產生一個修改的光阻圖案；以及(c)參與實施該選定的反應。
例如，實體性媒體可以儲存多個指令，這些指令係用於：(a)計算出被預期互相對齊的一電子電路的多層之間的 至少一層歪斜，其中這幾層是藉由至少一直接成像裝置所製造，該直接成像裝置係用以使光阻材料暴露於輻射下以產生圖案；(b)對應於至少一層歪斜且對應於至少一個允許的歪斜臨界值，而從以下選定的反應中選出一個選定的反應，這些選定的反應包含：製造電子電路的額外層、停止電子電路的製造程序、及執行所選定的圖案；以及(c)參與實施該選定的反應。
藉由運用習知的工具、方法論與零件，可以實施出本發明。因此，這些工具、零件與方法論在說明書中並未被詳細陳述。在前面的說明中，提出很多特定的細節，以便對本發明有更透徹的了解。然而，要知道的是也可以不完全憑藉上述特定細節而實施出本發明。
在說明書中僅顯示並描述本發明的一些範例性實施例及其多功能性的一些範例。要知道的是本發明可以運用於其他組合與環境下，且能夠在本發明概念的範圍內產生許多變化或修改。
100‧‧‧系統
110‧‧‧記憶體單元
120‧‧‧處理器
130‧‧‧自動光學檢查(AOI)系統
140‧‧‧直接成像裝置(DI)
150‧‧‧製造工具
200‧‧‧方法
210‧‧‧階段
220‧‧‧階段
230‧‧‧階段
410‧‧‧第一組
411‧‧‧部位
412－415‧‧‧部位
419‧‧‧中央軸線
420‧‧‧第二組
421‧‧‧部位
422－425‧‧‧部位
428‧‧‧真正中央軸線
429‧‧‧預期中央軸線
430‧‧‧第三組
431‧‧‧部位
432－435‧‧‧部位
438‧‧‧真正中央軸線
439‧‧‧預期中央軸線
440‧‧‧對齊臨界值
510－520‧‧‧多層
第1圖顯示本發明實施例的系統。
第2圖顯示本發明實施例的方法。
第3圖顯示本發明實施例的方法。
第4圖顯示本發明實施例的多個部位。
第5圖顯示本發明實施例的多層。
100‧‧‧系統
110‧‧‧記憶體單元
120‧‧‧處理器
130‧‧‧自動光學檢查(AOI)系統
140‧‧‧直接成像裝置(DI)
150‧‧‧製造工具

Claims (44)

  1. 一種用於控制一印刷電路板的製造程序之方法，該方法包含以下步驟：計算出被預期互相對齊的該印刷電路板之多層之間的至少一層歪斜(misalignment)，其中該等層係藉由至少一個直接成像裝置所製造，該直接成像裝置係用以使一光阻材料暴露於輻射下以提供一圖案；以及回應於該至少一層歪斜以及回應於至少一個可允許的歪斜臨界值，而從製造該印刷電路板的至少一額外層及停止該印刷電路板的該製造程序之間選擇一個選定的反應。
  2. 如申請專利範圍第1項之方法，其中，該計算步驟包含估算至少一製造好的層與至少一個欲被製造的下一層之層歪斜。
  3. 如申請專利範圍第1項之方法，包含回應於該至少一層歪斜及回應於至少一可允許的歪斜臨界值而自以下選擇一選定反應之步驟：製造該印刷電路板的額外層；停止該印刷電路板的該製造程序；以及修改該印刷電路板的額外層之該製造程序。
  4. 如申請專利範圍第1項之方法，另外包含停止與該印刷電路板不同且與該印刷電路板共用至少一製造程序屬性的其他印刷電路板之製造程序。
  5. 如申請專利範圍第1項之方法，包含回應於該至少一層 歪斜及回應於至少一可允許的歪斜臨界值而自以下選擇一選定反應之步驟：製造該印刷電路板的額外層；停止該印刷電路板的該製造程序；以及移除該印刷電路板的一層之未顯影(non-developed)的光阻圖案，且產生一修改的光阻圖案。
  6. 如申請專利範圍第1項之方法，包含回應於該至少一層歪斜及回應於至少一可允許的歪斜臨界值而自以下選擇一選定反應之步驟：製造該印刷電路板的額外層；停止該印刷電路板的該製造程序；以及藉由被預期屬於另一印刷電路板的一層來取代被預期屬於一第一印刷電路板的一層。
  7. 如申請專利範圍第1項之方法，包含回應於該至少一層歪斜及回應於至少一可允許的歪斜臨界值而自以下選擇一選定反應之步驟：製造該印刷電路板的額外層；停止該印刷電路板的該製造程序；以及重複印刷電路板的一特定層之一製造程序階段，且藉由在重複該製造程序階段期間所製造之現有製造好的一特定層來取代先前製造好的一特定層。
  8. 如申請專利範圍第1項之方法，包含回應於該至少一層歪斜及回應於至少一可允許的歪斜臨界值而自一組含有多個下列反應的組合之選定反應選擇一選定反應之 步驟：製造該印刷電路板的額外層；停止該印刷電路板的該製造程序；修改該印刷電路板的額外層之製造程序；重複印刷電路板的一特定層之一製造程序階段，且藉由在重複該製造程序階段期間所製造之現有製造好的一特定層來取代先前製造好的一特定層；藉由被預期屬於另一印刷電路板的一層來取代被預期屬於一第一印刷電路板的一層；以及移除該印刷電路板的一層之未顯影的光阻圖案，且產生一修改的光阻圖案。
  9. 如申請專利範圍第1項之方法，包含檢查彼此相連的一組部位，以便偵測在該組部位的一上層底下之部位。
  10. 如申請專利範圍第1項之方法，其中，該計算步驟係回應於屬於另一組部位的多個部位之間所測量到的空間關係。
  11. 如申請專利範圍第1項之方法，包含在開始製造該印刷電路板的一層之後但是在完成製造該印刷電路板的該層之前，停止該製造程序。
  12. 如申請專利範圍第1項之方法，包含回應於由一自動光學檢查工具所提供之影像資訊而以一處理器計算該歪斜，且停止該直接成像裝置的製造程序。
  13. 如申請專利範圍第1項之方法，包含回應於該至少一層歪斜而修改下一層的製造程序資訊，其中該下一層擬於計 算出該至少一層歪斜之後加以製造。
  14. 如申請專利範圍第1項之方法，包含回應於製造該至少一層的期間由該直接成像裝置所獲得的影像資訊，而計算至少一層歪斜。
  15. 一種用於控制一印刷電路板的製造程序之系統，該系統包含一記憶體單元及一處理器；該記憶體單元係適於儲存該印刷電路板的多層之影像資訊；該處理器係適於：計算出被預期互相對齊的該印刷電路板之多層之間的至少一層歪斜，其中這些層係藉由至少一個直接成像裝置所製造，該直接成像裝置係用以使一光阻材料暴露於輻射下以提供一圖案；以及回應於該至少一層歪斜以及回應於至少一個可允許的歪斜臨界值，而從製造該印刷電路板的至少一額外層及停止該印刷電路板的該製造程序之間選擇一個選定的反應。
  16. 如申請專利範圍第15項之系統，其中，該處理器係適於估算至少一製造好的層與至少一個欲被製造的下一層之層歪斜。
  17. 如申請專利範圍第15項之系統，其中，該處理器係適於回應於該至少一層歪斜及回應於至少一可允許的歪斜臨界值而自以下選擇一選定反應：製造該印刷電路板的額外層； 停止該印刷電路板的該製造程序；以及修改該印刷電路板的額外層之製造程序。
  18. 如申請專利範圍第15項之系統，其中，該處理器係適於要求停止與該印刷電路板不同且與該印刷電路板共用至少一製造程序屬性的其他印刷電路板之製造程序。
  19. 如申請專利範圍第15項之系統，其中，該處理器係適於回應於該至少一層歪斜及回應於至少一可允許的歪斜臨界值而自以下選擇一選定反應：製造該印刷電路板的額外層；停止該印刷電路板的該製造程序；以及移除該印刷電路板的一層之未顯影的光阻圖案，且產生一修改的光阻圖案。
  20. 如申請專利範圍第15項之系統，其中，該處理器係適於回應於該至少一層歪斜及回應於至少一可允許的歪斜臨界值而自以下選擇一選定反應：製造該印刷電路板的額外層；停止該印刷電路板的該製造程序；以及藉由被預期屬於另一印刷電路板的一層來取代被預期屬於該印刷電路板的一層。
  21. 如申請專利範圍第15項之系統，其中，該處理器係適於回應於該至少一層歪斜及回應於至少一可允許的歪斜臨界值而自以下選擇一選定反應：製造該印刷電路板的額外層；停止該印刷電路板的該製造程序；以及 重複印刷電路板的一特定層之製造程序階段，且藉由在重複該製造程序階段期間所製造之現有製造好的一特定層來取代先前製造好的一特定層。
  22. 如申請專利範圍第15項之系統，其中，該處理器係適於回應於該至少一層歪斜及回應於至少一可允許的歪斜臨界值而自一組含有多個下列反應的組合之選定反應選擇一選定反應：製造該印刷電路板的額外層；停止該印刷電路板的該製造程序；修改該印刷電路板的額外層之該製造程序；重複該印刷電路板的一特定層之製造程序階段，且藉由在重複該製造程序階段期間所製造之現有製造好的一特定層來取代先前製造好的一特定層；藉由被預期屬於另一印刷電路板的一層來取代被預期屬於一第一印刷電路板的一層；以及移除該印刷電路板的一層之未顯影的光阻圖案，且產生一修改的光阻圖案。
  23. 如申請專利範圍第15項之系統，其中，該處理器係適於接收影像資訊，該影像資訊係藉由檢查彼此相連的一組部位，以便偵側在該組部位的一上層底下之部位而獲得。
  24. 如申請專利範圍第15項之系統，其中，該處理器係適於回應於屬於另一組部位的多個部位之間所測量到的空間關係，而估算一組部位的一局部歪斜。
  25. 如申請專利範圍第15項之系統，其中，該處理器係適於在開始製造該印刷電路板的一層之後但是在完成製造該印刷電路板的該層之前，要求停止該製造程序。
  26. 如申請專利範圍第15項之系統，其中，該處理器係適於回應於由一自動光學檢查工具所提供之影像資訊而計算該至少一層歪斜，且要求停止該直接成像裝置的製造程序。
  27. 如申請專利範圍第15項之系統，其中，該處理器係適於回應於該計算出來的歪斜而修改下一層的製造程序資訊，其中該下一層係擬於計算之後加以製造。
  28. 如申請專利範圍第15項之系統，其中，該處理器係適於回應於製造至少一層的期間由該直接成像裝置所獲得的影像資訊，而計算至少一層歪斜。
  29. 如申請專利範圍第15項之系統，其中，該系統是一直接成像系統。
  30. 如申請專利範圍第15項之系統，其中，該系統被連接至一直接成像系統。
  31. 一種電腦程式產物，其包含一個儲存有指令的電腦可讀取媒體，該等指令係用以：計算出被預期互相對齊的一印刷電路板之多層之間的至少一層歪斜，其中該等層係藉由至少一直接成像裝置所製造，該直接成像裝置係用以使一光阻材料暴露於輻射下以提供一圖案；以及回應於該至少一層歪斜以及回應於至少一個可允 許的歪斜臨界值，而從製造該印刷電路板的至少一額外層及停止該印刷電路板的該製造程序之間選擇一個選定的反應。
  32. 如申請專利範圍第31項之電腦程式產物，其儲存有指令，用以估算至少一製造好的層與至少一個欲被製造的下一層之一層歪斜。
  33. 如申請專利範圍第31項之電腦程式產物，其儲存有指令，用以回應於該至少一層歪斜及回應於至少一可允許的歪斜臨界值而自以下選擇一選定反應：製造該印刷電路板的額外層；停止該印刷電路板的該製造程序；以及修改該印刷電路板的額外層之該製造程序。
  34. 如申請專利範圍第31項之電腦程式產物，其儲存有指令，用以停止與該印刷電路板共用至少一製造程序屬性的其他印刷電路板之製造程序。
  35. 如申請專利範圍第31項之電腦程式產物，其儲存有指令，用以回應於該至少一層歪斜及回應於至少一可允許的歪斜臨界值而自以下選擇一選定反應：製造該印刷電路板的額外層；停止該印刷電路板的該製造程序；以及移除該印刷電路板之一層之未顯影的光阻圖案，且產生一修改的光阻圖案。
  36. 如申請專利範圍第31項之電腦程式產物，其儲存有指令，用以回應於該至少一層歪斜及回應於至少一可允許 的歪斜臨界值而自以下選擇一選定反應：製造該印刷電路板的額外層；停止該印刷電路板的該製造程序；以及藉由被預期屬於另一印刷電路板的一層來取代被預期屬於一第一印刷電路板的一層。
  37. 如申請專利範圍第31項之電腦程式產物，其儲存有指令，用以回應於該至少一層歪斜及回應於至少一可允許的歪斜臨界值而自以下選擇一選定反應：製造該印刷電路板的額外層；停止該印刷電路板的該製造程序；以及重複該印刷電路板的一特定層之製造程序階段，且藉由在重複該製造程序階段期間所製造之現有製造好的一特定層來取代先前製造好的一特定層。
  38. 如申請專利範圍第31項之電腦程式產物，其儲存有指令，用以回應於該至少一層歪斜及回應於至少一可允許的歪斜臨界值而自一組含有多個下列反應的組合之選定反應選擇一選定反應：製造該印刷電路板的額外層；停止該印刷電路板的該製造程序；修改該印刷電路板的額外層之該製造程序；重複該印刷電路板的一特定層之製造程序階段，且藉由在重複該製造程序階段期間所製造之現有製造好的一特定層來取代先前製造好的一特定層；藉由被預期屬於另一印刷電路板的一層來取代被 預期屬於一第一印刷電路板的一層；以及移除該印刷電路板的一層之未顯影的光阻圖案，且產生一修改的光阻圖案。
  39. 如申請專利範圍第31項之電腦程式產物，其儲存有指令，用以檢查彼此相連的一組部位，以便偵測在該組部位的一上層底下之部位。
  40. 如申請專利範圍第31項之電腦程式產物，其儲存有指令，用以回應於屬於另一組部位的多個部位之間所測量到的空間關係而進行計算。
  41. 如申請專利範圍第31項之電腦程式產物，其儲存有指令，用以在開始製造該印刷電路板的一層之後但是在完成製造該印刷電路板的該層之前，停止該製造程序。
  42. 如申請專利範圍第31項之電腦程式產物，其儲存有指令，用以回應於由一自動光學檢查工具所提供的影像資訊而藉由一處理器計算歪斜，且停止該直接成像裝置的一製造程序。
  43. 如申請專利範圍第31項之電腦程式產物，其儲存有指令，用以回應於該至少一層歪斜而修改下一層的製造程序資訊，其中該下一層係擬於計算出該至少一層歪斜之後加以製造。
  44. 如申請專利範圍第31項之電腦程式產物，其儲存有指令，用以回應於製造至少一層的期間由該直接成像裝置所獲得的影像資訊，而計算至少一層歪斜。
TW097127769A 2007-07-22 2008-07-22 用於控制製造程序的方法及系統 TWI407853B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US95121107P 2007-07-22 2007-07-22
US95407807P 2007-08-06 2007-08-06

Publications (2)

Publication Number Publication Date
TW200913822A TW200913822A (en) 2009-03-16
TWI407853B true TWI407853B (zh) 2013-09-01

Family

ID=40281930

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097127769A TWI407853B (zh) 2007-07-22 2008-07-22 用於控制製造程序的方法及系統

Country Status (4)

Country Link
US (1) US8666532B2 (zh)
CN (1) CN202189297U (zh)
TW (1) TWI407853B (zh)
WO (1) WO2009013741A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9511151B2 (en) 2010-11-12 2016-12-06 Uti Limited Partnership Compositions and methods for the prevention and treatment of cancer
US10988516B2 (en) 2012-03-26 2021-04-27 Uti Limited Partnership Methods and compositions for treating inflammation
US9603948B2 (en) 2012-10-11 2017-03-28 Uti Limited Partnership Methods and compositions for treating multiple sclerosis and related disorders
RU2696876C2 (ru) 2013-11-04 2019-08-07 Ютиай Лимитед Партнершип Способы и композиции для устойчивой иммунотерапии
US9885671B2 (en) 2014-06-09 2018-02-06 Kla-Tencor Corporation Miniaturized imaging apparatus for wafer edge
US9645097B2 (en) 2014-06-20 2017-05-09 Kla-Tencor Corporation In-line wafer edge inspection, wafer pre-alignment, and wafer cleaning
US20190060484A1 (en) 2015-05-06 2019-02-28 Uti Limited Partnership Nanoparticle compositions for sustained therapy
FR3062516B1 (fr) * 2017-01-30 2019-04-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de mesure du desalignement entre une premiere et une seconde zones de gravure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200527167A (en) * 2003-10-29 2005-08-16 Fuji Photo Film Co Ltd Image recording device and image recording method

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5142828A (en) * 1990-06-25 1992-09-01 Microelectronics And Computer Technology Corporation Correcting a defective metallization layer on an electronic component by polishing
JP2616676B2 (ja) * 1993-11-30 1997-06-04 日本電気株式会社 半導体装置の製造方法
US6077756A (en) * 1998-04-24 2000-06-20 Vanguard International Semiconductor Overlay target pattern and algorithm for layer-to-layer overlay metrology for semiconductor processing
US6061606A (en) * 1998-08-25 2000-05-09 International Business Machines Corporation Geometric phase analysis for mask alignment
JP3464925B2 (ja) * 1998-12-18 2003-11-10 株式会社東芝 荷電ビーム露光方法及び荷電ビーム露光装置
US6248602B1 (en) * 1999-11-01 2001-06-19 Amd, Inc. Method and apparatus for automated rework within run-to-run control semiconductor manufacturing
US6309944B1 (en) * 2000-05-26 2001-10-30 Taiwan Semiconductor Manufacturing Company Overlay matching method which eliminates alignment induced errors and optimizes lens matching
US7068833B1 (en) * 2000-08-30 2006-06-27 Kla-Tencor Corporation Overlay marks, methods of overlay mark design and methods of overlay measurements
US7317531B2 (en) * 2002-12-05 2008-01-08 Kla-Tencor Technologies Corporation Apparatus and methods for detecting overlay errors using scatterometry
US7541201B2 (en) * 2000-08-30 2009-06-02 Kla-Tencor Technologies Corporation Apparatus and methods for determining overlay of structures having rotational or mirror symmetry
WO2002065545A2 (en) * 2001-02-12 2002-08-22 Sensys Instruments Corporation Overlay alignment metrology using diffraction gratings
US20030002043A1 (en) * 2001-04-10 2003-01-02 Kla-Tencor Corporation Periodic patterns and technique to control misalignment
KR100375559B1 (ko) * 2001-07-03 2003-03-10 삼성전자주식회사 공정장치의 제어방법
KR100809955B1 (ko) * 2001-11-27 2008-03-06 삼성전자주식회사 포토리소그래피 공정의 얼라인 계측방법
US6636313B2 (en) * 2002-01-12 2003-10-21 Taiwan Semiconductor Manufacturing Co. Ltd Method of measuring photoresist and bump misalignment
US7804994B2 (en) * 2002-02-15 2010-09-28 Kla-Tencor Technologies Corporation Overlay metrology and control method
US7046361B1 (en) * 2002-04-04 2006-05-16 Nanometrics Incorporated Positioning two elements using an alignment target with a designed offset
US6982793B1 (en) * 2002-04-04 2006-01-03 Nanometrics Incorporated Method and apparatus for using an alignment target with designed in offset
US7170604B2 (en) * 2002-07-03 2007-01-30 Tokyo Electron Limited Overlay metrology method and apparatus using more than one grating per measurement direction
KR100472411B1 (ko) * 2002-08-09 2005-03-10 삼성전자주식회사 반도체 장치의 제조방법 및 오버레이 검사마크를 가진반도체 장치
JP4085147B2 (ja) * 2002-10-11 2008-05-14 スパンション エルエルシー 半導体装置の製造方法及び製造装置
US7080330B1 (en) * 2003-03-05 2006-07-18 Advanced Micro Devices, Inc. Concurrent measurement of critical dimension and overlay in semiconductor manufacturing
US7084427B2 (en) * 2003-06-10 2006-08-01 International Business Machines Corporation Systems and methods for overlay shift determination
US6944517B2 (en) * 2003-07-03 2005-09-13 Brooks Automation, Inc. Substrate apparatus calibration and synchronization procedure
US7230703B2 (en) * 2003-07-17 2007-06-12 Tokyo Electron Limited Apparatus and method for measuring overlay by diffraction gratings
US7033903B2 (en) * 2004-02-18 2006-04-25 United Microelectronics Corp. Method and apparatus for forming patterned photoresist layer
JP4721651B2 (ja) * 2004-04-14 2011-07-13 株式会社 日立ディスプレイズ 表示装置
US7442579B2 (en) * 2004-11-22 2008-10-28 International Business Machines Corporation Methods to achieve precision alignment for wafer scale packages
EP1851507B1 (en) * 2005-02-25 2018-09-26 Nanometrics Incorporated Methods and systems for determining overlay error based on target image symmetry

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200527167A (en) * 2003-10-29 2005-08-16 Fuji Photo Film Co Ltd Image recording device and image recording method

Also Published As

Publication number Publication date
US8666532B2 (en) 2014-03-04
CN202189297U (zh) 2012-04-11
WO2009013741A2 (en) 2009-01-29
US20110029121A1 (en) 2011-02-03
WO2009013741A3 (en) 2010-03-04
TW200913822A (en) 2009-03-16

Similar Documents

Publication Publication Date Title
TWI407853B (zh) 用於控制製造程序的方法及系統
KR102296942B1 (ko) 디바이스 제조 프로세스의 수율의 예측 방법
TWI649641B (zh) 判定圖案化製程之校正之方法、元件製造方法、用於微影裝置之控制系統及微影裝置
JP4593236B2 (ja) 寸法計測走査型電子顕微鏡システム並びに回路パターン形状の評価システム及びその方法
US8007968B2 (en) Substrate processing method, program, computer-readable storage medium and substrate processing system
JP4256408B2 (ja) 不良確率の算出方法、パターン作成方法及び半導体装置の製造方法
CN110573966B (zh) 用于优化光刻工艺的方法和装置
KR20090008223A (ko) 레티클 레이아웃용 메트롤로지 타깃 구조 디자인을 생성하기 위한 컴퓨터 구현방법, 전송매체, 및 시스템
US20100211352A1 (en) Mark arrangement inspecting method, mask data, and manufacturing method of semiconductor device
US20090082897A1 (en) Method and apparatus for generating metrology tags to allow automatic metrology recipe generation
US20090202923A1 (en) Photomask manufacturing method, photomask manufacturing apparatus and photomask
TWI681479B (zh) 用於分析半導體晶圓之處理的方法及裝置
TWI392886B (zh) Non-performing rate prediction method, defect rate prediction program, management method of semiconductor manufacturing apparatus, and manufacturing method of semiconductor device
CN114253087A (zh) 确定样本压射区域的集合的方法和信息处理装置
JP2020190841A (ja) 製造品質管理支援プログラム、製造品質管理支援方法及び情報処理装置
JP7177183B2 (ja) 装置の動作を説明するパラメータ間の重要な関係の決定
JP2006100619A (ja) 半導体装置の製造方法および半導体装置
US20180342429A1 (en) Method for assessing the usability of an exposed and developed semiconductor wafer
US7587700B2 (en) Process monitoring system and method for processing a large number of sub-micron measurement targets
JP2009180824A (ja) フォトマスクの評価方法及び半導体装置の製造方法
JP2002124447A (ja) リソグラフィー条件のマージン検出方法および半導体装置の製造方法
CN114091291B (zh) 一种半导体版图的监控方法及系统
US7643126B2 (en) Method of setting focus condition at time of exposure, apparatus for setting focus condition at time of exposure, program, and computer readable recording medium
US11449984B2 (en) Method and system for diagnosing a semiconductor wafer
Vikram et al. Cad layout analysis for defect inspection in semiconductor fabrication