TWI400914B - 智慧型表驅動交錯 - Google Patents

智慧型表驅動交錯 Download PDF

Info

Publication number
TWI400914B
TWI400914B TW095138451A TW95138451A TWI400914B TW I400914 B TWI400914 B TW I400914B TW 095138451 A TW095138451 A TW 095138451A TW 95138451 A TW95138451 A TW 95138451A TW I400914 B TWI400914 B TW I400914B
Authority
TW
Taiwan
Prior art keywords
sub
blocks
data bits
block
reduced
Prior art date
Application number
TW095138451A
Other languages
English (en)
Other versions
TW200727634A (en
Inventor
Wensheng Huang
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Publication of TW200727634A publication Critical patent/TW200727634A/zh
Application granted granted Critical
Publication of TWI400914B publication Critical patent/TWI400914B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/275—Interleaver wherein the permutation pattern is obtained using a congruential operation of the type y=ax+b modulo c
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2767—Interleaver wherein the permutation pattern or a portion thereof is stored
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

智慧型表驅動交錯
本發明一般係關於一種數位通信系統，且更特定言之係關於無線數位通信系統中的交錯器與解交錯器。
在數位通信中，雜訊及干擾使位元誤差出現在發射期間。為減少該等位元誤差，數位通信系統通常使用誤差控制碼，其致動接收器中的位元誤差之偵測及/或校正。該等誤差控制碼將受控冗餘引入在通信頻道上發射的資訊，並可以在接收器中用於偵測及/或校正接收之信號中的誤差。
卷積碼表示藉由數位通信系統用於偵測並校正位元誤差之一種類型的誤差控制碼。卷積碼可有效地偵測並校正隨機位元誤差，其出現在發射之位元序列中的個別位元遭受破壞時。隨機誤差通常加以隔離並可由通信頻道中的雜訊所引起。然而，卷積碼易受叢發誤差的影響，該等誤差出現在接收器錯誤地接收一系列鄰近或近距離位元時。
為增強錯誤校正碼(例如卷積碼)之叢發誤差校正能力，數位通信系統可包含交錯器與解交錯器。交錯器依據已知的交錯圖案將輸入資料區塊中的輸入位元位置映射為輸出資料區塊中的對應輸出位元位置。因此，交錯器重新排序位元以隨時間擴展位元。此重新排序可有效地擴展輸出資料區塊上的長叢發誤差以使叢發誤差顯現為獨立的隨機位元誤差。
通信系統通常使用查找方法或計算方法以執行交錯與解交錯。查找方法使用包含用於每個輸入位元的預計算映射數值之交錯表。交錯表中的數值將輸入資料區塊中的位元映射為輸出資料區塊中的輸出位元位置。因此，交錯器/解交錯器藉由簡單的查找操作而決定用於每個輸入位元的輸出位元位置。實施查找方法需要最少的處理資源，但是需要相對較大數量的記憶體。
計算方法使用交錯演算法以實時計算用於輸入資料區塊中的每個位元之輸出位元位置，並在可表達閉式映射函數時加以使用。雖然計算方法需要很少乃至不需要記憶體，但是其確實需要較多的處理資源。
與可用處理資源方面的限制相比，記憶體限制通常約束用於數位通信系統的晶片集之設計。因此，在此類系統中，查找方法並不合適。然而，因為與記憶體資源相比，處理資源具有較高的功率消耗及較大的成本，所以達到記憶體資源與處理資源之間的較佳平衡可有助於減小用於數位通信的晶片集之尺寸及成本，且對於行動數位通信而言尤為如此。
為減少儲存交錯表所需要的記憶體，依據本發明之交錯器使用精簡交錯表以產生自輸入資料區塊的交錯輸出資料區塊。藉由反覆應用精簡交錯表於輸入資料區塊中的位元，交錯器產生與已使用傳統完全尺寸交錯表所產生的輸出資料區塊等效之一或多個輸出資料區塊。
依據本發明之一項具體實施例，交錯電路包含一組合電路及一排列電路。組合電路將每個資料區塊之位元組合成複數個子區塊，而排列電路藉由使用精簡交錯表獨立地排列每個子區塊中的資料位元而產生排列子區塊。交錯器亦可包含一映射電路，其將自每個排列子區塊的位元映射為輸出資料區塊。每個輸出資料區塊中的位元可包括自不同輸入資料區塊的位元。
在一項示範性具體實施例中，交錯器可用於交錯完全速率通話頻道上的位元。依據此具體實施例，組合電路將輸入資料區塊之456個資料位元組合成8個子區塊，其中每個子區塊包含57個資料位元。排列電路使用精簡交錯表來排列每個子區塊中的位元以產生排列子區塊。映射電路將自前四個排列子區塊的位元映射為第一輸出資料區塊中的偶數位置，並將自最後四個排列子區塊的位元映射為第二輸出資料區塊中的奇數位置。
本發明係關於行動通信裝置與無線網路之間的無線通信。雖然下文根據單一行動通信裝置說明本發明，但是熟習技術人士應瞭解本發明可應用於在無線網路內發射並接收無線信號的多個行動通信裝置。
圖1說明一般藉由數字10指示的行動通信裝置。行動通信裝置10包括控制行動通信裝置10的總操作之系統控制器12、用於儲存操作所需要的程式及資料之記憶體14、用於發射信號之發射器20、以及用於接收信號之接收器30。一雙工器或開關16將發射器20及接收器30與共用天線18耦合以允許進行完全雙工操作。
發射器20接收自資訊來源的來源資料流，處理來源資料流以產生適用於在無線電頻道上發射的發射信號，並且將發射信號調變於RF載波上。為此目的，發射器20包含來源編碼器22、頻道編碼器24及調變器26。來源編碼器22移除冗餘或隨機化來源資料流以產生已進行最佳化來獲得最大資訊內容的資訊資料區塊。例如，來源編碼器22可包括通話編碼器，其用於編碼通話以在通信頻道上進行發射。將自來源編碼器22的資訊流傳送至頻道編碼器24。頻道編碼器24將冗餘之元件引入資訊流以產生編碼輸出。藉由頻道編碼器24添加的冗餘用於增強通信系統之誤差校正能力。藉由使用冗餘資訊，接收器30可以偵測並校正可能出現在發射期間的位元誤差。另外，頻道編碼器24交錯編碼位元以產生交錯輸出資料區塊，即輸出資料區塊。調變器26接收並調變從自頻道編碼器24之輸出資料區塊(即114個位元)產生的無線電區塊(即116個位元)，以產生適合通信頻道之實體性質並可以在通信頻道上得以有效率地發射之波形。典型調變方案包括16－QAM、8－PSK、4－PSK等。
接收器30接收從遠端裝置發射、已遭受透過通信頻道之傳送的破壞之信號，並且重新構造自接收之信號的原始來源資料流。接收器30包含解調變器32、頻道解碼器34及來源解碼器36。解調變器32處理接收之信號並產生接收之位元序列，其可包括用於每個接收之位元的硬或軟數值。若透過通信頻道發射接收之信號而不出現誤差，則解調變之信號將與頻道編碼器24之輸出中的對應輸出資料區塊相同。在實際實務中，通信頻道將位元誤差引入接收之信號。頻道解碼器34使用藉由頻道編碼器24添加的冗餘以偵測並校正該等位元誤差。作為一最終步驟，來源解碼器36重新構造自頻道解碼器34之輸出的資訊信號。重新構造之資訊信號與原始資訊信號之間的差異提供藉由通信系統引入的失真之度量。
圖2及3分別說明示範性頻道編碼器24及解碼器34。頻道編碼器24(圖2)包含一編碼器40，其用於編碼藉由來源編碼器22提供的資訊序列；以及交錯器50，其用於重新排序藉由編碼器40輸出的編碼位元之資料區塊。編碼器40可包括(例如)卷積編碼器或區塊編碼器。交錯器50重新排序藉由編碼器40輸出的位元，如以下進一步說明，以隨時間擴展編碼之位元從而致使其對叢發誤差更具抗性。
頻道解碼器34(圖3)包括由解碼器62遵照的解交錯器60。解交錯器60倒轉藉由交錯器50執行的程序。在缺少位元誤差的情況下，至解交錯器60的輸入序列將為藉由交錯器50輸出的序列。同樣地，自解交錯器60之輸出資料區塊中的位元係與藉由頻道編碼器40輸出的編碼位元相同，可能已出現在發射期間的任何位元誤差除外。將自解交錯器60的輸出位元序列輸入至解碼器62以進行誤差偵測及/或校正。
傳統交錯器與解交錯器使用交錯演算法(計算方法)或完全交錯表(查找表方法)來執行交錯與解交錯程序。然而，如以上所說明，計算方法強調處理器而且查找表方法強調記憶體。本發明藉由反覆使用精簡交錯表15來平衡處理與記憶體資源之使用以分別便於交錯與解交錯程序。「精簡交錯表」表示具有比用於傳統交錯器之完全交錯表少的數值之交錯表。同樣地，精簡交錯表15需要比完全交錯表少的記憶體。藉由反覆使用精簡交錯表15，交錯器50產生與使用完全交錯表所產生的輸出資料區塊等效之輸出資料區塊。雖然下文在藉由交錯器50執行的交錯操作之背景下說明本發明，但是熟習技術人士將認識到可藉由接收器30中的解交錯器60使用相同的交錯技術以解交錯接收的資料區塊。
圖4說明用於依據本發明之一個示範性交錯器50的方塊圖。交錯器50包括組合電路52、排列電路54及映射電路56。組合電路52將第n個資料區塊B(n)中的位元組合成b個子區塊bs (n,0：b－1)，而排列電路54藉由使用精簡交錯表15獨立地排列每個子區塊中的位元而產生排列子區塊bp (n,0：b－1)。映射電路56將排列子區塊bp (n,0：b－1)中的位元映射為一或多個輸出資料區塊Tb 中的位元位置。為便於下列說明，圖5至7說明用於GSM系統之完全速率通話頻道的本發明之交錯程序。然而，熟習技術人士應瞭解交錯器50並不限於此特定實施方案或該等特定類型的資料區塊。
如圖5所示，用於完全速率通話頻道的輸入資料區塊包括456個位元。組合電路52將自輸入資料區塊B(n)的序列位元組合成b＝8個子區塊bs (n,0：7)。對於輸入資料區塊中的位元位置k而言，可藉由mod(k,8)提供子區塊。排列電路54藉由使用精簡交錯表15獨立地排列每個子區塊中的位元而產生排列子區塊bp (n,0：7)，如以下更詳細地說明。映射電路56將每個排列子區塊中的位元映射為一或多個輸出資料區塊Tb 。依據圖5所示的一項示範性具體實施例，映射電路56將對應於輸入資料區塊n之前四個排列子區塊bp (n,0：3)中的位元映射為第一輸出資料區塊Tb (n)中的偶數位置，並將對應於輸入資料區塊n之最後四個排列子區塊bp (n,4：7)中的位元映射為隨後輸出資料區塊Tb (n＋1)中的奇數位置。
圖6說明可適用於GSM完全速率通話頻道的示範性精簡交錯表15。排列電路54將精簡交錯表15應用於藉由組合電路52產生的每個子區塊以產生排列子區塊。特定言之，排列電路54識別用於每個子區塊的開始位置並將精簡交錯表15應用於自對應開始位置的子區塊。若在完成排列操作前達到表的終點，則排列電路54返回至精簡交錯表15之起點以繼續對bs (n,1)的排列程序，如圖7B所示。
圖7A及7B以繪圖方式說明對第n個輸入資料區塊之第一及第二子區塊bs (n,0)及bs (n,1)的排列程序。對於bs (n,0)而言，排列電路54將表位置0識別為用於bs (n,0)的開始位置。如圖7A所示，排列電路54從表位置0開始將精簡交錯表15中的排列圖案應用於bs (n,0)中的每個位元以產生第一排列子區塊bp (n,0)。特定言之，排列電路54將bs (n,0)中的第一位元移至bp (n,0)中的位元位置0，將bs (n,0)中的第二位元移至bp (n,0)中的位元位置50等。為排列第二子區塊bs (n,1)，排列電路54偏移開始位置以從表位置50開始將排列圖案應用於bs (n,1)中的每個位元，如圖7B中以繪圖方式所示。特定言之，排列電路54將bs (n,1)中的第一位元移至bp (n,0)中的位元位置49，將bs (n,0)中的第二位元移至bp (n,0)中的位元位置42等。此程序針對每個子區塊而繼續，直至排列電路54已獨立地排列用於給定輸入資料區塊的子區塊之每個。
在排列電路54完成排列操作之後，映射電路56將排列子區塊bp (n,0：7)中的位元映射為一或多個輸出資料區塊。如圖5所示，示範性輸出資料區塊Tb 包括四個發射叢發Ti ，其中每個發射叢發包含114個位元。在圖5所示的示範性具體實施例中，映射電路56將自第一排列子區塊bp (0,0：3)之前四個排列子區塊中的位元映射為第一輸出資料區塊Tb (0)之對應發射叢發中的偶數位元位置。例如，映射電路56將自bp (0,0)的位元映射為第一發射叢發Ti (0)中的偶數位元位置，將自bp (0,1)的位元映射為Ti (1)中的偶數位元位置等。映射電路56還將最後四個排列子區塊bp (0,4：7)中的位元映射為第二輸出資料區塊Tb (1)之對應發射叢發中的奇數位元位置。例如，映射電路56將自bp (0,4)的位元映射為Tb (0)之第一發射叢發Ti (0)中的奇數位元位置，將自bp (0,5)的位元映射為Tb (1)之第二發射叢發Ti (1)中的奇數位元位置等。同樣地，映射電路56將第二資料區塊bp (1,0：3)之前四個排列子區塊中的位元映射為第二輸出資料區塊Tb (1)之對應發射叢發中的偶數位元位置，並將最後四個排列子區塊bp (1,4：7)中的位元映射為第三輸出資料區塊Tb (2)之對應發射叢發中的奇數位元位置。隨著發射器按順序發射每個輸出資料區塊之調變版本，此程序針對每個資料區塊而重複。
如以上所說明，交錯器50使用精簡交錯表15以產生與藉由傳統完全交錯表產生的輸出資料區塊等效之交錯輸出資料區塊。下文更詳細地說明精簡交錯表15得自完全交錯表之方式。
傳統完全速率通話交錯器可依據下列等式交錯第n個輸入資料區塊B之第k個位置至輸出資料區塊Tb 之第l個發射叢發Ti 之第j個位置中的資料位元：Ti (l ,j)＝B(n,k)，用於k＝0,1,2,3,…,452,453,454,455 (1)其中l ＝4n＋mod(k,8)並且 (2) j＝2mod(49k,57)＋商((mod(k,8)),4)。 (3)等式(2)及(3)表示閉式區塊對角線交錯函數之一個範例。等式(3)之第一部分排列資料並促使交錯器採用自當前資料區塊的交錯位元填充輸出資料區塊的一半。等式(3)之第二部分決定輸入資料區塊之第k個位置中的位元是否變為輸出資料區塊中的偶數或奇數位置。為交錯456資料區塊中的位元，傳統交錯系統需要得自等式(3)的交錯表，其中所獲得的交錯表具有456個數值，每個數值用於輸入資料區塊中的位元之每個。
為減小傳統交錯表的尺寸，本發明將交錯程序分為三個獨立步驟：藉由組合電路52執行的組合步驟、藉由排列電路54執行的排列步驟與藉由映射電路56執行的映射步驟，如圖5所示並如以上所說明。應瞭解組合電路52及映射電路56一般實施等式(3)的後半部分，從而將等式(3)的前半部分留給排列電路54。
如等式(4)所示，可重寫mod(49k,57)以參考子區塊中的位元位置。
mod(49k,57)＝mod((49(8m＋b)＋57,57) (4)在等式(4)中，m＝0,1,…,56並且表示第b個子區塊中的位元位置。由於等式(4)之模特性，產生用於b＝1的排列圖案為一偏移，即產生用於b＝0的排列圖案之重複版本。同樣地，等式(4)產生用於b＝2的排列圖案，其亦為一偏移，即用於b＝1的排列圖案之重複版本。此適用於子區塊之每個。因此，等式(4)的右手側產生重複用於每個子區塊的排列圖案，其中每個重複圖案與先前重複圖案有偏移。藉由採用重複圖案建立精簡交錯表，並藉由指定用於每個子區塊之精簡交錯表內的不同開始位置，本發明可建立一精簡交錯表，其可重新用於獨立地排列輸入資料區塊之每個子區塊，並且使用比傳統交錯系統之完全交錯表少的記憶體。
上文說明用於交錯8個半叢發(或兩個半區塊)內的輸入資料區塊之位元的方法及設備。然而，本發明並不限於此。例如，本發明之精簡交錯表也可用於其他控制頻道交錯器或AMR(適應性多速率)交錯器以交錯自4個半發射叢發(變數I)、6個發射叢發(變數II)或4個完全發射叢發(變數III)內的輸入資料區塊之資料位元。
傳統交錯器依據下列等式交錯4個半發射叢發(變數I)內的資料：Ti (b,j)＝B(n,k)，用於k＝4,5,6,7,12,13,14,15,…,452,453,454,455, (5)其中b＝4n＋mod(k，8)－4，並且 (6) j＝2mod(49k，57)＋商((mod(k，8))，4)。 (7)因為等式(7)係與等式(3)等效，所以本發明之交錯器50可使用如以上說明的精簡交錯表15以排列藉由組合電路52產生之子區塊中的位元。然而，對於此具體實施例而言，組合電路52將位元組合成4個子區塊而非8個子區塊，其中每個子區塊包括57個位元。排列與映射函數係如以上所說明的一樣。
傳統交錯器依據下列等式交錯6個發射叢發(變數II)內的資料：Ti (b,j)＝B(n,k)，用於k＝0,1,2,3,…,452,453,454,455, (8)其中b＝4n＋mod(k,8)－4商((mod(k,8)),6)，並且 (9) j＝2mod(49k,57)＋商((mod(k,8)),4)。 (10)等式(8)至(10)之交錯操作將輸入資料區塊中的位元之一半交錯成第一輸出資料區塊中的4個發射叢發之偶數位置，並將輸入資料區塊中的其餘位元交錯成第二輸出資料區塊中的4個發射叢發之奇數位置。作為最終交錯程序之部分，將自第一輸出資料區塊的最後兩個發射叢發與第二輸出資料區塊的最後兩個發射叢發結合以在其餘4個半發射叢發之間形成2個完全發射叢發。
至於變數I，本發明之交錯器50可使用以上說明之相同的精簡交錯表15來實施變數II，因為等式(10)係與等式(3)等效。此外，組合電路52與排列電路54執行以上說明之相同的組合與排列程序。然而，對於此變數而言，映射電路56執行與以上說明之映射程序稍不同的映射程序。更特定言之，映射電路56將自bp (n,0：1)的位元映射為第一輸出資料區塊之前兩個發射叢發中的偶數位置，並將自bp (n,4：5)的位元映射為第二輸出資料區塊之前兩個發射叢發中的奇數位置。另外，映射電路56將自bp (n,2：3)的位元映射為第一輸出資料區塊之最後兩個發射叢發中的偶數位置，並將自bp (n,6：7)的位元映射為第一輸出資料區塊之最後兩個發射叢發中的奇數位置。
傳統交錯器依據下列等式交錯4個完全發射叢發(變數III)內的資料：Ti (b,j)＝B(n,k)，用於k＝0,1,2,3,…,452,453,454,455, (11)其中b＝4n＋mod(k，4)，並且 (12) j＝2mod(49k,57)＋商((mod(k,8)),4)。 (13)再次說明，因為等式(13)係與等式(3)等效，所以本發明之交錯器50可使用以上說明之相同的精簡交錯表15中。此外，組合電路52藉由使用模程序將輸入資料位元組合成8個子區塊，並且排列電路54使用精簡交錯表15排列該等子區塊中的資料位元，如以上所說明。然而，在此具體實施例中，映射電路56將自前四個排列子區塊的位元映射為輸出資料區塊之對應發射叢發中的偶數位置，並將自最後四個排列子區塊的位元映射為相同輸出資料區塊之對應發射叢發中的奇數位置。
上文說明使用精簡交錯表15來交錯輸入資料區塊中的資料位元。以上說明的示範性精簡交錯表15包含57個數值。因為傳統交錯表包含456個數值，所以本發明減少對交錯表的記憶體要求達至少因數8。此外，因為記憶體14保存用於每個交錯表數值的16個位元且因為精簡交錯表15中的數值s僅需要6個位元，所以可藉由將兩個數值結合成一個16位元字組而達到額外記憶體節省。因此，記憶體14僅需要儲存27個字組來儲存整個精簡交錯表15。
若記憶體14儲存精簡交錯表之壓縮版本，則可實現進一步的記憶體節省。例如，記憶體14可以僅儲存精簡交錯表15之前8個數值(0,50,43,36,29,22,15及8)作為種數值。依據此具體實施例，作為排列程序之部分，排列電路54採用8個儲存的種數值重新建立精簡交錯表15。例如，排列電路54可依據下列偽碼重新建立精簡交錯表15：種數值＝{0,50,43,36,29,22,15及8} 用於i＝0至6{ j＝0至7{ RIT[8*i＋j]＝種數值[j]＋i } } RIT(56)＝7 結束 應瞭解也可實施其他形式的採用種數值重新建立精簡交錯表15。
與傳統交錯器相比，本發明之交錯器50提供記憶體資源與處理資源之間的較佳平衡。首先，傳統交錯器對每個輸入資料位元執行兩次操作(交錯與偏移)，而本發明之交錯器對每個輸入資料位元執行三次操作(組合、排列與映射)。同樣地，本發明增加交錯操作之處理要求僅達因數1.5。另外，減少對精簡交錯表15的記憶體要求至少達因數8。同樣地，本發明之交錯器在很大程度上減少交錯程序之記憶體要求，而對發射器20之處理資源具有最小的影響。另外，可藉由單一收發器使用精簡交錯表來實施不同的交錯程序，例如以上說明的具體實施例及/或變數之任一項。
上文一般根據完全速率通話頻道說明交錯器。連同以上說明的變數，此交錯器亦可處理控制頻道，包含FACCH、SACCH及SACCH/TP。此交錯器亦可以處理一可調整速率多頻道(ARM)，包含ONSET及SID－Update頻道。以上說明的交錯器亦可應用於增強式電路切換資料模式所需的E－FACCH頻道，以及GPRS CS1－4頻道與EGPRS MCS1－4頻道。一般而言，本發明之交錯器應用於包含藉由閉式交錯函數定義的區塊對角線交錯程序之任何交錯程序。
當然，可採用不同於本文明確提出的方式之方式來實行本發明而不脫離本發明之本質特徵。該等具體實施例在所有方面欲考量為具說明性而非限制性，並且其中意欲包含所附申請專利範圍之含義及等效物內的所有變化。
10．．．行動通信裝置
12．．．系統控制器
14．．．記憶體
15．．．精簡交錯表
16．．．雙工器或開關
18．．．共用天線
20．．．發射器
22．．．來源編碼器
24．．．頻道編碼器
26．．．調變器
30．．．接收器
32．．．解調變器
34．．．頻道解碼器
36．．．來源解碼器
40．．．編碼器
50．．．交錯器
52．．．組合電路
54．．．排列電路
56．．．映射電路
60．．．解交錯器
62．．．傳統解碼器
圖1說明可以使用本發明之頻道編碼器/解碼器的行動通信裝置之方塊圖。
圖2說明依據本發明之一示範性頻道編碼器的方塊圖。
圖3說明依據本發明之一示範性頻道解碼器的方塊圖。
圖4說明依據本發明之一示範性交錯器的方塊圖。
圖5說明依據本發明之一示範性交錯器的程序圖。
圖6說明用於本發明之交錯器的示範性精簡交錯表。
圖7A及7B說明依據本發明之一示範性排列程序的繪圖表示。
10．．．行動通信裝置
12．．．系統控制器
14．．．記憶體
16．．．雙工器或開關
18．．．共用天線
20．．．發射器
22．．．來源編碼器
24．．．頻道編碼器
26．．．調變器
30．．．接收器
32．．．解調變器
34．．．頻道解碼器
36．．．來源解碼器

Claims (44)

  1. 一種由一通信裝置執行以使將於一通信頻道上發射之資料位元交錯俾該通信裝置得對該等資料位元進行頻道編碼之方法，該方法包括：將一精簡交錯表儲存於該通信裝置中，其中該精簡交錯表具有比由該通信裝置之一資訊來源所提供之一輸入資料區塊少的數值；以及藉由反覆應用該精簡交錯表於該等資料位元而交錯該等資料位元以產生輸出資料區塊。
  2. 如請求項1之方法，其中交錯該等資料位元包括：將該輸入資料區塊之該等資料位元組合成複數個子區塊；以及藉由應用該精簡交錯表於每個子區塊中的該等資料位元以獨立地排列每個子區塊中的該等資料位元而產生排列子區塊。
  3. 如請求項2之方法，其進一步包括識別該精簡交錯表中用於每個子區塊的一開始位置。
  4. 如請求項3之方法，其中識別該開始位置包括識別用於每個子區塊的一不同開始位置，其中透過該精簡交錯表均勻地分配該等識別之開始位置。
  5. 如請求項3之方法，其中應用該精簡交錯表於每個子區塊中的該等資料位元包括從每個識別之開始位置應用該精簡交錯表於該對應子區塊中的該等資料位元。
  6. 如請求項5之方法，其中應用該精簡交錯表於每個子區塊 中的該等資料位元進一步包括當從不同於該精簡交錯表之一起點的一開始位置應用該精簡交錯表時覆蓋從該精簡交錯表之一終點至該精簡交錯表之該起點。
  7. 如請求項2之方法，其中交錯該等資料位元進一步包括將自每個排列子區塊的該等資料位元映射為一或多個輸出資料區塊。
  8. 如請求項7之方法，其中映射該等排列資料位元包括：將自一第一數目的該等排列子區塊之該等資料位元映射為一第一輸出資料區塊中的偶數位置；以及將自一第二數目的該等排列子區塊之該等資料位元映射為該第一輸出資料區塊中的奇數位置。
  9. 如請求項7之方法，其中映射該等排列資料位元包括：將自一第一數目的該等排列子區塊之該等資料位元映射為一第一輸出資料區塊中的偶數位置；以及將自一第二數目的該等排列子區塊之該等資料位元映射為一第二輸出資料區塊中的奇數位置。
  10. 如請求項9之方法，其進一步包括：將自一第二資料區塊的資料位元組合成第二複數個子區塊；藉由應用該精簡交錯表於該第二複數個子區塊之每個中的該等資料位元以獨立地排列該第二複數個子區塊之每個中的該等資料位元而產生一第二排列子區塊集；將自一第一數目的該第二複數個排列子區塊之該等資料位元映射為該第二輸出資料區塊中的偶數位置；以及 將自一第二數目的該第二複數個排列子區塊之該等資料位元映射為一第三輸出資料區塊中的奇數位置。
  11. 如請求項10之方法，其進一步包括依據一預定義通信標準對該等輸出資料區塊進行格式化。
  12. 如請求項2之方法，其中該輸入資料區塊包括一456位元資料區塊。
  13. 如請求項12之方法，其中組合該等資料位元包括將該輸入資料區塊之該等資料位元組合成8個子區塊，其中每個子區塊包含自該輸入資料區塊的57個位元。
  14. 如請求項12之方法，其中組合該等資料位元包括將該輸入資料區塊之該等資料位元組合成4個子區塊，其中每個子區塊包含自該輸入資料區塊的57個位元。
  15. 如請求項12之方法，其中儲存該精簡交錯表包括儲存具有57個數值的一精簡交錯表。
  16. 如請求項1之方法，其中該輸入資料區塊包括用於一完全速率通話頻道、一可調整多速率頻道、一用於GSM的控制頻道、及GPRS與EGPRS頻道之至少一項的一資料區塊。
  17. 如請求項1之方法，其中儲存該精簡交錯表包括儲存該精簡交錯表之一壓縮版本。
  18. 如請求項17之方法，其進一步包括根據該精簡交錯表之該壓縮版本而重新建立該該精簡交錯表。
  19. 如請求項1之方法，其中交錯該等資料位元包括依據一模交錯程序來交錯該輸入資料區塊中的該等資料位元。
  20. 如請求項1之方法，其中交錯該等資料位元包括實施不同 的交錯程序以使用該相同的精簡交錯表來交錯一或多個輸入資料區塊中的該等資料位元。
  21. 一通信裝置中之一交錯器，該交錯器係配置成使將於一通信頻道上發射之資料位元交錯俾該通信裝置得對該等資料位元進行頻道編碼，該交錯器包括：記憶體，其用於儲存一精簡交錯表，其中該精簡交錯表具有比由該通信裝置之一資訊來源所提供之一輸入資料區塊少的數值；以及一交錯電路，其係配置成藉由反覆應用該精簡交錯表於該等資料位元而交錯該輸入資料區塊中的該等資料位元以產生輸出資料區塊。
  22. 如請求項21之交錯器，其中該交錯電路包括：一組合電路，其係配置成將該輸入資料區塊之該等資料位元組合成複數個子區塊；以及一排列電路，其係配置成藉由應用該精簡交錯表於每個子區塊中的該等資料位元以獨立地排列每個子區塊中的該等資料位元而產生排列子區塊。
  23. 如請求項22之交錯器，其中該排列電路係進一步配置成識別該精簡交錯表中用於每個子區塊的一開始位置。
  24. 如請求項23之交錯器，其中該排列電路係配置成識別用於每個子區塊的一不同開始位置，其中透過該精簡交錯表均勻地分配該等識別之開始位置。
  25. 如請求項23之交錯器，其中該排列電路係配置成從每個識別之開始位置應用該精簡交錯表於該對應子區塊中的 該等資料位元。
  26. 如請求項25之交錯器，其中該排列電路係配置成當從不同於該精簡交錯表之一起點的一開始位置應用該精簡交錯表時覆蓋從該精簡交錯表之一終點至該該精簡交錯表之該起點。
  27. 如請求項22之交錯器，其中該交錯電路進一步包括一映射電路，其係配置成將自每個子區塊的該等排列位元映射為一或多個輸出資料區塊。
  28. 如請求項27之交錯器，其中該映射電路係配置成：將自一第一數目的該等子區塊之該等排列資料位元映射為一第一輸出資料區塊中的偶數位置；以及將自一第二數目的該等子區塊之該等排列資料位元映射為該第一輸出資料區塊中的奇數位置。
  29. 如請求項27之交錯器，其中該映射電路係配置成：將自一第一數目的該等排列子區塊之該等資料位元映射為一第一輸出資料區塊中的偶數位置；以及將自一第二數目的該等排列子區塊之該等資料位元映射為一第二輸出資料區塊中的奇數位置。
  30. 如請求項29之交錯器，其中該組合電路係進一步配置成將自一第二輸入資料區塊的資料位元組合成第二複數個子區塊，其中該排列電路係進一步配置成藉由應用該精簡交錯表於該第二複數個子區塊之每個中的該等資料位元以獨立地排列該第二複數個子區塊之每個中的該等資料位元而產生一第二排列子區塊集，並且其中該映射電 路係進一步配置成：將自一第一數目的該第二複數個排列子區塊之該等資料位元映射為該第二輸出資料區塊中的偶數位置；以及將自一第二數目的該第二複數個排列子區塊之該等資料位元映射為一第三輸出資料區塊中的奇數位置。
  31. 如請求項22之交錯器，其中該資料區塊包含456個資料位元。
  32. 如請求項31之交錯器，其中該組合電路係進一步配置成將該輸入資料區塊之該等資料位元組合成8個子區塊，其中每個子區塊包含自該輸入資料區塊的57個位元。
  33. 如請求項31之交錯器，其中該組合電路係進一步配置成將該輸入資料區塊之該等資料位元組合成4個子區塊，其中每個子區塊包含自該輸入資料區塊的57個位元。
  34. 如請求項31之交錯器，其中該記憶體儲存具有57個數值的一精簡交錯表。
  35. 如請求項21之交錯器，其中該輸入資料區塊包括用於一完全速率通話頻道、一可調整多速率頻道、一用於GSM的控制頻道、及GPRS與EGPRS頻道之至少一項的一資料區塊。
  36. 如請求項21之交錯器，其中該記憶體儲存該精簡交錯表之一壓縮版本。
  37. 如請求項36之交錯器，其中該交錯電路係進一步配置成根據該精簡交錯表之該壓縮版本重新建立該精簡交錯表。
  38. 如請求項21之交錯器，其中該交錯電路係配置成依據一模交錯程序來交錯該輸入資料區塊之該等資料位元。
  39. 如請求項21之交錯器，其中該交錯電路係一解交錯電路。
  40. 如請求項21之交錯器，其中該交錯電路係配置成使用該相同的精簡交錯表依據不同的交錯程序來交錯一或多個輸入資料區塊中的該等資料位元。
  41. 一種由一通信裝置執行以使由該通信裝置透過一通信頻道所接收之一資料區塊中之資料位元解交錯俾該通信裝置得對該等資料位元進行頻道編碼之方法，該方法包括：將一精簡交錯表儲存於該通信裝置中，其中該精簡交錯表具有比該接收資料區塊少的數值；以及藉由反覆應用該精簡交錯表於該等資料位元而解交錯該接收資料區塊中的該等資料位元以產生輸出資料區塊。
  42. 如請求項41之方法，其中解交錯該等資料位元包括：不映射該等資料位元以產生一或多個排列子區塊；藉由獨立地應用該精簡交錯表於每個排列子區塊中的該等資料位元而產生一或多個未排列子區塊；以及不將該等未排列子區塊組合成該等一或多個輸出資料區塊之該等資料位元。
  43. 一通信裝置中之一解交錯器，該解交錯器係配置成使由該通信裝置透過一通信頻道所接收之一資料區塊中之資料位元解交錯，俾該通信裝置得對該等資料位元進行頻道編碼，該解交錯器包括： 用於儲存一精簡交錯表之記憶體，其中該精簡交錯表具有比該接收資料區塊少的數值；以及一交錯電路，其係配置成藉由反覆應用該精簡交錯表於該等資料位元而解交錯該接收資料區塊中的該等資料位元以產生輸出資料區塊。
  44. 如請求項43之解交錯器，其中該解交錯電路包括：一映射電路，其係配置成不映射該等資料位元以產生一或多個排列子區塊；一排列電路，其係配置成藉由獨立地應用該精簡交錯表於每個排列子區塊中的該等資料位元而產生一或多個未排列子區塊；以及一組合電路，其係配置成不將該等未排列子區塊之該等資料位元組合成該等一或多個輸出資料區塊之該等資料位元。
TW095138451A 2005-10-19 2006-10-18 智慧型表驅動交錯 TWI400914B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/253,407 US7793169B2 (en) 2005-10-19 2005-10-19 Intelligent table-driven interleaving

Publications (2)

Publication Number Publication Date
TW200727634A TW200727634A (en) 2007-07-16
TWI400914B true TWI400914B (zh) 2013-07-01

Family

ID=35448293

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095138451A TWI400914B (zh) 2005-10-19 2006-10-18 智慧型表驅動交錯

Country Status (6)

Country Link
US (1) US7793169B2 (zh)
EP (1) EP1938459A1 (zh)
KR (1) KR101084821B1 (zh)
CN (1) CN101292430B (zh)
TW (1) TWI400914B (zh)
WO (1) WO2007045642A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7957418B2 (en) * 2007-07-31 2011-06-07 Research In Motion Limited Data burst communication techniques for use in increasing data throughput to mobile communication devices
US7886203B2 (en) * 2007-09-05 2011-02-08 Mindtree Consulting Ltd Method and apparatus for bit interleaving and deinterleaving in wireless communication systems
KR101110201B1 (ko) * 2007-10-31 2012-02-15 연세대학교 산학협력단 통신시스템에서 병렬구조 라틴방진 인터리빙 방법 및 장치
EP2706667A1 (en) * 2010-09-13 2014-03-12 Hughes Network Systems, LLC Method and apparatus for a parameterized interleaver design process
KR101726277B1 (ko) 2015-07-14 2017-04-13 주식회사 아이에스엘코리아 지능형 테이블을 이용한 정보제공 방법 및 시스템
KR20220114920A (ko) * 2021-02-09 2022-08-17 삼성전자주식회사 데이터 전송을 위한 블록 인터리빙을 수행하는 장치 및 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020087923A1 (en) * 1998-08-17 2002-07-04 Hughes Electronics Corporation Turbo code interleaver with near optimal performance
TW200405219A (en) * 2002-07-16 2004-04-01 Microsoft Corp Systems and methods for providing intermediate targets in a graphics system

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3652998A (en) * 1970-03-01 1972-03-28 Codex Corp Interleavers
JP3415693B2 (ja) 1993-12-23 2003-06-09 ノキア モービル フォーンズ リミテッド インターリーブプロセス
EP0671824B1 (de) * 1994-03-07 2004-05-19 Siemens Aktiengesellschaft Verfahren und Anordnung zur Übertragen von block kodierten Informationen über mehrere Kanäle in einem digitalen mobilen Funksystem
US6529730B1 (en) * 1998-05-15 2003-03-04 Conexant Systems, Inc System and method for adaptive multi-rate (AMR) vocoder rate adaption
KR100350459B1 (ko) * 1998-12-26 2002-12-26 삼성전자 주식회사 통신시스템의인터리빙/디인터리빙장치및방법
EP1039646A1 (en) 1999-03-05 2000-09-27 Mitsubishi Electric France Interleaver device and method for interleaving a data set
US6553517B1 (en) * 1999-04-09 2003-04-22 Sony Corporation Interleavers and de-interleavers
US6543013B1 (en) * 1999-04-14 2003-04-01 Nortel Networks Limited Intra-row permutation for turbo code
US6813252B2 (en) * 2000-01-07 2004-11-02 Lucent Technologies Inc. Method and system for interleaving of full rate channels suitable for half duplex operation and statistical multiplexing
US6973611B2 (en) * 2001-04-17 2005-12-06 Texas Instruments Incorporated Interleaved coder and method
JP3823315B2 (ja) * 2002-05-07 2006-09-20 ソニー株式会社 符号化装置及び符号化方法、並びに復号装置及び復号方法
US7568145B2 (en) * 2004-04-15 2009-07-28 Libero Dinoi Prunable S-random interleavers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020087923A1 (en) * 1998-08-17 2002-07-04 Hughes Electronics Corporation Turbo code interleaver with near optimal performance
TW200405219A (en) * 2002-07-16 2004-04-01 Microsoft Corp Systems and methods for providing intermediate targets in a graphics system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Interleaver Design for Turbo Codes，IEEE JOURNAL ON SELECTED AREAS IN COMMUNICATIONS, VOL. 19, NO. 5, MAY 2001 *

Also Published As

Publication number Publication date
US7793169B2 (en) 2010-09-07
TW200727634A (en) 2007-07-16
CN101292430A (zh) 2008-10-22
WO2007045642A1 (en) 2007-04-26
EP1938459A1 (en) 2008-07-02
CN101292430B (zh) 2012-08-22
KR101084821B1 (ko) 2011-11-21
KR20080068660A (ko) 2008-07-23
US20070101210A1 (en) 2007-05-03

Similar Documents

Publication Publication Date Title
US9467176B2 (en) Computationally efficient convolutional coding with rate-matching
US8327237B2 (en) Multi-layer cyclic redundancy check code in wireless communication system
JP3746426B2 (ja) ターボ復号装置
TWI400914B (zh) 智慧型表驅動交錯
US7475330B2 (en) Method and apparatus for generating a punctured symbol vector for a given information vector
JP4386587B2 (ja) 符号化または復号化方法および符号化または復号化装置
JP2004535694A5 (zh)
JP5129216B2 (ja) マップ・デコーダのためのメモリ・アーキテクチャ
KR100593496B1 (ko) 변조 전 컨벌루션 부호화된 비트들을 심볼들로 할당하는방법 및 시스템
CN1286827A (zh) 编码方法及设备
CN101151806B (zh) 利用映射函数周期性的存储器有效的交织/去交织
EP1396096A1 (en) System and method for interleaving data in a wireless transmitter
WO2007059389A2 (en) Method and apparatus for interleaving within a communication system
JP4002452B2 (ja) 記憶装置および記憶方法
JPH0993295A (ja) 符号化変調装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees