CN101292430A - 智能表格驱动交织 - Google Patents

智能表格驱动交织 Download PDF

Info

Publication number
CN101292430A
CN101292430A CNA2006800388059A CN200680038805A CN101292430A CN 101292430 A CN101292430 A CN 101292430A CN A2006800388059 A CNA2006800388059 A CN A2006800388059A CN 200680038805 A CN200680038805 A CN 200680038805A CN 101292430 A CN101292430 A CN 101292430A
Authority
CN
China
Prior art keywords
sub
data bit
interweaves
piece
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800388059A
Other languages
English (en)
Other versions
CN101292430B (zh
Inventor
黄文胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN101292430A publication Critical patent/CN101292430A/zh
Application granted granted Critical
Publication of CN101292430B publication Critical patent/CN101292430B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/275—Interleaver wherein the permutation pattern is obtained using a congruential operation of the type y=ax+b modulo c
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2767—Interleaver wherein the permutation pattern or a portion thereof is stored
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本发明包括一交织器，其使用简化交织表来从输入数据块产生交织输出数据块。通过迭代地对输入数据块中的比特应用简化交织表，交织器生成与使用标准交织表生成的输出数据块一样的输出数据块。根据本发明的一种实施方式，交织电路包括分组电路、置换电路和映射电路。分组电路将每个数据块的比特分组到多个子块中，当置换电路使用简化交织表独立置换每个子块中的数据比特来生成置换子块。映射电路将来自各置换子块的比特映射到一个或更多个输出数据块，其中各输出数据块中的比特可以包括来自不同子块和/或不同输入数据块的比特。

Description

智能表格驱动交织
背景技术
本发明一般涉及一种数字通信系统，并且更具体地，涉及无线数字通信系统中的交织器和去交织器。
在数字通信中，噪声和干扰使得在传输期间发生比特错误。为了减少这些比特错误，数字通信系统典型性地使用差错控制编码，该编码能够检测和/或校正接收器处的比特错误。这些差错控制编码将受控冗余引入到通过通信信道传输的信息，这可用于在接收器处检测和/或校正接收信号中的错误。
卷积编码表示一种由数字通信系统所使用的、用于进行检测和校正比特错误的差错控制编码。卷积编码能有效的检测和校正当传输比特序列中的单独比特被破坏时发生的随机比特错误。随机错误通常是孤立的并且可能是由通信信道中的噪声引起的。然而，卷积编码易受突发错误的影响，当接收器接收一连串的相邻或相近分布的错误比特时突发错误发生。
为了提高错误校正编码(如卷积编码)的突发错误校正能力，数字通信系统可以包括交织器和去交织器。根据已知的交织模式，交织器将输入数据块中的输入比特位置映射到输出数据块中的相应输出比特位置。结果，交织器重新排序这些比特以随着时间传播比特。这种重新排序有效地将长突发错误分散在输出数据块中从而使得突发错误看起来像是独立随机比特错误。
通信系统通常不是使用查找方法就是使用计算方法来执行交织和去交织。查找方法利用一个包含有针对每个输入比特预先计算的映射值的交织表。该交织表中的值把输入数据块中的比特映射到输出数据块的输出比特位置。结果，交织器和去交织器通过简单的查找操作来为每个输入比特确定输出比特位置。实施查找方法需要最小的处理资源，但是需要相对大量的存储器。
计算方法利用一种交织算法来为输入数据块中的每个比特实时计算输出比特位置，并且可以当映射函数被以闭式形式表示时使用。虽然计算方法需要少量甚至不需要存储器，但是却需要更多的处理资源。
通常存储限制对用于数字通信系统的芯片装置的设计的约束要比可用处理资源限制更大。因此，在这样的系统中，查找方法是不适当的。然而，因为处理资源比存储资源的耗电量更大、成本更高，在存储器和处理资源之间实现更好的平衡可以有助于减少用于数字通信(特别是用于移动式数字通信)的芯片装置的尺寸和成本。
发明内容
为了减少用于存储交织表的存储器需求，根据本发明的交织器使用简化的交织表来从输入数据块生成交织的输出数据块。通过将简化的交织表迭代应用到输入数据块中的比特，交织器生成一个或更多个等同于使用传统实际大小的交织表生成的输出数据块的输出数据块。
根据本发明的一种实施方式，交织电路包括分组电路和置换电路。分组电路将每个数据块的比特分组到多个子块中，而置换电路利用简化的交织表独立置换每个子块中的数据比特来生成置换子块。交织器也可以包括映射电路，其用于将来自每个置换子块的比特映射到输出数据块。每个输出数据块中的比特可以包括来自不同输入数据块的比特。
在一种示范性实施方式中，交织器可以被用于交织全语音信道上的比特。根据这种实施方式，分组电路将输入数据块的456个数据比特分组成8个子块中，其中每个子块包括57个数据比特。置换电路置利用简化交织表置换每个子块中的比特来生成置换子块。映射电路将来自头四个置换子块的比特映射到第一个输出数据块中的偶数位置，并且将来自最后四个置换子块的比特映射到第二输出数据块中的奇数位置。
附图说明
图1示出了其中使用本发明的信道编码器/解码器的移动通信装置的框图。
图2示出了根据本发明的示例性的信道编码器的框图。
图3示出了根据本发明的示例性的信道解码器的框图。
图4示出了根据本发明的示例性的交织器的框图。
图5示出了根据本发明的示例性的交织器的流程图。
图6示出了用于本发明的交织器的示范性的简化交织表。
图7A和7B示出了根据本发明的示范性的置换处理的图解表示。
具体实施方式
本发明涉及移动通信装置和无线网络之间的无线通信。尽管下面是用单个移动通信装置来描述本发明，但是本领域技术人员显然可以理解本发明可应用于多个移动通信装置，所述多个移动通信装置在无线网络中发射和接收无线信号。
图1示出了由数字10总括指出的移动通信设备。移动通信设备10包括：系统控制器12，用于控制移动通信装置10的全部操作；存储器14，用于存储操作所需的程序和数据；发射器20，用于发送信号；以及接收器30，用于接收信号。双工机或开关16将发射器20和接收器30耦合到公用天线18以允许全双工操作。
发射器20从信息源接收源数据流，处理源数据流以生成适合通过无线电信道发射的发射信号，以及将发射信号调制到射频(RF)载波上。在此，发射器20包括源编码器22、信道编码器24和调制器26。源编码器22去除冗余或将源数据流随机化以产生为最大化信息内容而进行了最优化的信息数据块。例如，源编码器22可以包括语音编码器来编码用于通过通信信道发送的语音。来自源编码器22的信息流被传送到信道编码器24。信道编码器24引入冗余元素到信息流中以生成编码输出。信道编码器24加入的冗余用于增强通信系统的纠错能力。通过使用冗余信息，接收器30可以检测和纠正可能发生在发送期间的比特错误。另外，信道编码器24交织已编码的比特来生成交织输出数据块，即，输出数据块。调制器26接收和调制根据来自信道编码器24的输出数据块(即，114比特)而生成的无线块(即，116比特)，以此来生成适应通信信道的物理性质和可以被通过通信信道有效发射的波形。典型的调制方案包括16-QAM、8-PSK、4-PSK等等。
接收器30接收从通信信道的远端装置发送的在传输中被破坏的信号，并且根据接收到的信号重建原始源数据流。接收器30包括解调器32、信道解码器34和源解码器36。解调器32处理接收到的信号并生成接收比特序列，其可以包括用于各接收比特的硬值或软值。如果接收信号被通过通信信道毫无错误地发射，则解调信号将与信道编码器24输出的相应输出数据块是相同的。实践中，通信信道会将比特错误引入接收信号。信道解码器34利用信道编码器24加入的冗余来检测和校正这些比特错误。最后一步，源解码器36重建来自信道解码器34的输出的信息信号。重建信息信号和原始信息信号之间的差异提供通信系统引入的失真的量度。
图2和图3分别示出了示范性的信道编码器24和解码器34。信道编码器24(图2)包括：编码器40，用以编码由源编码器22提供的信息序列；以及交织器50，用于重新排序编码器40输出的编码比特的数据块。例如，编码器40可以包括卷积编码器或块编码器。交织器50重新排序编码器40输出的比特，如下面进一步的讨论的，在时间上分布编码字节以使它们对于突发错误有更强的抗性。
信道解码器34(图3)包括去交织器60，在去交织器60后面跟随着解码器62。去交织器60相反地执行交织器50执行的进程。当没有比特错误时，输入到去交织器60的序列将是由交织器50输出的序列。同样地，来自去交织器60的输出信号块中的比特与由信道编码器40输出的编码的比特相同，但在传输期间发生的任何比特错误除外。来自去交织器60的输出比特序列被输入到用于错误检测和/或校正的解码器62。
传统的交织器和去交织器利用交织算法(计算方法)或完全交织表(查表方法)执行交织和去交织处理。然而，如上面所讨论的，计算方法是处理器加强的并且查表方法是存储器加强的。本发明通过迭代使用简化交织表15来分别帮助交织和去交织处理，以此平衡对处理资源和存储资源的使用。“简化交织表”表示具有比用于传统交织器的完全交织表更少的值的交织表。同样地，与完全交织表相比，简化交织表15需要更少的存储器。通过迭代使用简化交织表15，交织器50生成与使用完全交织表生成的数据块一样的输出数据块。虽然下面关于本发明的描述中交织操作是由交织器50执行的，但是本领域技术人员可以发现同样的交织技术也可以由接收器30的去交织器60使用来去交织接收到的数据块。
图4示出了根据本发明的一个示例性的交织器50的框图。交织器50包括分组电路52、置换电路54、以及映射电路56。分组电路52将第n个数据块B(n)中的比特分组到b个子块中，bs(n，0:b-1)，而置换电路54通过使用简化交织表15独立置换各子块中的比特来生成置换子块bp(n，0:b-1)。映射电路56将置换子块bp(n，0:b-1)中的比特映射到一个或更多个输出数据块Tb中的比特位置。为了使以下的讨论易于理解，图5-7示出了用于GSM系统全速语音信道的本发明的交织处理。然而，本领域技术人员显然可以理解交织器50不局限于这个特定的应用或这些特定类型的数据块。
如图5所示，用于全速语音信道的输入数据块包括456个比特。分组电路52将来自输入数据块B(n)的比特顺序地分组到b＝8个子块bs(n，0:7)。对于输入数据块中的比特位置k，可以被赋予mod(k，8)子块。置换电路54通过使用简化交织表15独立置换每个子块中的比特以生成置换子块bp(n，0:7)，如下面进一步详细讨论的。映射电路56映射每个置换子块中的比特到一个或更多个输出数据块Tb。根据一种示范性的实施方式，如图5所示，映射电路56将相应于输入数据块n的头四个置换子块bp(n，0:3)中的比特映射到第一个输出数据块Tb(n)中的偶数位置，并且将相应于输入数据块n的最后四个置换子块bp(n，4:7)中的比特映射到随后的输出数据块Tb(n+1)中的奇数位置。
图6示出了适用于GSM全速语音信道的示范性的简化交织表15。置换电路54将简化交织表15应用到由分组电路52生成的每个子块以产生置换子块。具体地，置换电路54识别每个子块的起始位置并且从来自相应的起始位置将简化交织表15应用到每个子块。如果在完成置换操作前到了表的末尾，则置换电路54返回简化交织表15的开头继续置换处理，如图7B中bs(n，1)所示。
图7A和7B图示出了用于第n个输入数据块中的第一和第二子块(bs(n，0)和bs(n，1))的置换处理。对于bs(n，0)，置换电路54识别表位置0作为bs(n，0)的起始位置。如图7A所示，置换电路54将简化交织表15中的置换模式，从表位置0开始，应用到bs(n，0)中的各比特以生成第一置换子块bp(n，0)。具体地，置换电路54移动bs(n，0)中的第一比特到bp(n，0)中的比特位置0，bs(n，0)中第二比特到bp(n，0)中的比特位置50等等。为了置换第二子块bs(n，1)，置换电路54转换起始位置以从表位置50开始将置换模式应用到bs(n，1)的各比特，如图7B所示。具体地，置换电路54移动bs(n，1)中的第一比特到bp(n，0)中的比特位置49，bs(n，0)中第二比特到bp(n，0)中的比特位置42等等。这个处理对每一个子块持续进行，直到置换电路54为给定的输入数据块独立置换了每个子块。
置换电路54完成了置换操作之后，映射电路56将置换子块bp(n，0:7)中的比特映射到一个或更多个输出数据块。如图5所示，示范性的输出数据块Tb包括四个发送分片(burst)Ti，其中每个发送分片包括114比特。在如图5所示的示范性实施方式中，映射电路56将来自第一置换子块的头四个置换子块bp(0，0:3)中的比特映射到第一输出数据块Tb(0)的相应发送分片的偶数比特位置。例如，映射电路56将来自bp(0，0)的比特映射到第一发送分片Ti(0)中的偶数比特位置，将来自bp(0，1)的比特映射到Ti(1)中的偶数比特位置等。映射电路56还将后四个置换子块bp(0，4:7)的比特映射到第二输出数据块Tb(1)的相应发送分片的奇数比特位置。例如，映射电路56将来自bp(0，4)的比特映射到Tb(1)的第一发送分片Ti(0)中的奇数比特位置，将来自bp(0，5)的比特映射到Tb(1)的第二发送分片Ti(1)中的奇数比特位置等等。同样地，映射电路56将第二数据块的头四个置换子块bp(1，0:3)中的比特映射到第二输出数据块Tb(1)的相应发送分片的偶数比特位置，并且将最后四个置换子块bp(1，4:7)中的比特映射到第三输出数据块Tb(2)的相应发送分片的奇数比特位置。当发射器顺序发射各输出数据块的已调型式时这种处理对每一个数据块重复进行。
如上面所讨论的，交织器50使用简化交织表15来生成与使用传统完全交织表生成的数据块一样的交织输出数据块。下面将详细解释简化交织表15是如何从完全交织表中得来的。
传统全速语音交织器可以根据如下公式将第n输入数据块B的第k位置中的数据比特交织到输出数据块Tb的第l发送分片Ti的第j位置：
Ti(l，j)＝B(n，k)，k＝0，1，2，3，...，452，453，454，455，(1)
其中l＝4n+mod(k，8)并且                                    (2)
j＝2mod(49k，57)+quotient((mod(k，8))，4)                  (3)
方程(2)和(3)表示闭式分块对角交织函数的一个例子。方程(3)的第一部分置换数据并且强制交换器使用来自当前数据块的交织比特来充填输出数据块的一半。方程(3)的第二部分确定输入数据块的第k位置的比特是进入输出数据块的偶数位置还是奇数位置。为了交织456数据块中的比特，传统的交织系统需要一个由方程(3)得出的交织表，其中交织表的结果具有456个值，每个对应输入数据块中的每一比特。
为了减小传统交织表的大小，如图5所示和上面所介绍的，本发明将交织处理分为三个独立步骤：由分组电路52执行的分组步骤、由置换电路54执行的置换步骤、以及由映射电路56执行的映射步骤。应该意识到，分组电路52和映射电路56通常实现方程(3)的第二半，将方程(3)的第一半留给置换电路54。
如方程(4)所示，mod(49k，57)可以被重写以参考子块的比特位置。
mod(49k，57)＝mod((49(8m+b)+57)，57)              (4)
在方程(4)中，m＝0，1，...56，并表示第b个子块中的比特位置。由于方程(4)的模的性质，针对b＝1生成的置换模式是偏移量，即，针对b＝0生成的置换模式的重复版本。同样地，方程(4)生成用于b＝2的置换模式，该模式也是一个偏移量，即针对b＝1的置换模式的重复版本。这对每个子块都适用。因此，方程(4)的右侧生成重复每个子块的置换模式，其中每个重复模式是前一个重复模式的偏移量。通过用重复模式创建简化交织表，并通过在针对各个子块的简化交织表内指定不同的起始位置，本发明创建了可以重用以独立置换输入数据块的每个子块的简化交织表，并且该简化交织表与传统交织系统的完全交织表相比，使用更少的存储器。
上面描述了用于基于8个半分片(half-burst)(或两个半块)来交织输入数据块的比特的方法和设备。然而，本发明不仅仅局限于此。例如，本发明的简化交织表也可以被用于其他控制信道交织器或AMR(适应性多速)交织器中，来基于4半发射分片(变型I)、基于6发射分片(变型II)或基于4全发射分片(变型III)来交织来自输入数据块的数据比特。
传统的交织器根据以下公式基于4个半发射分片(变型I)交织数据：
Ti(b，j)＝B(n，k)，k＝4，5，6，7，12，13，14，15，...，452，453，454，455，(5)
其中b＝4n+mod(k，8)-4，并且                                                (6)
j＝2mod(49k，57)+quotient((mod(k，8))，4)                                  (7)
因为方程(7)等于方程(3)，本发明的交织器50可以使用如上所述的简化交织表15来置换由分组电路52生成的子块中的比特。然而，对于这种实施方式，分组电路52将比特分进4个子块中而不是8个子块中，其中每个子块包括57个比特。置换函数和映射函数同上面所描述的一样。
传统交织器根据以下公式基于6个发射分片交织数据(变型II)：
Ti(b，j)＝B(n，k)，k＝0，1，2，3，...，452，453，454，455，       (8)
其中b＝4n+mod(k，8)-4quotient((mod(k，8))，6)，并且               (9)
j＝2mod(49k，57)+quotient((mod(k，8))，4)                         (10)
方程(8)-(10)的交织操作将输入数据块中的一半比特交织进第一输出数据块中的4个发射分片的偶数位置，并且输入数据块中剩余的比特被交织进第二输出数据块中的4个发射分片的奇数位置。作为最终交织处理的一部分，来自第一输出数据块的后两个发射分片与第二输出数据块的后两个发射分片相结合来形成2个介于剩余的4个半发射分片之间的全发射分片。
如同变型I，本发明的交织器50可以使用上面所讨论过的同样的简化交织表15来实现变型II，因为方程(10)等于方程(3)。进一步，分组电路52和置换电路54执行与上面所述一样的分组和置换处理。然而，对于这个变型，映射电路56执行与上面所述的稍微不同的映射处理。更具体地，映射电路56将来自bp(n，0:1)的比特映射到第一输出数据块的头个两发射分片中的偶数位置，并且将来自bp(n，4:5)的比特映射到第二输出数据块的头两个发射分片中的奇数位置。另外，映射电路56将来自bp(n，2:3)的比特映射到第一个输出数据块的最后两个发射分片中的偶数位置，并且将来自bp(n，6:7)的比特映射到第一输出数据块的最后两个发射分片中的奇数位置。
传统交织器根据以下公式基于4个全发射分片(变型III)交织数据：
Ti(b，j)＝B(n，k)，k＝0，1，2，3，...，452，453，454，455，(11)
其中b＝4n+mod(k，4)，并且                                  (12)
j＝2mod(49k，57)+quotient((mod(k，8))，4)                  (13)
再一次，因为方程(13)等于方程(3)，本发明的交织器50可以使用上面所讨论过的同样的简化交织表15。进一步，分组电路52利用模处理将输入数据比特分组为8个子块，并且置换电路54利用简化交织表15置换子块中的数据比特，如上面所描述的一样。然而，在这种实施方式中，映射电路56将来自头四个置换子块中的比特映射到输出数据块的相应发射分片中的偶数位置，并且将来自最后四个置换子块中的比特映射到同一输出数据块的相应发射分片中的奇数位置。
上面描述了利用简化交织表15来交织输入数据块中的数据比特。上面所述的示例性的简化交织表15包括57个值。因为传统的交织表包括456个值，本发明将用于交织表的存储需求减少了至少8倍。进一步，因为存储器14为每个交织表值保留了16个比特并且因为简化交织表15中的值s仅需要6个比特，所以通过结合两个值到一个16比特字中可以实现进一步的存储器节约。结果，存储器14仅仅需要存储27个字来存储整个简化交织表15。
如果存储器14存储简化交织表的压缩版本，那么可以节约更多的存储器。例如，存储器14可以仅存储简化交互表15的前8个值(0，50，43，36，29，22，15，和8)作为种子值。根据这种实施方式，置换电路54从8个存储的种子值中重新创建简化交织表15作为置换处理的一部分。例如，置换电路54可以根据下面的伪码重新创建简化交织表：
seed＝{0，50，43，36，29，22，15，and 8}
for i＝0 to 6{
         for j＝0 to 7{
                     RIT[8*i+j]＝seed[j]+i
              }
}
RIT(56)＝7
End
应该意识到，其他从种子值重新创建简化交织表15的形式也可以被使用。
当与传统的交织器比较时，本发明的交织器50在存储器资源和处理资源之间提供了一种更好的平衡。第一，传统的交织器对各输入数据比特执行两种操作(交织和转换)，而本发明的交织器在对各输入数据比特执行三种操作(分组，置换、和映射)。同样地，本发明仅仅增加了交织操作的处理需求1.5倍。另外，简化交织表15的存储器需求减少了至少8倍。同样地，本发明的交织器显著减少了交织处理的存储器需求，并且对发射器24的处理资源的影响较小。另外，简化交织表可以被单个收发机使用来实现不同的交织处理，例如上面描述的任何实施方式和/或变型。
上面一般地描述了用在全速语音信道的交织器。与上面讨论的变型一起，所述交织器也可以处理控制信道，包括FACCH、SACCH、和SACCH/TP。这种交织器也可以处理可调速率多信道(ARM)，包括ONSET和SID-Update信道。上面所述的交织器也可以用于增强电路转换数据模式的E-FACCH，以及用于GPRS CS1-4信道和用于EGPRS MCS1-4信道。通常，本发明的交织器用于任何包括被闭式交织函数定义的分块对角交织处理的交织处理。
当然，本发明可以以不同于在这里特别阐明的方式的、没有脱离本发明的实质特点的其他方式实现。本发明的实施方式被认为在所有方面都是示例性的而不是限定性的，并且在所附权利要求书的含义和等效范围内的所有变化被认为是包含在本文中的。

Claims (44)

1.一种将来自输入数据块中的输入比特位置的数据比特交织到一个或更多个输出数据块中的输出比特位置的方法，该方法包括：
存储简化交织表；以及
通过迭代地对所述数据比特应用所述简化交织表来交织该输入数据块中的所述数据比特。
2.如权利要求1所述的方法，其中交织所述数据比特包括：
将该输入数据块的所述数据比特分组到多个子块中；以及
通过对各子块中的所述数据比特应用所述简化交织表，生成置换子块来独立置换各子块中的所述数据比特。
3.如权利要求2所述的方法，所述方法进一步包括：
识别所述简化交织表中用于各个子块的起始位置。
4.如权利要求3所述的方法，其中识别所述起始位置包括：
识别用于各个子块的不同的起始位置，其中被识别出的起始位置在所述简化交织表中是均匀分布的。
5.如权利要求3所述的方法，其中对各子块中的数据比特应用所述简化交织表包括：
从各识别出的起始位置将所述简化交织表应用于相应的子块中的数据比特。
6.如权利要求5所述的方法，其中对每个子块中的数据比特应用所述简化交织表进一步包括：
当从不同于所述简化交织表的开始处的起始位置应用所述简化交织表的时候，从所述简化交织表的末端环绕到所述简化交织表的开始处。
7.如权利要求2所述的方法，其中交织所述数据比特进一步包括：
将来自各置换子块的数据比特映射到一个或更多个输出数据块。
8.如权利要求7所述的方法，其中映射所述置换数据比特包括：
将来自第一数目置换子块的数据比特映射到第一输出数据块中的偶数位置；以及
将来自第二数目置换子块的数字比特映射到第一输出数据块中的奇数位置。
9.如权利要求7所述的方法，其中映射所述置换数据比特包括：
将来自第一数目置换子块的数据比特映射到第一输出数据块中的偶数位置；以及
将来自第二数目置换子块的数字比特映射到第二输出数据块中的奇数位置。
10.如权利要求9所述的方法，所述方法进一步包括：
将第二数据块的数据比特分组到第二多个子块；
通过对所述第二多个子块中的各子块的数据比特应用所述简化交织表，生成第二组置换子块，来独立置换所述第二多个子块中各子块的数据比特；
将来自所述第二多个置换子块中的第一数目的子块中的数据比特映射到第二输出数据块的偶数位置；以及
将来自所述第二多个置换子块中的第二数目的子块中的数据比特映射到第三输出数据块的奇数位置。
11.如权利要求10所述的方法，所述方法进一步包括：
根据预定的通信标准对输出数据块进行格式化。
12.如权利要求2所述的方法，其中所述输入数据块包括456比特的数据块。
13.如权利要求12所述的方法，其中对数据比特分组包括将所述输入数据块的数据比特分组到8个子块中，其中各个子块包括来自所述输入数据块的57个比特。
14.如权利要求12所述的方法，其中对数据比特分组包括将所述输入数据块的数据比特分组到4个子块中，其中每个子块包括来自所述输入数据块的57个比特。
15.如权利要求12所述的方法，其中存储所述简化交织表包括存储具有57个值的简化交织表。
16.如权利要求1所述的方法，其中所述输入数据块包括用于以下信道中至少一个的数据块：全速语音信道、可调速率多信道、用于GSM的控制信道以及GPRS和EGPRS信道。
17.如权利要求1所述的方法，其中存储所述简化交织表包括存储简化交织表的压缩版本。
18.如权利要求17所述的方法，所述方法进一步包括基于所述简化交织表的压缩版本重新创建简化交织表。
19.如权利要求1所述的方法，其中交织所述数据比特包括根据模交织处理来交织所述输入数据块中的数据比特。
20.如权利要求1所述的方法，其中交织所述数据比特包括使用同样的简化交织表实现不同的交织处理来交织一个或更多个输入数据块中的数据比特。
21.一种交织器，该交织器被配置用于将来自输入数据块中的输入比特位置的数据比特交织到一个或更多个输出数据块中的输出比特位置，该交织器包括：
用于存储简化交织表的存储器；以及
交织电路，该交织电路被配置用于通过迭代地将所述简化交织表应用于数据比特来交织输入数据块中的数据比特。
22.如权利要求21所述的交织器，其中所述交织电路包括：
分组电路，配置用于将所述输入数据块的数据比特分组到多个子块中；以及
置换电路，配置用于通过对各子块中的数据比特应用所述简化交织表来生成置换子块，以独立地置换各子块中的数据比特。
23.如权利要求22所述的交织器，其中所述置换电路进一步配置用于为每个子块识别所述简化交织表中的起始位置。
24.如权利要求23所述的交织器，其中所述置换电路配置用于为每个子块识别不同的起始位置，其中被识别出的起始位置在所述简化交织表中是均匀分布的。
25.如权利要求23所述的交织器，其中所述置换电路配置用于从每个已识别出的起始位置向相应的子块中的数据比特应用所述简化交织表。
26.如权利要求25所述的交织器，其中所述置换电路配置用于当从一个不同于所述简化交织表的开始处的起始位置应用所述简化交织表的时候，从所述简化交织表的末端环绕到所述简化交织表的开始处。
27.如权利要求22所述的交织器，其中所述交织电路进一步包括映射电路，该映射电路配置用于将来自每个子块的置换比特映射到一个或更多个输出数据块。
28.如权利要求27所述的交织器，其中所述映射电路被配置用于：
将来自第一数目的子块的置换数据比特映射到第一输出数据块中的偶数位置；以及
将来自第二数目的子块的置换数据比特映射到第一输出数据块中的奇数位置。
29.如权利要求27所述的交织器，其中所述映射电路被配置用于：
将来自第一数目的置换子块的数据比特映射到第一输出数据块中的偶数位置；以及
将来自第二数目的置换子块的数据比特映射到第二输出数据块中的奇数位置。
30.如权利要求29所述的交织器，其中所述分组电路进一步被配置用于将来自第二输入数据块的数据比特分组到第二多个子块中，其中所述置换电路进一步被配置用于通过对所述第二多个子块中每个子块中的数据比特应用所述简化交织表生成第二组置换子块来独立置换所述第二多个子块中的各子块的数据比特，并且其中所述映射电路进一步被配置用于：
将来自所述第二多个置换子块中的第一数目的置换子块中的数据比特映射到第二输出数据块的偶数位置；以及
将来自第二多个置换子块的第二数目的置换子块中的数据比特映射到第三输出数据块的奇数位置。
31.如权利要求22所述的交织器，其中所述数据块包括456个数据比特。
32.如权利要求31所述的交织器，其中所述分组电路被配置用于将所述输入数据块的数据比特分组到8个子块中，其中每个子块包括来自所述输入数据块的57个比特。
33.如权利要求31所述的交织器，其中所述分组电路被配置用于将所述输入数据块的数据比特分组到4个子块中，其中每个子块包括来自所述输入数据块的57个比特。
34.如权利要求31所述的交织器，其中所述存储器存储具有57个值的简化交织表。
35.如权利要求21所述的交织器，其中所述输入数据块包括用于以下信道中的至少一个的数据块：全速语音信道、可调速率多信道、用于GSM的控制信道以及GPRS和EGPRS信道。
36.如权利要求21所述的交织器，其中所述存储器存储所述简化交织表的压缩版本。
37.如权利要求36所述的交织器，其中所述交织电路进一步被配置用于基于所述简化交织表的压缩版本重新创建所述简化交织表。
38.如权利要求21所述的交织器，其中所述交织电路被配置用于根据模交织处理来交织所述输入数据块中的数据比特。
39.如权利要求21所述的交织器，其中所述交织电路是去交织电路。
40.如权利要求21所述的交织器，其中所述交织电路被配置用于根据使用同样的简化交织表的不同的交织处理来交织一个或更多个输入数据块中的数据比特。
41.一种将来自一个或更多个接收的数据块中的输入比特位置的数据比特去交织到一个或更多个输出数据块的输出比特位置的方法，该方法包括：
存储简化交织表；并且
通过迭代地向所述数据比特应用所述简化交织表而去交织所述输入数据块中的所述数据比特。
42.如权利要求41所述的方法，其中去交织所述数据比特包括：
将所述数据比特反映射以生成一个或更多个置换子块；
通过独立地向每个置换子块中的数据比特应用简化交织表来生成一个或更多个反置换子块；并且
将所述反置换子块反分组到一个或更多个输出数据块的数据比特。
43.一种去交织器，被配置用于将来自一个或更多个接收的数据块中的输入比特位置的已交织的数据比特去交织到一个或更多个输出数据块的输出比特位置，该去交织器包括：
用于存储简化交织表的存储器；以及
交织电路，配置用于通过迭代地向所述数据比特应用所述简化交织表来去交织所述输入数据块中的数据比特。
44.如权利要求43所述的去交织器，其中所述交织电路包括：
映射电路，配置用于对所述数据比特进行反映射来生成一个或更多个置换子块；
置换电路，配置用于通过对每个置换子块中的数据比特独立应用所述简化交织表来生成一个或更多个反置换子块；以及
分组电路，配置用于将对所述反置换子块的数据比特解分组到一个或更多个输出数据块中。
CN2006800388059A 2005-10-19 2006-10-17 数据比特交织方法、交织器、数据比特去交织方法、去交织器 Expired - Fee Related CN101292430B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/253,407 US7793169B2 (en) 2005-10-19 2005-10-19 Intelligent table-driven interleaving
US11/253,407 2005-10-19
PCT/EP2006/067478 WO2007045642A1 (en) 2005-10-19 2006-10-17 Intelligent table-driven interleaving

Publications (2)

Publication Number Publication Date
CN101292430A true CN101292430A (zh) 2008-10-22
CN101292430B CN101292430B (zh) 2012-08-22

Family

ID=35448293

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800388059A Expired - Fee Related CN101292430B (zh) 2005-10-19 2006-10-17 数据比特交织方法、交织器、数据比特去交织方法、去交织器

Country Status (6)

Country Link
US (1) US7793169B2 (zh)
EP (1) EP1938459A1 (zh)
KR (1) KR101084821B1 (zh)
CN (1) CN101292430B (zh)
TW (1) TWI400914B (zh)
WO (1) WO2007045642A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7957418B2 (en) * 2007-07-31 2011-06-07 Research In Motion Limited Data burst communication techniques for use in increasing data throughput to mobile communication devices
US7886203B2 (en) * 2007-09-05 2011-02-08 Mindtree Consulting Ltd Method and apparatus for bit interleaving and deinterleaving in wireless communication systems
KR101110201B1 (ko) * 2007-10-31 2012-02-15 연세대학교 산학협력단 통신시스템에서 병렬구조 라틴방진 인터리빙 방법 및 장치
EP2706667A1 (en) 2010-09-13 2014-03-12 Hughes Network Systems, LLC Method and apparatus for a parameterized interleaver design process
KR101726277B1 (ko) 2015-07-14 2017-04-13 주식회사 아이에스엘코리아 지능형 테이블을 이용한 정보제공 방법 및 시스템
KR20220114920A (ko) * 2021-02-09 2022-08-17 삼성전자주식회사 데이터 전송을 위한 블록 인터리빙을 수행하는 장치 및 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3652998A (en) * 1970-03-01 1972-03-28 Codex Corp Interleavers
JP3415693B2 (ja) * 1993-12-23 2003-06-09 ノキア モービル フォーンズ リミテッド インターリーブプロセス
DE59510902D1 (de) * 1994-03-07 2004-06-24 Siemens Ag Verfahren und Anordnung zur Übertragen von block kodierten Informationen über mehrere Kanäle in einem digitalen mobilen Funksystem
US6529730B1 (en) * 1998-05-15 2003-03-04 Conexant Systems, Inc System and method for adaptive multi-rate (AMR) vocoder rate adaption
US6334197B1 (en) * 1998-08-17 2001-12-25 Hughes Electronics Corporation Turbo code interleaver with near optimal performance
KR100350459B1 (ko) * 1998-12-26 2002-12-26 삼성전자 주식회사 통신시스템의인터리빙/디인터리빙장치및방법
EP1039646A1 (en) 1999-03-05 2000-09-27 Mitsubishi Electric France Interleaver device and method for interleaving a data set
AU4207800A (en) * 1999-04-09 2000-11-14 Sony Electronics Inc. Interleavers and de-interleavers
US6543013B1 (en) * 1999-04-14 2003-04-01 Nortel Networks Limited Intra-row permutation for turbo code
US6813252B2 (en) * 2000-01-07 2004-11-02 Lucent Technologies Inc. Method and system for interleaving of full rate channels suitable for half duplex operation and statistical multiplexing
US6973611B2 (en) * 2001-04-17 2005-12-06 Texas Instruments Incorporated Interleaved coder and method
US7564460B2 (en) * 2001-07-16 2009-07-21 Microsoft Corporation Systems and methods for providing intermediate targets in a graphics system
JP3823315B2 (ja) * 2002-05-07 2006-09-20 ソニー株式会社 符号化装置及び符号化方法、並びに復号装置及び復号方法
US7568145B2 (en) * 2004-04-15 2009-07-28 Libero Dinoi Prunable S-random interleavers

Also Published As

Publication number Publication date
US7793169B2 (en) 2010-09-07
TWI400914B (zh) 2013-07-01
US20070101210A1 (en) 2007-05-03
TW200727634A (en) 2007-07-16
KR101084821B1 (ko) 2011-11-21
CN101292430B (zh) 2012-08-22
WO2007045642A1 (en) 2007-04-26
KR20080068660A (ko) 2008-07-23
EP1938459A1 (en) 2008-07-02

Similar Documents

Publication Publication Date Title
US9276705B2 (en) Apparatus and method for transporting/receiving data in a CDMA mobile communication system
US6731696B1 (en) Multi-channel parallel/serial concatenated convolutional codes and trellis coded modulation encoder/decoder
CA2689292C (en) Computationally efficient convolutional coding with rate-matching
CA2689587C (en) An apparatus comprising a circular buffer and method for assigning redundancy versions to a circular buffer
CA2337161C (en) Interleaving apparatus and method for use in serial concatenated convolutional code encoder in a mobile communication system
JP3746426B2 (ja) ターボ復号装置
CN101292430B (zh) 数据比特交织方法、交织器、数据比特去交织方法、去交织器
US20060107171A1 (en) Interleaver and de-interleaver systems
JP4296172B2 (ja) インタリーバ及びデインタリーバシステム
US20050283705A1 (en) Bit interleaver for a MIMO system
JP2004535694A5 (zh)
CN104869087A (zh) 信道交织方法、信道交织器与信道编码装置
CN1161886C (zh) 编码方法及设备
KR100593496B1 (ko) 변조 전 컨벌루션 부호화된 비트들을 심볼들로 할당하는방법 및 시스템
US20080014871A1 (en) System and method for interleaving data in a wireless transmitter
CN1319300C (zh) 码分多址通信系统中的数据发送设备和方法
CN101151806B (zh) 利用映射函数周期性的存储器有效的交织/去交织
CN101326728A (zh) 用于实现低帧差错率的改进型turbo码交织器
US7873897B2 (en) Devices and methods for bit-level coding and decoding of turbo codes
WO2004014012A1 (en) Coding and decoding for rate matching in data transmission
CN101777923B (zh) Ctc编码器、内码交织器以及内码交织方法、编码处理方法
CN101771422B (zh) 交织方法、编码方法、交织器与编码器
KR101411079B1 (ko) 이동통신 시스템에서의 데이터 송수신 방법 및 장치
CA2315952A1 (en) A turbo tcm scheme with low complexity

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120822

Termination date: 20191017

CF01 Termination of patent right due to non-payment of annual fee