TWI397971B - 用以結合互連件至電路元件之方法及系統 - Google Patents

用以結合互連件至電路元件之方法及系統 Download PDF

Info

Publication number
TWI397971B
TWI397971B TW094110479A TW94110479A TWI397971B TW I397971 B TWI397971 B TW I397971B TW 094110479 A TW094110479 A TW 094110479A TW 94110479 A TW94110479 A TW 94110479A TW I397971 B TWI397971 B TW I397971B
Authority
TW
Taiwan
Prior art keywords
interconnect
substrate
circuit component
high density
density circuit
Prior art date
Application number
TW094110479A
Other languages
English (en)
Other versions
TW200605265A (en
Inventor
Neal W Meyer
Ronald A Hellekson
Ronnie J Yenchik
Original Assignee
Hewlett Packard Development Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co filed Critical Hewlett Packard Development Co
Publication of TW200605265A publication Critical patent/TW200605265A/zh
Application granted granted Critical
Publication of TWI397971B publication Critical patent/TWI397971B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131—Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting

Description

用以結合互連件至電路元件之方法及系統 發明領域
本發明係有關於將互連件結合至電路元件。
 發明背景
電路元件通常透過“互連件”做電性連絡。互連件之所以被如此稱呼是因為它們允許電路元件與其它電路元件電性連接。互連件通常包括導線之配置以電性連接一電路元件。然而，小或密集群聚之電路元件（“高密度電路元件”）的使用由於將互連件結合至此等元件之困難度而有所限制。
做為範例並參考第1圖，一高密度電路元件之斷片的側面剖面圖大致以參閱數字102表示。該元件102包括電性結合墊104。該墊104具有一寬度106並以一間隙108互相隔開。該元件102越小或越密集，則該寬度106及該間隙108基本上就越小。當該墊104之該寬度106及該間隙108隨著越小或越密集之電路元件製造而變得越來越小時，在這些元件之間形成互連件會變得越來越困難。
再參照第1圖，一傳統互連件之斷片的側面剖面圖大致以參閱數字110表示。該傳統互連件110基本上係以不同於該元件102之材料做成，這通常是因為該元件102中所使用之材料相當昂貴所致。此外，基本上，在將該傳統互連件110結合至該元件102之該墊104時，需要使用高溫。
然而使用高溫將該傳統互連件110結合至該元件102之該墊104時可能產生一相當嚴重的問題。即使該傳統互連件110與該元件102之熱膨脹係數（稱為“CTE”）稍有不同，該傳統互連件110之導線112在被加熱以進行結合時可能無法和該墊104配合。當該寬度106或該間隙108甚小時，該導線112可能完全錯過該墊104或甚至對齊至錯誤的墊。
做為範例並參考第2圖，其中顯示該元件102與該傳統互連件110分別被加熱時之側面剖面圖。該元件102與該傳統互連件110在此一範例中皆被放大顯示，但該傳統互連件110之放大並未與該元件102之放大相符。如圖所示，該導線112並未與該墊104配合。當該寬度106或該間隙108甚小，比方說小於100奈米，且該元件102或該互連件110遠大於該寬度106或該間隙108時，該元件102與該傳統互連件110之間的熱膨脹係數差異可能使該墊104和該導線112無法互相配合。如果比方說該元件102與該互連件110之間的熱膨脹係數差異為5個百分比，則該導線112與該墊104可能互相錯過數百奈米。此一傳統高溫結合之失誤可能不適合或無法用以互連至某些高密度電路元件。
其他將互連件結合至電路元件之習知技術亦可能產生各種問題。比方說，共熔結合可能需使用特定且非最佳化之材料於該導線112及/或該結合墊104。這些非最佳化之材料可能限制該高密度電路元件102之使用性，因為它們可能並不具備高傳導性，而這對於使用於高密度電路元件之小尺寸互連件來說卻格外重要。此一共熔結合技術也可能由於該墊104和該導線112之間所提供之電性連接過於脆弱而失敗。
此外，這些以及其他將該傳統互連件110電性結合至該電路元件102的典型技術包括該導線112與該結合墊104之間的機械結合。這可能產生極大的問題。如果該元件102與該傳統互連件110被施以高溫，該導線112與該結合墊104之間的CTE差異可能使它們之間的機械結合失敗。此一機械失敗常會連帶使該導線112與該結合墊104之間的電性結合同樣失敗。
因此，有必要發明一種可以降低CTE相關問題、可靠、較不昂貴、及/或比現有技術更適於生產之將互連件結合至高密度電路元件的技術。
本發明係為一種方法，包含：使一互連件相對於一高密度電路元件地定向；利用一基板將該互連件壓擠向該高密度電路元件；以及將該基板結合至該高密度電路元件，該結合足以使該互連件保持與該高密度電路元件抵接，其中該壓擠之動作包含以機械方式將該互連件箝位於該高密度電路元件與該基板之間。
本發明亦為一種系統，包含：一長度或寬度小於或大約等於25公釐之高密度電路元件，以及幅度小於1微米之電性結合墊；一互連件，該互連件具有幅度小於1微米且被電性連接至該電性結合墊之導線；以及一將該互連件箝位至該高密度電路元件之箝位基板。
圖式簡單說明
第1圖為沿一習知高密度電路元件與習知互連件之深度與寬度繪製的側面剖面圖，其業已於上文之“背景”部分加以討論；第2圖為第1圖中該高密度電路元件與該互連件分別被加熱後的圖示；第3圖為沿一高密度電路元件與電性結合墊之實施例的深度與長度繪製的側面剖面圖；第4圖為第3圖中該高密度電路元件與一間隙基板的圖示；第5圖為第3及4圖中該高密度電路元件與第4圖中該間隙基板被結合在一起的圖示；第6圖為第5圖中該高密度電路元件與該間隙基板及一電性互連件之實施例的圖示；第7圖為沿第6圖中該高密度電路元件與該間隙基板之長度與寬度繪製的底部平面圖；第8圖為沿第6圖中該電性互連件之長度與寬度繪製的頂部平面圖；第9圖為第6圖中該高密度電路元件、該間隙基板與該電性互連件、及一底部基板之實施例的圖示；第10圖為第9圖中該高密度電路元件、該間隙基板、該電性互連件與該底部基板將該互連件夾在該高密度電路元件與該底部基板之間的圖示；第11圖為沿第10圖中該高密度電路元件、該間隙基板、該底部基板與該電性互連件之深度與寬度繪製的側面剖面圖；第12圖為第5圖中該高密度電路元件與一間隙基板之實施例的圖示，其中該間隙基板具有傳導通路、雙邊互連件及一含有電路之底部基板；第13圖為第5圖中該高密度電路元件與該間隙基板及一群組導線互連件之實施例與第9圖中該底部基板的圖示；第14圖為沿第13圖中該高密度電路元件、該群組導線互連件及該底部基板之深度與寬度繪製的側面剖面圖；第15圖為第13圖中該高密度電路元件、該間隙基板及該底部基板與一群組導線互連件之實施例的圖示；第16圖為第9圖中該底部基板與一硬化互連件之實施例的圖示；以及第17圖為第16圖中該底部基板與該硬化互連件被結合至第4圖中該高密度電路元件與該間隙基板的圖示。相同的數字被使用於整個說明書及圖示中以代表相同的零件與特徵。
 較佳實施例之詳細說明
下列揭露內容說明各種互連件與將該互連件結合至一高密度電路元件之方法。在至少某些實施例中，這些互連件與結合方法使其可以和一大型超高密度電路元件做電性連接，其中該大型超高密度電路元件容許高傳導性及準確的墊－導線配合，且亦相對可靠、不昂貴並適於生產。在至少一實施例中，這些互連件與結合方法實現與一高密度電路元件之低溫或室溫結合。
在至少某些實施例中，所揭示之互連件與結合方法可以使複數個高密度電路元件互連。比方說，可以將兩個高密度電路元件結合至一個互連件。
如此處所使用者，“結合”一詞包括以機械方式及/或電性方式將一結構連接至另一結構。比方說，一機械結合可包括一結構之表面與另一結構之表面之間的共價鍵。電性結合為一種提供充分親近性以容許電性聯絡之結合。機械與電性結合可共存，雖然這並非必要。
首先參照第3圖，其顯示沿一電路元件302之深度與長度繪製的側面剖面圖。該電路元件302包括形成於該元件302之外側邊緣上的電性結合墊304。
該元件302與其結合墊304可包括各種類型的材料。該元件302可包括比方說矽及其他電路材料。舉例來說，該結合墊304可包括各種導體，如金、銅、鈀、鉑、及鋁。
該元件302與其結合墊304可為各種尺寸，雖然我們應該理解，附呈之圖示構成一未按比例繪製之概略圖。在此一範例中，該元件302為正方形，長度與寬度約為10公釐。該元件302之長度或寬度亦可在低於或大約1到25公釐之間。此外，在此一範例中，該結合墊304約為100奈米深、30奈米寬、100奈米長。
在一實施例中，該元件302之一下方元件表面306為結合做準備。該下方元件表面306可以各種技術為結合做準備，比方說機械磨損技術如化學機械平坦化/研磨(CMP)等。該下方元件表面306可包括各種材料，如二氧化矽或氧化鋁。就此一範例言之，該元件302包括矽、該結合墊304包括銅、而該下方元件表面306則包括以一CMP製程備製且做成平滑之二氧化矽。該下方元件表面306可以做成平滑至足以容許共價結合，如下述。
該結合墊304可以和該下方元件表面306齊平、突出或凹進該下方元件表面306。在本範例中，該結合墊304大致和該下方元件表面306齊平（如第3圖所示）。在一實施例中，該結合墊304同樣被做成平滑至足以容許共價結合。
參考第4圖，在本實施例中，一間隙基板402被結合至該下方元件表面306。該間隙基板402具有一上方表面404及一下方表面406，兩者被做成平滑至足以共價結合。該上方表面404及該下方表面406可以使用一CMP製程，如上述，或以其他技術如電漿處理，為結合做準備。該間隙基板402可包括各種材料，如二氧化鋁或矽。在本實施例中，該間隙基板402包括矽。此外，在本實施例中，該間隙基板402為正方形且具有大約10公釐之長度及寬度與大約12至75微米之深度（厚度）。
參考第5圖，在本實施例中，該間隙基板402與該元件302結合。一旦結合，該間隙基板402形成一從該元件302突出之突出部。該間隙基板402與該元件302可以高溫結合、離子結合、共熔結合、或其他適當的技術結合。在許多情況下，該間隙基板402之該上方表面404與該元件302之該下方元件表面306並未被平坦化或以其他方式為結合做準備。然而，在本範例中，該間隙基板402之該上方表面404平滑至足以共價結合且與該元件302之該下方元件表面306（同樣平滑至足以共價結合）接觸。在接觸點上，該間隙基板402與該元件302共價結合。此一結合可以在比方說室溫或升高溫度下執行。當於室溫下被接觸時，可以在時間內達成接近100%之可能的結合強度。如果可用的表面足夠平滑的話，幾乎可以立即達成超過50%之可能的結合強度。
該元件302可做成使該間隙基板402成為該元件302之原始的一部分。在此一實作中，該結合墊304從該間隙基板402之突出表面內凹。在另一實作中，該間隙基板402構成一從一下述箝位或底部基板突出之突出部的一部分。
該間隙基板402可包括導電通路以在該元件302與一底部基板之間做聯絡，如下述。
參考第6圖，一互連件602相對於該元件302地定位以使一組導線604與該結合墊304對準。亦可使用其他類型之互連件，如下述之群組及絕緣導線。該導線604可包括各種導體如銅、銀、金、鈀、鉑、與鋁。對於極小導線（諸如長度或直徑在1到100奈米者），高傳導材料有助於該元件302之使用性。在本範例中，該導線604包括銅。在一實施例中，該導線604被備製成平滑至足以利用上述技術共價結合至該結合墊304。
在本實施例中，該互連件602包括一緩衝層606。該緩衝層606使該互連件602可以更容易的方式被壓縮。該緩衝層606可包括各種類型的緩衝材料。它也可以在一群組導線上包括一緩衝絕緣體，如下述。在本範例中，該緩衝層606包括聚蔥亞胺。
在另一實施例中，該元件302被做成可以提供緩衝。這可以透過在其構造中選擇緩衝材料或者透過使其包括一緩衝層（圖中未示）之方式來達成。
該互連件602亦可包括一中間層608，如圖所示。本範例中之此一中間層608包括一折射合金，如鈦。該中間層608可做為一種晶/黏合層以供銅在該導線604中沉積。因此，在某些包括中間層之實施例中，可用以選擇該中間層之材料的特性可包括其相對於鄰近沉積材料的特性。
該互連件602及其構成部件可為任何尺寸。在本範例中，該導線604約為200奈米深、該中間層608約為50奈米深、而該緩衝層606則約為12至75微米深。在本範例中，該互連件602之整體深度（厚度）略大於該間隙基板402之整體深度（厚度）。此一差異允許該互連件602之壓縮。
在一實作中，該互連件602並不包括一緩衝層。在此一實作中，該間隙基板402可包括一緩衝層（圖中未示），如介於該上方表面404與該下方表面406之間者。此一緩衝層可包括一聚蔥亞胺基板。
在另一實作中，該互連件602被做成包圍該間隙基板402以協助該導線604以該結合墊304之定位。因此，該互連件602之該導線604對應該元件302之該結合墊304。
參考第7圖，其顯示連接該間隙基板402之該結合墊304及該元件302的底部平面圖。第7圖之此一底部平面圖顯示墊304之示範寬度與長度尺寸。該墊304具有一墊幅度702。該墊304以一墊空隙704與以類似方式定位之鄰近墊隔開。在本範例中，該墊幅度702與該墊空隙704約為30奈米。
參考第8圖，其顯示被設計成包圍該間隙基板402之該互連件602的頂部平面圖。在此，該互連件602具有一方形孔800以使該間隙基板402配入。該間隙基板402之此一突出形狀的內凹部分可用以協助該互連件602至該元件302的定位。如欲使該互連件602與複數個高密度電路元件定位，則該互連件602可包括複數個內凹部分以協助定位，比方說以其他方形孔（圖中未示）。該間隙基板402、該元件302及該互連件602之其他形狀亦可使用。第8圖之此一頂部平面圖顯示該導線604之寬度與長度尺寸。該導線604具有一幅度802。該導線604以一空隙804與以類似方式定位之鄰近導線隔開。該幅度802與該空隙804，在該導線604欲接觸該墊304之處，大致對應該墊幅度702與該墊空隙704。在本範例中，該導線604之該幅度802與該空隙804約為30奈米。
如圖所示，該導線604以一絕緣體806隔開。該絕緣體可為空氣或某些適當的絕緣材料。該絕緣體806等材料之使用可藉由為該導線604提供額外的結構安定性來協助該互連件602之未來使用。
參考第9圖，在本實施例中，一底部基板902被備製以便與該間隙基板402結合。如前述，該間隙基板402之該下方表面406在本實施例中亦為結合做準備。該底部基板902可用以將一互連件，如該互連件602，箝位至一高密度電路元件，如該元件302。當以此方式使用時，該底部基板902做為一箝位基板。
在一實施例中，該間隙基板402及/或該底部基板902包括一黏合劑。該間隙基板402可在其上方表面404及/或其下方表面406中包括一下陷部以容納該黏合劑。該底部基板902可在其上方表面904中包括一下陷部以容納該黏合劑。在本實施例中，該黏合劑被用以將該間隙基板402結合至該元件302及/或該底部基板902。
在另一實施例中，該間隙基板402與該元件302及/或該底部基板902被組態成容許離子結合。在本實施例中，該間隙基板402以離子結合方式被結合至該底部基板902及/或該元件302。
在本實施例中，該間隙基板402之該下方表面406及該底部基板902之該上方表面904被做成平滑至足以共價結合。該底部基板902之該上方表面904與該間隙基板402之該下方表面406可以一適當的CMP製程，如上述，或以其他技術如電漿處理方式處理之。該底部基板902之該上方表面904可包括各種材料，如二氧化鋁或氧化矽。在本範例中，該底部基板902之該上方表面904包括氧化矽。此外，在本範例中，該底部基板902大致與該元件302具有相同的長度與寬度。
在另一實施例中，該互連件602並不包括一緩衝層（圖中未示）。在本實施例中，該間隙基板402僅比該互連件602輕微薄些（較淺）。此一厚度之差異可以依據該元件302及該底部基板902對從該互連件602屈曲具有多少緩衝力來加以調整。如果比方說該元件302與該底部基板902並不十分具備緩衝力，則該間隙基板402之厚度可以僅比該互連件602輕微薄些。同樣地，如果該元件302與該底部基板902相當具有緩衝力，則該間隙基板402之厚度可以比該互連件602薄至一較大的程度。該間隙基板402之厚度亦可依據對該間隙基板402與該互連件602之壓縮的緩衝力調整。如果這些元件之整體緩衝力相當高，則該互連件602可以比該元件302與該底部基板902之間的空隙（如該間隙基板402）厚至一輕微到中等的程度，甚至厚上數微米。如果整體緩衝力很低，則差異可以在埃或奈米之範圍內。
應理解的是，上述各個實施例係做為範例使用，其不應被視為限制所請求之標的物的範圍或可利用性。
參考第10圖，該互連件602以低溫被結合至該元件302。低溫包括低於300℃之溫度。在本實施例中，該互連件602透過該互連件602與該元件302之間的實體接近與該元件302做電性聯絡。然而，在本實施例中，該互連件602與該元件302並不盡然以機械方式互相結合。在該互連件602與該元件302之間建立電性結合可以壓力執行及維繫。透過此一壓力，該導線604被機械固定，雖然其並不一定被機械結合至該墊304。此一機械壓力提供充分的接近性以促成該導線604與該墊304之間的電性聯絡（如電性結合）。此一維繫電性結合之壓力係由機械結合產生，雖然並不一定在該互連件602與該元件302之間。機械結合可以在低溫如室溫下執行。室溫包含大約20℃到50℃。此一低溫結合有助於減緩與具有不同熱膨脹係數之互連件與高密度電路元件有關的問題。它亦容許高傳導性導線之使用並提供該導線、該互連件、及該墊之材料的廣泛選擇性。在一實施例中，此一壓力係藉由將該互連件602箝位至該元件302之方式提供。
在本實施例之一實作中，此一箝位係箝由透過共價結合將該底部基板902結合至該元件302之方式執行。此一結合包括該間隙基板402與該底部基板902或該元件302之共價結合，視該間隙基板402和該底部基板902哪一者先被結合至該元件302而定。在本範例中，該間隙基板402先被結合至該元件302。然後，該底部基板902之該上方表面904被共價結合至該間隙基板402之該下方表面406。該底部基板902之該上方表面904平滑至足以共價結合且與同樣平滑至足以共價結合之該下方表面406接觸。在接觸點上，該間隙基板402和該底部基板902共價結合。
此一結合可以在低溫，包括室溫下執行以減少與該互連件602及該元件302具有不同CTE而導致之導線－墊不配合有關的問題。當接觸在室溫下進行時，可以在時間內達成接近100%之理論上可能的結合強度。幾乎可以立即達成超過50%之理論上可能的結合強度。
在本實施例中，該底部基板902壓縮該互連件602。此一壓縮係由該緩衝層606中之內凹部1002表示。此一壓縮以機械方式將該互連件602箝位至該元件302。藉此，該導線604被箝位且因此被電性結合至該墊304。此一機械箝位之力量係由該底部基板902與該元件302之結合提供，其壓縮該緩衝層606。該緩衝層606提供一對立之反應力，以協助將該導線604壓擠向該元件302。該緩衝層606可以選擇具有一緩衝力，以讓用以使該底部基板902與該元件302接觸之壓縮可以在不致折斷該元件302或該底部基板902的情形下進行。該緩衝層606亦可選擇一材料，其緩衝力少至足以提充份的反應力以使該導線604保持其與該墊304之電性聯絡。該緩衝層606亦可做成，其反應力並不會隨時間嚴重散逸以致使該導線604與該墊304之電性聯絡遺失。該緩衝層606亦可透過容許該間隙基板402及/或該互連件602具有相對高容忍深度尺寸來協助該互連件602之機械箝位。
參考第11圖，其顯示沿第10圖中該元件302、該互連件602及該底部基板902之深度與寬度繪製的側面剖面圖。此圖亦顯示第8圖中該絕緣體806，該絕緣體806可為第10圖中該互連件602之一部分。
在另一實施例中，並未使用一緩衝層。在此一實施例中，反應力可由該導線604以及該導線604之間之該絕緣體806（當該絕緣體806為一固態材料時）、該元件302、該間隙基板402、及該底部基板902單獨或聯合提供。
該互連系統及上述結合方法在做過些許修改後亦可以一單一互連件電性連接至複數個高密度電路元件。
參考第12圖，該互連件602被電性連接至兩個元件，即該元件302和一包括電路之該底部基板902的實施例。在本實施例中，該互連件602包括一組底部導線1202而該底部基板902則包括電性結合墊1204。本實施例中之該互連件602亦包括另一層中間層608。當被壓縮（比方說箝位）時，該底部導線1202被電性結合至該電性結合墊1204。雖然沒有顯示於第12圖中，該互連件602亦可電性連接至其他元件，比方說透過容許額外之該元件302和該底部基板902的組對被連接之方式為之。這些額外的組對可在用以設置該間隙基板402之附加孔，如第8圖中該方形孔800之協助下，與該互連件602對準。
再參考第12圖，該元件302和該底部基板902可以電性聯絡方式配置。這可透過在該間隙基板402中使用電性通路1206來進行。因此，在本實施例中，在該底部基板902被結合至該間隙基板402後，該元件302和該底部基板902被配置成可以電性聯絡。
該互連件602為一可使用於上述互連系統及上述結合方法之電性互連件的實施例之一。其他類型之互連件亦可使用，如垂片－屈曲件、自由導線、及帶纜互連件。
參考第13圖，一群組導線互連件1302被結合至該元件302。此一結合可以在低溫下執行。它可以藉由將該群組導線互連件1302箝位至該元件302之方式進行，進而透過保持一物理力量來產生一電性結合。該群組導線互連件1302可包括同時結合在一起之複數個絕緣導線。
在一實施例中，該群組導線互連件1302包括一絕緣層1304。該互連件1302透過以低溫共價結合被結合至該元件302之方式被該底部基板902箝位。此一共價結合可包括該間隙基板402與該底部基板902或該元件302之共價結合，視該間隙基板402和該底部基板902哪一者先被結合至該元件302而定。此一共價結合可以在室溫下執行以減少與該群組導線互連件1302及該元件302具有不同CTE而導致之導線－墊不配合有關的問題。因此，該互連件1302與該元件302之此一共價結合允許該導線604與該結合墊304之間建立一電性結合。
在本實施例中，一旦該底部基板902被結合至該元件302，該元件302與該底部基板902便包括該群組導線互連件1302。可在該元件302與該底部基板902之邊緣之間包括一容許緩衝之材料。在一實作中，該緩衝層606之一實施例被使用，如第13圖所示。
參考第14圖，其顯示第13圖中該元件302、該群組導線互連件1302、及該底部基板902之深度與長度的側面剖面圖。在此，亦顯示該緩衝層606。亦可使用一導件1402以在該互連件1302被箝位之時限制該導線604與該結合墊304。
在此一範例中，該絕緣層1304可用以在該導線604之間設定一群組導線空間1404。此一空間1404可為該絕緣層1304之厚度的大約兩倍。
參考第15圖，其顯示該元件302、該群組導線互連件1302、及該絕緣層1304之深度與寬度的側面剖面圖。在本實施例中，該群組導線互連件1302之該導線604的該絕緣層1304做為一緩衝材料。
在另一實施例中，並未使用一緩衝層。在本實施例中，緩衝力與反應力係由該群組導線互連件1302之該導線604、該元件302、該間隙基板402、及該底部基板902單獨或聯合提供。
該互連件602與該群組導線互連件1302為兩個可使用於上述互連系統及上述結合方法之電性互連件的實施例，雖然這些互連件之其他實施例與修改亦可使用。
參考第16圖，其顯示一硬化互連件1602之實施例與該底部基板902之深度與長度的側面剖面圖。該硬化互連件1602包括該導線604、該緩衝層606、該中間層608、及一硬化層1604之實施例。特別是在一互連件具有薄層，比方說小於1000奈米之整體厚度（沿第16圖之深度尺寸）時，該互連件可為可撓式。在第16圖之此一實施例中，該硬化層1604使該互連件1602硬化。該硬化層1604所提供之硬度可協助該導線604與該電性結合墊304之定位（如第3圖所示者）。該硬化層1604可具有各種厚度與材料。在第16圖所示之範例中，該硬化層1604包括數微米厚之矽。
在本範例中，該硬化層1604之一結合表面1606可為結合做準備。該互連件1602與該底部基板902可以各種習知的方式結合或做成一單元。在本範例中，該結合表面1606被做成平滑至足以與該底部基板902之該上方表面904共價結合。在本範例中，該底部基板902被共價結合至該上方表面904。
一位於該硬化互連件1602中之下陷部分中的下陷表面1608被備製以進行結合。此一備製可包括為共價結合執行的平坦化。
參考第17圖，其顯示該電路元件302、該間隙基板402、該硬化互連件1602、及該底部基板902之側面剖面圖。該底部基板902與該元件302可以在低溫如室溫下結合。在一實施例中，該底部基板902與該元件302在室溫下透過使該硬化層1604之該下陷表面1608（其位於該硬化互連件1602中之一下陷部分處）與經結合或為該元件302之一部分的該間隙基板402之該下方表面406共價結合的方式被結合。
在至少一實施例中，在該間隙基板402被結合至該硬化層1604後，該元件302被結合（透過箝位）至該硬化互連件1602。然後，在本實施例中，該間隙基板402透過該間隙基板402之該上方表面404與該元件302之該下方元件表面306被共價結合。藉此，該元件302被電性結合至該硬化互連件1602。在這之後，該底部基板902可以結合至該硬化互連件1602以提供額外的結構強度或壓縮。
在各該實施例中，該互連件1602被壓擠向該元件302。此一壓力提供機械壓縮以在該導線604與該結合墊304之間提供電性聯絡。在這些實施例中，反應力與緩衝力係部份由第17圖中所示之該緩衝層606提供。
在將各該互連件結合至該元件後，該元件與該互連件可以週期性加熱以降低該元件及/或該互連件之間可能的張力。此一週期性加熱亦可協助或產生該元件之該互連件與該墊的導線之間之結合。
雖然本發明業已以結構特徵與方法步驟特有的語言說明如上，應理解的是，界定於隨附申請專利範圍中之本發明並不限於上述特定特徵或步驟。相反地，所揭示之特定特徵及步驟代表實施本發明之示範形式。
102、302．．．電路元件
104、304、1204．．．電性結合墊
106．．．寬度
108．．．間隙
110、602．．．互連件
112、604．．．導線
306．．．下方元件表面
402．．．間隙基板
404．．．上方表面
406．．．下方表面
606．．．緩衝滑
608．．．中間層
702．．．墊幅度
704．．．墊空隙
800．．．方形孔
802．．．導線幅度
804．．．導線空隙
806．．．絕緣體
902．．．底部基板
1002．．．內凹部
1202．．．底部導線
1206．．．電性通路
1302．．．群組導線互連件
1304．．．絕緣層
1402．．．導件
1404．．．群組導線空間
1602．．．硬化互連件
1604．．．硬化層
1606．．．結合表面
1608．．．下陷表面
第1圖為沿一習知高密度電路元件與習知互連件之深度與寬度繪製的側面剖面圖，其業已於上文之“背景”部分加以討論；第2圖為第1圖中該高密度電路元件與該互連件分別被加熱後的圖示；第3圖為沿一高密度電路元件與電性結合墊之實施例的深度與長度繪製的側面剖面圖；第4圖為第3圖中該高密度電路元件與一間隙基板的圖示；第5圖為第3及4圖中該高密度電路元件與第4圖中該間隙基板被結合在一起的圖示；第6圖為第5圖中該高密度電路元件與該間隙基板及一電性互連件之實施例的圖示；第7圖為沿第6圖中該高密度電路元件與該間隙基板之長度與寬度繪製的底部平面圖；第8圖為沿第6圖中該電性互連件之長度與寬度繪製的頂部平面圖；第9圖為第6圖中該高密度電路元件、該間隙基板與該電性互連件、及一底部基板之實施例的圖示；第10圖為第9圖中該高密度電路元件、該間隙基板、該電性互連件與該底部基板將該互連件夾在該高密度電路元件與該底部基板之間的圖示；第11圖為沿第10圖中該高密度電路元件、該間隙基板、該底部基板與該電性互連件之深度與寬度繪製的側面剖面圖；第12圖為第5圖中該高密度電路元件與一間隙基板之實施例的圖示，其中該間隙基板具有傳導通路、雙邊互連件及一含有電路之底部基板；第13圖為第5圖中該高密度電路元件與該間隙基板及一群組導線互連件之實施例與第9圖中該底部基板的圖示；第14圖為沿第13圖中該高密度電路元件、該群組導線互連件及該底部基板之深度與寬度繪製的側面剖面圖；第15圖為第13圖中該高密度電路元件、該間隙基板及該底部基板與一群組導線互連件之實施例的圖示；第16圖為第9圖中該底部基板與一硬化互連件之實施例的圖示；以及第17圖為第16圖中該底部基板與該硬化互連件被結合至第4圖中該高密度電路元件與該間隙基板的圖示。
302．．．電路元件
304．．．電性結合墊
306．．．下方元件表面

Claims (10)

  1. 一種用以結合一互連件至一電路元件之方法，其包含：使該互連件相對於一高密度電路元件地定向；利用一基板將該互連件壓擠向該高密度電路元件；以及將該基板結合至該高密度電路元件，該結合足以使該互連件保持與該高密度電路元件抵接，其中該壓擠之動作包含以機械方式將該互連件箝位於該高密度電路元件與該基板之間。
  2. 如申請專利範圍第1項之方法，其中使該互連件定向之動作包含將該互連件中之一內凹部分配合至該高密度電路元件上之一突出部分。
  3. 如申請專利範圍第1項之方法，其中該結合之動作包含將該高密度電路元件共價結合至該基板。
  4. 如申請專利範圍第1項之方法，其中該結合之動作係於低溫下進行。
  5. 如申請專利範圍第1項之方法，其中該基板包含一第二高密度電路元件。
  6. 一種用以結合一互連件至一電路元件之系統，包含：具有一長度或寬度小於或大約等於25公釐之高密度電路元件，以及具有一幅度小於1微米之電性結合墊；一互連件，該互連件具有幅度小於1微米且被電性連接至該電性結合墊之導線；以及一將該互連件箝位至該高密度電路元件之箝位基 板。
  7. 如申請專利範圍第6項之系統，其中該電性結合墊之幅度與該導線之幅度約為1奈米至1微米。
  8. 如申請專利範圍第6項之系統，進一步包括一緩衝層。
  9. 如申請專利範圍第6項之系統，其中該箝位基板與該高密度電路元件以共價結合被結合在一起。
  10. 如申請專利範圍第6項之系統，其中該箝位基板包括一第二高密度電路元件且該互連件包括底部導線。
TW094110479A 2004-04-08 2005-04-01 用以結合互連件至電路元件之方法及系統 TWI397971B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/822,064 US7716823B2 (en) 2004-04-08 2004-04-08 Bonding an interconnect to a circuit device and related devices

Publications (2)

Publication Number Publication Date
TW200605265A TW200605265A (en) 2006-02-01
TWI397971B true TWI397971B (zh) 2013-06-01

Family

ID=35059045

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094110479A TWI397971B (zh) 2004-04-08 2005-04-01 用以結合互連件至電路元件之方法及系統

Country Status (3)

Country Link
US (1) US7716823B2 (zh)
TW (1) TWI397971B (zh)
WO (1) WO2005101460A2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2905518B1 (fr) * 2006-08-29 2008-12-26 Commissariat Energie Atomique Puce microelectronique a faces laterales munies de rainures et procede de fabrication
US20090191669A1 (en) * 2008-01-24 2009-07-30 Peng Yu-Kang Method of encapsulating an electronic component
FR2928491A1 (fr) * 2008-03-06 2009-09-11 Commissariat Energie Atomique Procede et dispositif de fabrication d'un assemblage d'au moins deux puces microelectroniques
FR2937464B1 (fr) * 2008-10-21 2011-02-25 Commissariat Energie Atomique Assemblage d'une puce microelectronique a rainure avec un element filaire sous forme de toron et procede d'assemblage
DE102009026738A1 (de) * 2009-06-04 2010-12-09 Robert Bosch Gmbh Mikromechanischer Beschleunigungssensor und Verfahren zur Herstellung eines Beschleunigungssensors
US7902851B2 (en) * 2009-06-10 2011-03-08 Medtronic, Inc. Hermeticity testing
FR2954588B1 (fr) * 2009-12-23 2014-07-25 Commissariat Energie Atomique Procede d'assemblage d'au moins une puce avec un element filaire, puce electronique a element de liaison deformable, procede de fabrication d'une pluralite de puces, et assemblage d'au moins une puce avec un element filaire
FR2955972B1 (fr) * 2010-02-03 2012-03-09 Commissariat Energie Atomique Procede d'assemblage d'au moins une puce avec un tissu incluant un dispositif a puce
FR2960339B1 (fr) * 2010-05-18 2012-05-18 Commissariat Energie Atomique Procede de realisation d'elements a puce munis de rainures d'insertion de fils
FR2964786B1 (fr) 2010-09-09 2013-03-15 Commissariat Energie Atomique Procédé de réalisation d'éléments a puce munis de rainures d'insertion de fils

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030016503A1 (en) * 2001-07-17 2003-01-23 Infineon Technologies Ag Solder-free PCB assembly

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121487A (ja) * 1991-10-26 1993-05-18 Rohm Co Ltd 半導体装置の実装構造および実装方法
GB9320326D0 (en) * 1993-10-01 1993-11-17 Ici Plc Organic optical components and preparation thereof
GB9509487D0 (en) * 1995-05-10 1995-07-05 Ici Plc Micro relief element & preparation thereof
GB9623185D0 (en) 1996-11-09 1997-01-08 Epigem Limited Improved micro relief element and preparation thereof
JP4439602B2 (ja) * 1997-09-29 2010-03-24 株式会社東芝 半導体装置の製造方法
GB9918617D0 (en) 1999-08-07 1999-10-13 Epigem Limited An optical display composite
US6517995B1 (en) * 1999-09-14 2003-02-11 Massachusetts Institute Of Technology Fabrication of finely featured devices by liquid embossing
US6555908B1 (en) * 2000-02-10 2003-04-29 Epic Technologies, Inc. Compliant, solderable input/output bump structures
DE10014300A1 (de) * 2000-03-23 2001-10-04 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
US20030042587A1 (en) * 2001-08-31 2003-03-06 Tsung-Jen Lee IC packaging and manufacturing methods
US6962835B2 (en) * 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030016503A1 (en) * 2001-07-17 2003-01-23 Infineon Technologies Ag Solder-free PCB assembly

Also Published As

Publication number Publication date
TW200605265A (en) 2006-02-01
US7716823B2 (en) 2010-05-18
WO2005101460A2 (en) 2005-10-27
US20050223552A1 (en) 2005-10-13
WO2005101460A3 (en) 2006-01-19

Similar Documents

Publication Publication Date Title
TWI397971B (zh) 用以結合互連件至電路元件之方法及系統
US10777533B2 (en) Heterogeneous device
KR102066719B1 (ko) 접합된 구조체를 형성하기 위한 적층된 다이 및 방법
KR20230058508A (ko) 상호접속 구조를 갖는 접합 구조체
US7045886B2 (en) Semiconductor device and method of fabricating the same
KR20210009426A (ko) 패드로서의 ｔｓｖ
US7602070B2 (en) Room temperature metal direct bonding
Topol et al. Enabling technologies for wafer-level bonding of 3D MEMS and integrated circuit structures
JP5248084B2 (ja) シリコンインターポーザとこれを用いた半導体装置用パッケージおよび半導体装置
JPWO2015040784A1 (ja) 半導体装置及びその製造方法
JPH0883881A (ja) 積層型半導体チップ構造および製法
TWI258178B (en) Interconnect structure to reduce stress induced voiding effect
TW451370B (en) Semiconductor device and manufacturing method thereof
US20220223554A1 (en) Semiconductor device and method for manufacturing a semiconductor device
JP2017055049A (ja) 半導体装置および半導体装置の製造方法
US20080316727A1 (en) 3D Electronic Module
TW201618241A (zh) 改良覆晶晶片級封裝之複合式載板結構
CN110678963A (zh) 半导体晶片的复合粘接方法及相关的三维集成器件
JPWO2017094874A1 (ja) 半導体デバイスおよび半導体デバイスの製造方法
JP2013052449A (ja) Ｍｅｍｓセンサ
JP2006269796A (ja) 配線基板のピン構造
JPS5988860A (ja) 金属リ−ドへの金属突起物形成方法
US9209128B2 (en) Integrated circuit assembly with cushion polymer layer
JP6419851B2 (ja) インターポーザー基板積層体およびその製造方法
JP2004273980A (ja) 基板間配線電極接合の方法及び構造体

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees