TWI389171B - 形成超晶格之方法及超晶格 - Google Patents

形成超晶格之方法及超晶格 Download PDF

Info

Publication number
TWI389171B
TWI389171B TW094110480A TW94110480A TWI389171B TW I389171 B TWI389171 B TW I389171B TW 094110480 A TW094110480 A TW 094110480A TW 94110480 A TW94110480 A TW 94110480A TW I389171 B TWI389171 B TW I389171B
Authority
TW
Taiwan
Prior art keywords
layer
ridge
superlattice
substrate
edges
Prior art date
Application number
TW094110480A
Other languages
English (en)
Other versions
TW200539276A (en
Inventor
Pavel Kornilovich
Peter Mardilovich
James Stasiak
Niranjan Thirukkovalur
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200539276A publication Critical patent/TW200539276A/zh
Application granted granted Critical
Publication of TWI389171B publication Critical patent/TWI389171B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C4/00—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge
    • C23C4/12—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge characterised by the method of spraying
    • C23C4/123—Spraying molten metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C4/00—Coating by spraying the coating material in the molten state, e.g. by flame, plasma or electric discharge
    • C23C4/18—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0117—Pattern shaped electrode used for patterning, e.g. plating or etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Shaping Of Tube Ends By Bending Or Straightening (AREA)
  • Micromachines (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Memories (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Description

形成超晶格之方法及超晶格 發明領域
本發明係有關超晶格之製造與用途。
 發明背景
細導線陣列用於大量裝置，發現細導線陣列特別適合用於小型或結構緻密之電腦裝置，諸如感應器、記憶體裝置及邏輯晶片。
為了解決細導線陣列之需求，已經使用微影術製造細導線陣列。但隨著電腦裝置的逐漸縮小，細導線陣列之導線必須愈來愈細，且愈來愈緊密間隔。至目前為止尚未證實光刻術為適合形成極為細小且間隔緊密之導線陣列之適當方法。
為了解決此項細導線陣列需求，曾經使用兩種製造方式。其中一種方式係使用經蝕刻之線性層狀超晶格作為壓印微影術之模具。另一種方式係使用經蝕刻之線性層狀超晶格及物理氣相沉積來製造細小線性導線陣列。
經蝕刻之線性層狀超晶格壓印微影術例如說明於美國專利第6,407,443號。此種壓印微影術實例包括隨後之剝除處理，最終可能限制其製程能力。該項技術也使用奈米壓印步驟，該步驟至目前為止尚未能一致且成功地用於製造環境。
目前物理氣相沉積係使用原子束來直接沉積材料於經蝕刻之線性層狀超晶格表面上。隨後將此沉積材料以物理方式移轉至基材。但此種方法經常產生奇怪截面的導線，因而可 能形成各種結構上與使用上的困難。目前物理氣相沉積也要求於超高真空(「UHV」)處理，該項處理之成本昂貴，因而可能限制與UHV製程不相容之材料的使用。
兩種目前之超晶格皆有線性材料層，皆用來形成線性細導線陣列。如此進一步限制使用此等目前超晶格所形成的陣列用途，多種小型或結構緊密之電腦裝置較為適合非線性之導線陣列。
因此需要有細導線陣列之製造技術，該項技術允許用於非線性導線及/或比較今日技術更可靠、較為廉價、較為具有重複再現性及更為製造友善。
本發明係為一種形成一超晶格之方法，包含：將一基材上之一表層成形成為一沿長軸延伸之一細長脊，脊沿長軸方向為非線性，且包含有概略傾斜側壁及一頂部之橫剖面；施用兩種或兩種以上材料之交替層於脊上至1奈米至100奈米厚度；以及由脊頂部去除交替層來暴露出交替層之緣。
本發明亦為一種超晶格，包含：多層交替層，其包含一第一材料製成之一第一交替層及一第二材料製成之一第二交替層，該多層交替層具有多層交替層之表面暴露緣；該第一材料層之至少二緣為1奈米至100奈米寬，沿其長度方向為彎曲且為平行並置。
圖式簡單說明
第1圖顯示可實作超晶格之形成方法與用途之範例系統之方塊圖。
第2圖為於一基材上形成一或多脊之範例形成方法之流程圖。
第3圖顯示範例基材及表層及厚度及寬度等維度之剖面圖。
第4圖為範例基材、表層及可圖案化層之剖面圖。
第5圖為範例基材、表層、可圖案化層、微影術光罩、及輻射之剖面圖。
第6圖為範例基材、表層及可圖案化層之圖案之剖面圖。
第7圖為範例基材、表層及有不同側壁之可圖案化層之圖案之剖面圖。
第8圖為範例基材、蝕刻劑、及經部分蝕刻之表層、及有不同側壁之可圖案化層之圖案之剖面圖。
第9圖顯示範例基材及具有側壁及頂部之脊之剖面圖。
第10圖顯示範例基材及具有側壁及頂部之脊之三維視圖。
第11圖顯示範例基材、脊、圓形脊及鋸齒形脊之頂視平面圖。
第12圖為於有脊基材上製造超晶格之範例方法之流程圖。
第13圖顯示範例基材、具有側壁及頂部之脊、及二交替材料層之剖面圖。
第14圖顯示範例基材、具有側壁及頂部之脊、二交替材料層、填補層及止層之剖面圖。
第15圖顯示範例基材、具有側壁之脊、二交替材料層及交替材料層暴露緣之剖面圖。
第16圖顯示範例基材、脊、圓形脊、鋸齒形脊、及交替材料層暴露緣之剖面圖。
第17圖為具有偏移暴露緣之範例小塊超晶格、及具有帶電物件之範例帶電浴槽之三維視圖。
第18圖為具有偏移暴露緣之範例小塊超晶格、及收集於偏移暴露緣內部之範例導線陣列部分之三維視圖。
第19圖為不含偏移暴露緣之範例小塊超晶格、及於若干暴露緣上之範例導線陣列部分之三維視圖。
第20圖顯示於一晶粒上之彎曲或非線性奈米導線範例陣列之頂視平面圖。
第21圖顯示於超晶格及陣列基材上之範例導線陣列。
第22圖顯示於陣列基材上之範例導線陣列。
全文揭示及各圖係使用相同參考號碼來表示類似之組成元件及特色。
 較佳實施例之詳細說明
後文揭示描述多種超晶格之製造與使用方式。所揭示之系統及方法允許形成一種超晶格，其具有多層且有接近任意長度及曲率之暴露緣。此等緣可用於製造具有寬度及間隔為奈米級、微米級及中間等級以及此等尺規之組合之彎曲非線性導線陣列。所描述之系統及方法也允許超晶格具有緣及相對應之導線陣列，其極為狹窄且間隔緊密，同時也極長。
本揭示系統及方法提供實質上優於多項先前技術解決之道之效果。此等效果包括精準控制超晶格及陣列或導線各層之維度，諸如各層及導線之長度、寬度、間隔及彎曲或圖案、以及控制層數及導線數目。使用所揭示之系統及方法，可形成接近任意圖案化之奈米寬度導線陣列，允許使用該等導線陣列之裝置發揮更佳功能、更快速且可以更小尺規建置。
於列舉各種超晶格之形成方法及用途之前，首先說明可實作後述方法之系統。
實例平台第1圖顯示可用來進行後文列舉之方法用於形成及使用超晶格之平台100之具體例。平台100包括一電腦/控制器102及一處理部分104。
電腦/控制器102包括一中央處理單元(CPU)106、一記憶體108、輸入/輸出(I/O)電路110、及支援電路112。CPU 106為通用電腦，CPU 106當經由執行記憶體108(圖中未顯示)所含之軟體時，變成目的導向之電腦用來控制處理部分104之硬體組成元件。記憶體108可包括唯讀記憶體、隨機存取記憶體、活動式儲存裝置、硬碟機、或任何形式之數位記憶體裝置。I/O電路110包含眾所周知之輸出資訊用之顯示器以及鍵盤、滑鼠、軌跡球或其它可執行電腦/控制器102之規劃之輸入裝置。顯示器讓使用者可決定藉處理部分104(包括含括於處理部分104之相關聯機器人動作)所執行之處理程序。支援電路112為業界眾所周知，且包括諸如快取記憶體、時鐘、電源供應器等電路。
記憶體108含一控制軟體，當藉CPU 106執行時，讓電腦/控制器102可以數位方式控制處理部分104之各個組成元件。可藉控制軟體實作之處理之細節說明將參照第2圖及第12圖作說明。
另一具體例中，電腦/控制器102可為類比式。例如可使用可控制諸如藉處理部分104所執行之各項處理程序之特殊應用積體電路。
處理部分104可包括多種處理室114，介於各處理室間經常係使用機器人機構116而移轉各基材及/或超晶格。處理之細節隨後述不同方法各異。
形成脊之實例方法第2圖顯示於基材上形成一或多脊之實例方法之流程圖200。此等脊及基材可用來輔助形成超晶格，容後詳述。本圖及隨後各圖係說明一串列表示平台100執行之操作與動作之方塊圖。經由各圖所示方法可藉任何適當之機器人裝置、人工、硬體、軟體、韌體或其組合而實作。以軟體及韌體為例，其表示呈儲存於記憶體之電腦可執行指令實作且可藉一或多處理器執行之操作集合。
於方塊202，平台100將一表層施用於基材上。此表層可被成形為脊，而用來輔助形成超晶格。平台100可施用多種不同材料作為表層，以及施用至不等厚度。
第3圖顯示基材302及表層304之實例之剖面圖。基材302由小(小至奈米級)至相當大(包括數厘米直徑)。基材302之截面顯示基材302及表層304之寬度及厚度尺寸。
於一實作，表層304為可蝕刻。於另一實作，表層304 為可延展成形。表層304例如包含氧化物諸如電漿增強之化學氣相沉積(PECVD)氧化物、氮化物、原矽酸四乙酯(TEOS)或低應力TEOS。當選用適當蝕刻速率時，表層304可被蝕刻來形成各種形狀之脊，討論如後。於方塊202之另一實作，平台100施用表層304至約0.5微米至5微米厚度。表層304之厚度影響如何由表層304形成脊，容後詳述。於表層304之厚度淺之一實作，除了脊以外之全部表層304皆可被去除。
於方塊204，平台100施用一層於基材302之表層304上。此層可被圖案化來輔助遵照該圖案而形成脊，容後詳述。
第4圖顯示基材302、表層304、及可圖案化層402之一實例之剖面圖。可圖案化層402可有可區別之各種型別之材料製成。可圖案化層402之厚度可依據可圖案化層402之蝕刻速率、表層304之蝕刻速率及脊之預定維度而選用。一具體例中，可圖案化層402之厚度為約0.5微米至5微米。
於方塊206，於可圖案化層402係由光阻形成之至少一實作，平台100將部分可圖案化層402暴露於輻射。如此，平台100於可圖案化層402形成圖案。
於方塊206之一實作，可圖案化層402為流體，平台100曝光流體可圖案化層402圖案來固化曝光圖案。藉此隨後平台可區別可圖案化層402之曝光圖案與未曝光部分。
於方塊206之第二實作，可圖案化層402為固體，平台100將部分固體可圖案化層402暴露於流體化，只有特殊圖 案除外。如此留下圖案於固體可圖案化層402。平台100也可以其它方式來區別可圖案化層402之曝光部分與未曝光部分，例如經由變更可圖案化層402之曝光部分之蝕刻速率或氣化速率，以及然後去除曝光部分或未曝光部分。
於方塊206之二實作中，平台100可使用微影術光罩來偏好曝光部分可圖案化層402形成圖案。平台100也可使用雷射或以業界已知之其它方式將材料曝光於輻射來形成某種圖案。
第5圖顯示基材302、表層304、可圖案化層402、微影術光罩502及輻射504之實例之剖面圖。於前述方塊206之第二實作之實例，平台100使用光罩502曝光可圖案化層402部分，而留下圖案於未曝光部分。此處，光罩可避免可圖案化層402部分被曝光。此等部分可為可圖案化層402期望之圖案。於曝光後，平台100去除光罩。
於第二實作之另一實例中，可圖案化層402包括對於藉紫外光(UV)輻射而流體化敏感之光阻，例如SPR3625(敘普利(Shipley)正型光阻3625)，輻射504包括紫外光輻射，光罩502係對透射紫外光輻射有抗性。此外本實例中，表層304包括低應力TEOS。
於方塊208，平台100去除可圖案化層402之未經圖案化部分。藉此方式，平台100可區別可圖案化層402之圖案化部分及非圖案化部分，來留下可圖案化層402之圖案化部分於表層304上。如前文說明，平台100可基於於方塊206進行之曝光類型以及於方塊204所施用之材料類型，來以各 種方式去除非圖案化部分。平台100可採用蝕刻、氣化、空穴化(例如倒出可圖案化層402之流體化部分)等。
第6圖顯示基材302、表層304、及可圖案化層402之圖案602之實例之剖面圖。第6圖顯示平台100已經去除可圖案化層402之非圖案化部分，留下圖案602後之可圖案化層402。
形成上示圖案602之技術為範例技術而僅供舉例說明之用。也可採用其它形成圖案602之方法。圖案602例如也可使用壓印微影術及電子束成形術而製成。
本例中，平台100以紫外光輻射曝光由光阻SPR 3625所製成(或先前製成)之可圖案化層402部分，以及去除該等部分來留下圖案602。
於方塊210，平台100變更可圖案化層402之圖案602之側壁斜率。
於一實作，圖案602之側壁604角度改變成相對圖案602下方表層304之夾角為約10度至90度。於另一實作，側壁604之角度變更為約30度至90度。大於30度之中等角度可輔助使用至薄層材料後來加工處理來建置超晶格(容後詳述)。極高角度(超過90度)可能造成薄材料層之結構不穩定。極低角度(小於10度)可能造成最終建置於超晶格上的導線變較寬且有較寬間距，此種情況偶爾不合所需。
本實例中，圖案602包括光阻SPR 3625，其可被加熱來改變其截面形狀。如此經由於較高溫烤乾光阻(也稱作「硬烤乾」)，圖案602之側壁604之尖角可變更為銳角。如第 6圖所示，此種實例圖案602具有(未經變更之)側壁604相對於表層304之角度約90度。經由烤乾，圖案602變成較為圓頂形，因而改變側壁604之角度。此種情況下，可藉烤乾時間及溫度來選擇角度，包括30度或30度以上之角度。
第7圖顯示基材302、表層304及有變更後側壁702之圖案602之實例。第7圖顯示側壁604已經藉平台100改變後之圖案602。
本實例中，圖案602被烤乾至圖案602之截面形狀具有預定角度之側壁。本實例中，經變更後側壁702之角度為約45度，如第7圖所示。
於方塊212，平台100蝕刻可圖案化層402之圖案602及表層304來形成脊。可經由蝕刻劑蝕刻去除圖案602及表層304，來由表層304形成脊，但如此進行時，圖案602保護部分表層304免於接觸蝕刻劑，因而留下表層304材料之脊。
第8圖顯示基材302實例、部分蝕刻後之表層304實例、部分蝕刻後之圖案602及經變更後側壁702之實例、製程中之表層側壁802、及蝕刻劑804。第8圖顯示方塊212之蝕刻進行中之實例。如本例所示，製程中之表層側壁802之幾何形狀係類似第7圖之經變更後側壁702。
於一實作，圖案602與表層304之材料有不同蝕刻速率。經由控制蝕刻速率(藉由選擇圖案602、表層304、蝕刻劑組成或蝕刻條件)，由蝕刻所得脊之幾何結構類似圖案602及經變更後側壁702。例如乾蝕刻可用來再現於表層304 之圖案602之形狀。乾蝕刻允許均勻蝕刻圖案602及表層304之材料。
對一特定使用之蝕刻劑而言，蝕刻速率可有相當差異，包括圖案602之蝕刻速率比表層304之蝕刻速率大50%至150%。圖案602有較快速蝕刻速率來輔助形成有夾角側壁之脊，角度係類似經變更後側壁702。也可選用其它蝕刻速率，部分速率允許脊具有側壁角度係大於或小於經變更後側壁702之角度而甚至為凹面形。
本實例中，圖案602材料也具有蝕刻速率比表層304之蝕刻速率快約50%。如同表層304，圖案602被蝕刻去除至圖案602實質上被去除，表層304實質上被去除但留下脊為止。
第9圖顯示基材302及(表層304之脊902)之剖面圖，脊902具有脊側壁904及脊頂部906。如本實例所示，脊側壁904之幾何形狀類似第7圖之經變更後側壁702。
本實例中，蝕刻劑804施用至殘留脊902為止，如第9圖所示。本實例中，脊側壁904之角度為約45度，如第9圖所示。
第10圖顯示基材302及具有脊側壁904及脊頂部906之脊902之實例之三維視圖。本實例顯示脊902之短切面。第10圖也顯示厚度、寬度及長度等維度。
第11圖顯示基材302、脊902、圓形脊1102及鋸齒形脊1104之實例之頂視圖。本視圖顯示如何形成有接近任意長度及任意曲率之脊。本實例中，脊902具有橢圓形曲率，脊 1102具有圓形曲率及脊1104具有鋸齒形曲率。此外，基材302被成形為晶粒1106。晶粒1106之截面可為極小至數厘米直徑。舉出此等脊作範例；也可使用程序200來製造其它形狀及曲率。
形成前述脊902之技術為範例性，作為脊902之形成方式之實例。也可採用其它形成脊902之方法。脊902例如也可使用壓印微影術及電子束成形術製成。於一實作，脊902係成形為脊側壁904實質相對於表層304為垂直。
脊902也可用來輔助製造超晶格，容後詳述。
於一有脊的基材上製造超晶格第12圖顯示於一有脊的基材上製造超晶格之範例方法之製程1200之流程圖。經由遵照此範例方法，平台100可形成超晶格，該超晶格有多層且有接近任意長度及任意曲率之暴露緣之多層。此等緣可用來製造彎曲之非線性且緊密間隔之奈米導線陣列。於此討論後，也將討論此等超晶格用來形成奈米導線陣列之用途。
於方塊1202，平台100提供有脊之基材。所提供之有脊之基材具有多種不同型別。
基材可大可小，可厚可薄。基材可製作成匹配後來將施用於基材上所建置之奈米導線陣列之電路板或晶粒之尺寸。此程序1200允許形成多種不同形狀之超晶格及奈米導線陣列。如此，陣列可製作成密切匹配期望之尺寸及形狀。此種形狀與尺寸之彈性允許奈米導線陣列匹配其應用用途，允許對一應用用途製造少至一陣列，而非需要製造多重陣列且共同接合。
基材上之脊也具有多種不同型別。此等脊可為極細(如第10圖之厚度維度所示)，允許脊兩側上之材料層之暴露緣極為緊密接近。此等脊可厚，允許平行暴露緣集合分隔遠離。此等脊也具有接近任意形狀及長度。如下示，脊之形狀可反映成可形成奈米導線之暴露材料緣之形狀。此外，此等脊相對於其側壁可有各種斜率，允許一種變更超晶格暴露緣之厚度之方式。
於後文程序1200之詳細說明，基材302之脊902可作為實例。此等實例非意圖限制程序1200之應用性；其它基材以及脊形狀及脊型別可由程序1200用來形成具有接近任意形狀之暴露緣之超晶格。
於方塊1204，平台100施用交替材料層於脊902上，諸如使用物理氣相沉積(PVD)施用材料層。層中材料交替，故當後來暴露出層邊緣時，暴露層可具有與相鄰層不同之特性。
第13圖顯示基材302、具有脊側壁904及脊頂部906之脊902、及二交替材料層亦即第一材料層1302及第二材料層1304之實例之剖面圖。如本實例所示，施用三層第一材料層1302及三層第二材料層1304。
各層1302及1304可有不同厚度，包括奈米級至微米級及以上，但至少一層之厚度為奈米級(含1至100奈米)，故當該層暴露時，其寬度為奈米級。層1302及層1304例如各自可形成為厚度小於10奈米、10-15奈米、15-20奈米及20至50奈米或以上或其組合。最小層厚度可用來產生有 最高密度之導線陣列以及具有極大尺寸相依性性質(諸如量子效應)之導線。層厚度較大可提供傳統非量子性質，較容易製造、較高電導、較大表面積及較非緊密陣列。本實例中，層1302及層1304係以約30奈米厚度施用。
此外，若干層1302及層1304之厚度可能影響形成導線間之間隔(或「間距」)之程序。導線間距/間隔相當重要，影響使用該超晶格所製造的導線及陣列之性質。
層1302及層1304可以多種方式施用。層1302及層1304可以化學氣相沉積、濺鍍及其它物理氣相沉積法、原子層沉積、電鍍、蘭米爾-布拉吉技術(Langmuir-Blodgett techniques)等方法施用。
於一實作，並非特別方向敏感之型別之物理氣相沉積、化學氣相沉積或原子層沉積可用來形成均勻材料層於脊902上。於本實作(圖中未顯示)，脊側壁904具有約90度角，且形成層1302及層1304之均勻各層。
層1302及層1304也包括多種不同型別之材料。各層可由傳導性材料及非傳導性材料製成。傳導性材料中，層1302及層1304可包括一或多種金屬諸如鉑、鈹、鋁、鈀、鉭、鎳、金；金屬合金；陶瓷如錫氧化銦、氧化釩或鋇銅氧化釔；半導電性材料諸如矽、鑽石、鍺、砷化鎵、碎化鎘、氧化鋅、碳化矽、氧化錫、錫氧化銦及/或其它元素材料、二元材料及多成分式材料(舉例)。非傳導性材料中，層1302及層1304包括氧化鋁、多種其它氧化物、及其它可沉積成小厚度層之絕緣材料。材料之組合具有應用專一性，程序可用於 大部分任何可沉積為小厚度層之固體材料，包括「軟」材料如聚合物。此外層1302及層1304可為單晶及/或為磊晶關係。磊晶表示一種材料於另一種其所沉積之材料呈完美或接近完美之晶格校準。
層1302及層1304可為傳導性、半導性、絕緣性，或其中一者為傳導性而另一者為絕緣體。當二者皆為傳導性時，其暴露緣之一(容後詳述)可處理成為非傳導性或可被去除。為了輔助達成此項目的，平台100可施用有不同氮化速率、氧化速率或蝕刻速率之材料。
層1302及層1304二者包括多於一種材料。第一材料層1302例如包括多層，若干層含金，若干層含鉭，若干層含鎳等。
於方塊1204之一實作，平台100施用額外層，來輔助平台100去除部分層1302及層1304。此等額外層可包括阻擋層及填補層，其個別意圖輔助某種類型之去除程序。
第14圖顯示基材302、具有脊側壁904及脊頂部906之脊902、第一材料層1302及第二材料層1304及頂層1402及填補層1404之實例之剖面圖。
於方塊1206，平台100由脊902之脊頂部906去除層1302及層1304。經由去除暴露於脊頂部906上之部分層1302及層1304，層1302及層1304之邊緣暴露出。
於一實作，平台100有脊頂部906平面化層1302及層1304。可以機械方式、化學方式或二者之組合施行。
於相關實作，平台100以化學方式及機械方式由脊頂部 906平坦化層1302及層1304以及(於脊頂部906)平坦化部分脊頂部902。如此進行時，平台100去除填補層1404，繼續由填補層1404去除平面(等)直到全部阻擋層1402皆被去除為止。一旦阻擋層1402被去除，殘留第二材料層1304頂部(非脊部分)、以及層1302及層1304個別之暴露緣。
第15圖顯示基材302、具有脊側壁904之脊902、第一材料層1302及第二材料層1304以及暴露出之第一材料層緣1504及第二材料層緣1506之實例之剖面圖。
如第15圖所示，層1302及1304之厚度以及脊側壁904之角度影響暴露緣1504及1506之寬度。當層1302及1304施用至較小厚度，或脊側壁904為較高角度時，緣1504及1506之厚度縮小，反之亦然。
舉例言之，若層1302施用至約30奈米厚度，及層1304施用至約60奈米厚度，以及脊側壁904具有約45度角，則暴露緣1504及1506之厚度分別為約42奈米及84奈米。若導線係形成於層1302上，而非形成於層1304上，則所得陣列具有約42奈米厚，間距約128奈米之導線。
持續本實例，若脊902沿其長度方向彎曲，暴露緣1504及1506可順著其長度遵循相同曲度、可平行、且可分別為厚約42奈米及厚約84奈米。
於方塊1202至1206完成時，可完成可用來形成奈米導線陣列之超晶格。此時，超晶格具有第一材料層1302及第二材料層1304之暴露緣1504及1506。超晶格可經進一步製成處理，超晶格可用來形成導線陣列，或超晶格可未經進一步 處理而準備用來於暴露緣1504或1506上建置導線。
第16圖顯示基材302(隱藏於一層第二材料層1304下方)、脊902、圓形脊1102、鋸齒形脊1104及第一暴露緣1504及第二暴露緣1506之實例之頂視平面圖。本圖顯示脊如何允許暴露緣1504及1506有接近任意長度及任意曲率。本實例中，緣1504及1506也顯示為使用脊1102及1104形成，但此等脊及緣可為選擇性。
持續本實施例，遵循脊902之暴露緣1504及1506為彎曲且平行並列。遵循圓形脊1102之暴露緣1504及1506為彎曲且平行並列。鋸齒形脊1104之暴露緣1504及1506有缺口；其遵循暴露緣1504之鋸齒長度但也平行並列。第16圖所示實例中，不同脊各自之暴露緣係與同一脊之另一個暴露緣平行並列，但非與其它脊之暴露緣平行並列。如此允許以接近任意之彈性方式來形成暴露緣1504及1506。
使用超晶格形成奈米導線陣列之範例方法於方塊1208，平台100使用超晶格1600來建立奈米寬度導線陣列。此陣列之導線具有彎曲、非線性或接近任意形狀之曲率。於一實作，平台100進一步處理暴露緣1504或1506來偏移第一緣1504或偏移第二緣1506而讓其形成浪形。然後平台100例如使用偏移緣來收集奈米尺寸物件、建置導線或衝壓可延展成形面。藉此方式衝壓之表面隨後可用於其它用途。於一實作，經衝壓表面可用於製作奈米壓印模具。於另一實作，經衝壓之表面可用作為脊及波谷來建置另一超晶格，或建置奈米導線陣列。經衝壓之表面本身可為奈米導線陣列，或可被 成形為奈米導線陣列。於又另一實作，平台100直接於第一暴露緣1504或第二暴露緣1506上形成奈米導線。
第17圖顯示小塊超晶格1600之實例之三維圖，該超晶格1600之暴露緣1504係與暴露緣1506偏移。顯示此小塊來輔助說明後述奈米寬度導線陣列之製造實作。小塊超晶格1600以厚度、寬度及長度等維度定向，如第17圖所示。超晶格1600包括脊902及脊902之脊側壁904。於本實作，脊側壁904相對於脊902下方基材302(圖中未顯示)夾角約45度。
於一實作，平台100充電第一緣1504。平台100以電源充電第一緣1504。用於本實例，第一緣1504及第一材料層1302為傳導性，而第二緣1506為非傳導性。於本實作，平台100也將第一緣1504置於充電浴1700內部，充電浴1700具有被充電之奈米物件1702及電源1704。
相對於被充電之物件1702，第一緣1504被充電，電壓差可輔助由被充電物件移轉至第一緣1504之電化學移轉(經由電化學、電泳或電解沉積而移轉)。藉此，平台100可於超晶格1600上方製造奈米物件陣列。
被充電之物件1702可於槽內收集，該槽係由偏移之第一緣1504以及由第二緣1506作為側壁所製成。
此等被充電之物件1702可包括奈米物件，奈米物件可由多種不同材料製成，諸如無機分子、有機分子、生物分子、金屬、半導體或絕緣奈米粒子。奈米物件也可具有多種形狀及結構。例如可包括具有各種不同螺旋之單壁及多壁碳奈米 管；氮化硼奈米管；奈米管束及奈米管索；金屬、半導體、傳導性氧化物、傳導性聚合物或其它傳導性材料製成之實心或中空奈米導線；絕緣奈米桿；及傳導性或絕緣性奈米針。
被充電之物件1702經收集成足以製造由此等被充電之物件1702組成之奈米導線陣列。
第18圖顯示一小塊超晶格1600之實例之三維視圖，超晶格1600具有暴露緣1504已經將帶電奈米物件1702收集成為陣列1800。類似第17圖所示，範例小塊超晶格1600太小塊，無法顯示沿第一緣1504及第二緣1506長度方向之曲率，但如前文討論，超晶格1600可包括此種曲率。
於另一實作，小型特殊材料(圖中未顯示)之帶電離子藉電化學、電泳或電解沉積於邊緣1504或1506收集。此等離子可包括金、銀、鉭、鎳等。於本實作，平台100經由吸引離子至超晶格1600之傳導性帶電緣而收集帶電離子。平台100可繼續收集離子於第一緣1504或第二緣1506，直到製成具有預定寬度及/或預定截面之導線為止。
於本實作，此等導線寬度也可由被充電之第一緣1504或第二緣1506之寬度決定。例如若第一緣1504經充電且寬30奈米，於第一緣1504上形成的導線寬約30奈米。同理，若第一材料緣1504之長度為彎曲、平行並列、長10厘米，則於第一材料緣上所形成之導線可為彎曲、平行並列及長10厘米。此乃超晶格1600之暴露緣之接近任意長度、曲率及寬度如何製造導線之接近任意長度、曲率及寬度之實例。
第19圖顯示一小塊超晶格1600有部分奈米寬度導線陣 列1900之實例之三維視圖。陣列1900之導線1902之短截面顯示製作於第一緣1504上。於本實例，第一緣1504並未偏移。於本實例，導線1902寬約15奈米，及其間間距也約為15奈米。導線1902之三根與另外三根導線1902分開脊902之寬度，此處脊902之寬度約為80奈米。
後文將說明遵循製程1200製造之奈米導線陣列之更完整實例。
第20圖顯示於晶粒2002上之奈米導線陣列2000之一實例之頂視平面圖。陣列2000包括多條不同導線(或導線次陣列)。此等導線又細又長，諸如長1厘米，厚10奈米。此等導線可包括六條橢圓形、彎曲及平行並置之導線2004。此等導線間距顯示為橢圓形間距2006。若干導線2004分開距離2008。如第11圖及第15-19圖所示，此距離2008係依據脊902之寬度決定。
同理，顯示六條鋸齒形導線2010，以鋸齒形間距2012分開。導線2010彼此平行並置，若干導線分開距離2014。如第11圖及第16圖所示，距離2014係依據鋸齒形脊1104之寬度決定，也顯示有圓形間距2018之圓形導線2016。
奈米導線陣列2000可具有如前文討論之由多種材料製成之導線。此陣列2000可加至其它陣列來形成甚至更複雜之導線陣列，或可崩解來形成更簡單之導線陣列(例如經由移轉鋸齒形導線2010至另一晶粒或基材)。陣列2000可全部或部分移轉至另一基材。
移轉陣列之範例方法導線2004之陣列2000可以多種方 式移轉至另一基材，例如經由導線2004接觸另一基材之黏著層，使用物理方式移轉導線2004。
第21圖顯示超晶格1600、部分導線2004陣列2000、黏著層2102及陣列基材2104之實例。黏著層2102可輔助導線2004由超晶格1600移轉至陣列基材2104。填補層1404係以大於導線2004與超晶格1600間之黏著力之黏著力作用。平台100讓導線2004接觸黏著層2102，然後去除超晶格1600來移轉導線2004。
於另一實作，使用電暈放電，導線2004移轉至基材2104。於本實作，載有均勻電荷之介電表面(藉電暈放電充電)係置於距導線2004之某個距離。絕緣基材(諸如陣列基材2104之絕緣實例)係介於導線2004與介電面間。當介電面與導線2004彼此充分接近(但藉基材2104隔開)時，由於介電面上之電荷造成於導線2004之靜電挽力，將導線2004拉向基材2104。
第22圖顯示於導線2004移轉後之陣列基材2104及導線2004之實例。此處陣列基材2104包括導線2004之範例陣列2200。
雖然本發明已經以特定語言來說明具結構特色及方法步驟，但須了解隨附之申請專利範圍定義之本發明並非必然限於所述特定特色與步驟。反而揭示之特定特色及步驟表示實作申請專利之發明之較佳形式。
100‧‧‧平台
102‧‧‧電腦/控制器
104‧‧‧製程部分
106‧‧‧中央處理單元，CPU
110‧‧‧輸入/輸出(I/O)電路
112‧‧‧支援電路
114‧‧‧處理室
116‧‧‧機器人機構
200‧‧‧於基材上形成一或多脊之範例流程圖
202-212‧‧‧方塊
302‧‧‧基材
304‧‧‧表層
402‧‧‧可圖案化層
502‧‧‧微影術光罩
504‧‧‧輻射
602‧‧‧圖案
604‧‧‧側壁
702‧‧‧變更之側壁
802‧‧‧製程中之表層側壁
804‧‧‧蝕刻劑
902‧‧‧脊
904‧‧‧脊側壁
906‧‧‧脊頂部
1102‧‧‧圓形脊
1104‧‧‧鋸齒形脊
1106‧‧‧晶粒
1200‧‧‧於有脊基材上製作超晶格之範例方法之製程之流程圖
1202-1208‧‧‧方塊
1302‧‧‧第一材料層
1304‧‧‧第二材料層
1402‧‧‧阻擋層
1404‧‧‧填補層
1504‧‧‧第一材料層緣
1506‧‧‧第二材料層緣
1600‧‧‧超晶格
1700‧‧‧經充電之浴槽
1702‧‧‧帶電奈米物件
1704‧‧‧電源
1800‧‧‧陣列
1900‧‧‧奈米寬度導線陣列
1902‧‧‧導線
2000‧‧‧奈米導線陣列
2002‧‧‧晶粒
2004‧‧‧導線
2006‧‧‧橢圓形間距
2008‧‧‧距離
2010‧‧‧鋸齒形導線
2012‧‧‧鋸齒形間距
2014‧‧‧距離
2016‧‧‧圓形導線
2018‧‧‧圓形間距
2102‧‧‧黏著層
2104‧‧‧陣列基材
2200‧‧‧導線陣列
第1圖顯示可實作超晶格之形成方法與用途之範例系統 之方塊圖。
第2圖為於一基材上形成一或多脊之範例形成方法之流程圖。
第3圖顯示範例基材及表層及厚度及寬度等維度之剖面圖。
第4圖為範例基材、表層及可圖案化層之剖面圖。
第5圖為範例基材、表層、可圖案化層、微影術光罩、及輻射之剖面圖。
第6圖為範例基材、表層及可圖案化層之圖案之剖面圖。
第7圖為範例基材、表層及有不同側壁之可圖案化層之圖案之剖面圖。
第8圖為範例基材、蝕刻劑、及經部分蝕刻之表層、及有不同側壁之可圖案化層之圖案之剖面圖。
第9圖顯示範例基材及具有側壁及頂部之脊之剖面圖。
第10圖顯示範例基材及具有側壁及頂部之脊之三維視圖。
第11圖顯示範例基材、脊、圓形脊及鋸齒形脊之頂視平面圖。
第12圖為於有脊基材上製造超晶格之範例方法之流程圖。
第13圖顯示範例基材、具有側壁及頂部之脊、及二交替材料層之剖面圖。
第14圖顯示範例基材、具有側壁及頂部之脊、二交替 材料層、填補層及止層之剖面圖。
第15圖顯示範例基材、具有側壁之脊、二交替材料層及交替材料層暴露緣之剖面圖。
第16圖顯示範例基材、脊、圓形脊、鋸齒形脊、及交替材料層暴露緣之剖面圖。
第17圖為具有偏移暴露緣之範例小塊超晶格、及具有帶電物件之範例帶電浴槽之三維視圖。
第18圖為具有偏移暴露緣之範例小塊超晶格、及收集於偏移暴露緣內部之範例導線陣列部分之三維視圖。
第19圖為不含偏移暴露緣之範例小塊超晶格、及於若干暴露緣上之範例導線陣列部分之三維視圖。
第20圖顯示於一晶粒上之彎曲或非線性奈米導線範例陣列之頂視平面圖。
第21圖顯示於超晶格及陣列基材上之範例導線陣列。
第22圖顯示於陣列基材上之範例導線陣列。
100‧‧‧平台
102‧‧‧電腦/控制器
104‧‧‧製程部分
106‧‧‧中央處理單元，CPU
110‧‧‧輸入/輸出(I/O)電路
112‧‧‧支援電路
114‧‧‧處理室
116‧‧‧機器人機構

Claims (10)

  1. 一種形成一超晶格之方法，包含：將一基材上之一表層成形成為沿一長軸延伸之一細長脊，該細長脊沿長軸方向為非線性，且包含有概略傾斜側壁及一頂部之橫剖面；施用兩種或兩種以上材料之交替層於該細長脊上至1奈米至100奈米厚度；以及由該細長脊頂部去除該交替層來暴露出該交替層之緣。
  2. 如申請專利範圍第1項之方法，其中該成形動作包含：施用一光阻層於該基材表層上方；暴露部分光阻層於輻射來形成非線性圖案於該光阻層；去除該光阻層之未經圖案化部分；變更非線性圖案化光阻層之側壁斜率；以及蝕刻傾斜之非線性圖案化光阻層及表層，來去除該非線性、傾斜、圖案化光阻層及部分表層，而形成具有概略傾斜側壁之非線性脊。
  3. 如申請專利範圍第1項之方法，其中該成形動作包含：以可有效成形該表層之該細長脊之負型衝壓該表層來組成該細長脊。
  4. 如申請專利範圍第1項之方法，其中該成形動作包含：施用電子束於該表層來有效成形該表層而包含該細長 脊。
  5. 如申請專利範圍第1項之方法，進一步包含：於交替層之一的一或多個暴露緣上方形成非線性導線陣列。
  6. 一種超晶格，包含：一脊，該脊是在一基材之一表層上形成，且沿長軸延伸，該脊沿長軸方向為非線性，且包含有概略傾斜側壁及一頂部之橫剖面；多層交替層，形成於該脊上，其包含一第一材料製成之一第一交替層及一第二材料製成之一第二交替層，該多層交替層具有多層交替層之表面暴露緣；該第一材料層之至少二緣為1奈米至100奈米寬，該至少二緣在長度方向上為彎曲且為平行並置。
  7. 如申請專利範圍第6項之超晶格，其中該第一材料層之該至少二緣間之間距為1奈米至100奈米。
  8. 如申請專利範圍第6項之超晶格，其中該第一材料為傳導性，以及該第二材料為絕緣性。
  9. 如申請專利範圍第6項之超晶格，其中該第一材料層邊緣與該第二材料層邊緣於表面為偏移。
  10. 如申請專利範圍第6項之超晶格，進一步包含至少二以上之緣，該至少二以上之緣在長度方向上為彎曲且彼此平行並置，但並非與該至少二緣之長度方向平行並置。
TW094110480A 2004-04-02 2005-04-01 形成超晶格之方法及超晶格 TWI389171B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/817,729 US7407738B2 (en) 2004-04-02 2004-04-02 Fabrication and use of superlattice

Publications (2)

Publication Number Publication Date
TW200539276A TW200539276A (en) 2005-12-01
TWI389171B true TWI389171B (zh) 2013-03-11

Family

ID=35054750

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094110480A TWI389171B (zh) 2004-04-02 2005-04-01 形成超晶格之方法及超晶格

Country Status (8)

Country Link
US (2) US7407738B2 (zh)
EP (1) EP1735820B1 (zh)
JP (1) JP4796569B2 (zh)
CN (1) CN1961259B (zh)
AT (1) ATE467151T1 (zh)
DE (1) DE602005021082D1 (zh)
TW (1) TWI389171B (zh)
WO (1) WO2005096351A2 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7407738B2 (en) * 2004-04-02 2008-08-05 Pavel Kornilovich Fabrication and use of superlattice
US8695501B2 (en) * 2005-01-28 2014-04-15 Hewlett-Packard Development Company, L.P. Method of forming a contact printing stamp
US7662299B2 (en) * 2005-08-30 2010-02-16 Micron Technology, Inc. Nanoimprint lithography template techniques for use during the fabrication of a semiconductor device and systems including same
US8273407B2 (en) * 2006-01-30 2012-09-25 Bergendahl Albert S Systems and methods for forming magnetic nanocomposite materials
EP3327507B1 (en) 2006-02-21 2019-04-03 Nikon Corporation Exposure apparatus, exposure method, and device manufacturing method
US9643462B2 (en) * 2013-05-22 2017-05-09 Weigh Safe, Llc Ball mount for measuring tongue weight of a trailer
CN103862032B (zh) * 2014-02-26 2016-08-03 国家纳米科学中心 四方超晶格的核壳贵金属纳米棒及其自组装方法
US11294435B2 (en) 2018-12-14 2022-04-05 Dell Products L.P. Information handling system high density motherboard

Family Cites Families (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL91981C (zh) * 1951-08-24
US2939057A (en) * 1957-05-27 1960-05-31 Teszner Stanislas Unipolar field-effect transistors
US3964296A (en) * 1975-06-03 1976-06-22 Terrance Matzuk Integrated ultrasonic scanning apparatus
US4701366A (en) * 1985-07-01 1987-10-20 Exxon Research And Engineering Company Micro-porous superlattice material having zeolite-like properties
JPH081908B2 (ja) * 1987-07-22 1996-01-10 三菱電機株式会社 超格子半導体素子
US5118801A (en) * 1988-09-30 1992-06-02 The Public Health Research Institute Nucleic acid process containing improved molecular switch
US5200051A (en) * 1988-11-14 1993-04-06 I-Stat Corporation Wholly microfabricated biosensors and process for the manufacture and use thereof
US5008616A (en) * 1989-11-09 1991-04-16 I-Stat Corporation Fluidics head for testing chemical and ionic sensors
US5132278A (en) * 1990-05-11 1992-07-21 Advanced Technology Materials, Inc. Superconducting composite article, and method of making the same
ATE318832T1 (de) * 1990-06-11 2006-03-15 Gilead Sciences Inc Verfahren zur vervendung von nukleinsäureliganden
US5237523A (en) * 1990-07-25 1993-08-17 Honeywell Inc. Flowmeter fluid composition and temperature correction
JPH04356963A (ja) * 1991-06-03 1992-12-10 Nippon Telegr & Teleph Corp <Ntt> 半導体量子細線の製造方法
JP2976995B2 (ja) * 1991-10-02 1999-11-10 株式会社アドバンテスト 金属原子細線成長方法及び原子細線デバイス
JP3390468B2 (ja) * 1991-10-16 2003-03-24 バイエル コーポレーション 新規の無水混合物法による遺伝子プローブの結合方法
US5202290A (en) * 1991-12-02 1993-04-13 Martin Moskovits Process for manufacture of quantum dot and quantum wire semiconductors
US5376755A (en) * 1992-04-10 1994-12-27 Trustees Of Boston University Composite lead for conducting an electrical current between 75-80K and 4.5K temperatures
US5418558A (en) * 1993-05-03 1995-05-23 Hewlett-Packard Company Determining the operating energy of a thermal ink jet printhead using an onboard thermal sense resistor
JPH07130956A (ja) * 1993-10-29 1995-05-19 Nippondenso Co Ltd ナノステップ構造体およびこれを用いた微小コイルの製造方法
US5493167A (en) * 1994-05-03 1996-02-20 General Electric Company Lamp assembly with shroud employing insulator support stops
FR2722294B1 (fr) 1994-07-07 1996-10-04 Lyon Ecole Centrale Procede d'analyse qualitative et/ou quantitative de substances biologiques presentes dans un milieu liquide conducteur et capteurs biochimiques d'affinite utilises pour la mise en oeuvre de ce procede
JP3378413B2 (ja) * 1994-09-16 2003-02-17 株式会社東芝 電子線描画装置及び電子線描画方法
US6022669A (en) * 1995-05-02 2000-02-08 Symetrix Corporation Method of fabricating an integrated circuit using self-patterned thin films
US5747180A (en) * 1995-05-19 1998-05-05 University Of Notre Dame Du Lac Electrochemical synthesis of quasi-periodic quantum dot and nanostructure arrays
US5716852A (en) * 1996-03-29 1998-02-10 University Of Washington Microfabricated diffusion-based chemical sensor
KR0159388B1 (ko) * 1995-09-30 1999-02-01 배순훈 평탄화 방법
US5591896A (en) * 1995-11-02 1997-01-07 Lin; Gang Solid-state gas sensors
US5772905A (en) * 1995-11-15 1998-06-30 Regents Of The University Of Minnesota Nanoimprint lithography
US6120844A (en) * 1995-11-21 2000-09-19 Applied Materials, Inc. Deposition film orientation and reflectivity improvement using a self-aligning ultra-thin layer
AU713667B2 (en) * 1996-04-12 1999-12-09 Phri Properties, Inc. Detection probes, kits and assays
US6355436B1 (en) 1996-05-17 2002-03-12 L'ecole Centrale De Lyon Method for analyzing biological substances in a conductive liquid medium
JP3470012B2 (ja) * 1996-05-30 2003-11-25 日本碍子株式会社 ガス分析計及びその校正方法
DE19621996C2 (de) * 1996-05-31 1998-04-09 Siemens Ag Verfahren zur Herstellung einer Kombination eines Drucksensors und eines elektrochemischen Sensors
US6331680B1 (en) * 1996-08-07 2001-12-18 Visteon Global Technologies, Inc. Multilayer electrical interconnection device and method of making same
US5801124A (en) * 1996-08-30 1998-09-01 American Superconductor Corporation Laminated superconducting ceramic composite conductors
US6284979B1 (en) * 1996-11-07 2001-09-04 American Superconductor Corporation Low resistance cabled conductors comprising superconducting ceramics
US5837466A (en) * 1996-12-16 1998-11-17 Vysis, Inc. Devices and methods for detecting nucleic acid analytes in samples
US6034389A (en) * 1997-01-22 2000-03-07 International Business Machines Corporation Self-aligned diffused source vertical transistors with deep trench capacitors in a 4F-square memory cell array
EP0865078A1 (en) * 1997-03-13 1998-09-16 Hitachi Europe Limited Method of depositing nanometre scale particles
US6359288B1 (en) * 1997-04-24 2002-03-19 Massachusetts Institute Of Technology Nanowire arrays
US6085413A (en) * 1998-02-02 2000-07-11 Ford Motor Company Multilayer electrical interconnection device and method of making same
US6022749A (en) * 1998-02-25 2000-02-08 Advanced Micro Devices, Inc. Using a superlattice to determine the temperature of a semiconductor fabrication process
US6463124B1 (en) * 1998-06-04 2002-10-08 X-Technologies, Ltd. Miniature energy transducer for emitting x-ray radiation including schottky cathode
US6438501B1 (en) * 1998-12-28 2002-08-20 Battele Memorial Institute Flow through electrode with automated calibration
US6238085B1 (en) * 1998-12-31 2001-05-29 Honeywell International Inc. Differential thermal analysis sensor
US6256767B1 (en) * 1999-03-29 2001-07-03 Hewlett-Packard Company Demultiplexer for a molecular wire crossbar network (MWCN DEMUX)
US6680377B1 (en) * 1999-05-14 2004-01-20 Brandeis University Nucleic acid-based detection
JP2003504857A (ja) * 1999-07-02 2003-02-04 プレジデント・アンド・フェローズ・オブ・ハーバード・カレッジ ナノスコピックワイヤを用いる装置、アレイおよびその製造方法
US6573213B1 (en) * 1999-07-16 2003-06-03 Degussa Ag Metal catalysts
EP1085320A1 (en) * 1999-09-13 2001-03-21 Interuniversitair Micro-Elektronica Centrum Vzw A device for detecting an analyte in a sample based on organic materials
CA2391004A1 (en) * 1999-11-12 2001-05-17 Isis Pharmaceuticals, Inc. Method for quantitating oligonucleotides
WO2001041508A1 (fr) * 1999-11-30 2001-06-07 Ibiden Co., Ltd. Appareil chauffant en ceramique
JP4679022B2 (ja) * 1999-12-16 2011-04-27 学校法人片柳学園 標的塩基配列の検出方法
US6265306B1 (en) * 2000-01-12 2001-07-24 Advanced Micro Devices, Inc. Resist flow method for defining openings for conductive interconnections in a dielectric layer
US6360582B1 (en) * 2000-01-18 2002-03-26 Texas Instruments Incorporated Method for calibration of chemical sensor in measuring changes in chemical concentration
CN1250741C (zh) * 2000-02-03 2006-04-12 研究发展基金会 将分子识别转导成不同信号的信号适体
US6294450B1 (en) * 2000-03-01 2001-09-25 Hewlett-Packard Company Nanoscale patterning for the formation of extensive wires
US20040009510A1 (en) * 2000-03-06 2004-01-15 Scott Seiwert Allosteric nucleic acid sensor molecules
JP3553461B2 (ja) * 2000-04-27 2004-08-11 新光電気工業株式会社 部分めっき装置
US6365059B1 (en) * 2000-04-28 2002-04-02 Alexander Pechenik Method for making a nano-stamp and for forming, with the stamp, nano-size elements on a substrate
KR100569542B1 (ko) * 2000-06-13 2006-04-10 주식회사 하이닉스반도체 기체 상태의 아민 처리공정을 이용한 포토레지스트 패턴형성방법
AU2001271401A1 (en) * 2000-06-23 2002-01-08 The United States Of America As Represented By The Secretary Of The Navy Microelectronic device and method for label-free detection and quantification ofbiological and chemical molecules
WO2002003482A1 (de) * 2000-07-04 2002-01-10 Infineon Technologies Ag Feldeffekttransistor
DE10036897C1 (de) * 2000-07-28 2002-01-03 Infineon Technologies Ag Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors
US7301199B2 (en) * 2000-08-22 2007-11-27 President And Fellows Of Harvard College Nanoscale wires and related devices
JP2002174973A (ja) * 2000-10-31 2002-06-21 Toshiba Tec Corp 定着装置
EP1342075B1 (en) * 2000-12-11 2008-09-10 President And Fellows Of Harvard College Device contaning nanosensors for detecting an analyte and its method of manufacture
JP3560333B2 (ja) * 2001-03-08 2004-09-02 独立行政法人 科学技術振興機構 金属ナノワイヤー及びその製造方法
US20020128067A1 (en) * 2001-03-09 2002-09-12 Victor Keith Blanco Method and apparatus for creating and playing soundtracks in a gaming system
KR20040000418A (ko) * 2001-03-30 2004-01-03 더 리전트 오브 더 유니버시티 오브 캘리포니아 나노구조체 및 나노와이어의 제조 방법 및 그로부터제조되는 디바이스
TWI227285B (en) * 2001-10-15 2005-02-01 Univ Southern California Methods of and apparatus for producing a three-dimensional structure
US20030162190A1 (en) * 2001-11-15 2003-08-28 Gorenstein David G. Phosphoromonothioate and phosphorodithioate oligonucleotide aptamer chip for functional proteomics
US7185542B2 (en) * 2001-12-06 2007-03-06 Microfabrica Inc. Complex microdevices and apparatus and methods for fabricating such devices
US6894359B2 (en) * 2002-09-04 2005-05-17 Nanomix, Inc. Sensitivity control for nanotube sensors
US20030219801A1 (en) * 2002-03-06 2003-11-27 Affymetrix, Inc. Aptamer base technique for ligand identification
US7049625B2 (en) * 2002-03-18 2006-05-23 Max-Planck-Gesellschaft Zur Fonderung Der Wissenschaften E.V. Field effect transistor memory cell, memory device and method for manufacturing a field effect transistor memory cell
EP1347290B1 (en) * 2002-03-22 2007-07-25 Instrumentarium Corporation Gas analyzer using thermal detectors
US6872645B2 (en) * 2002-04-02 2005-03-29 Nanosys, Inc. Methods of positioning and/or orienting nanostructures
US20030189202A1 (en) * 2002-04-05 2003-10-09 Jun Li Nanowire devices and methods of fabrication
US20040134772A1 (en) * 2002-10-01 2004-07-15 Microfabrica Inc. Monolithic structures including alignment and/or retention fixtures for accepting components
DE10221799A1 (de) * 2002-05-15 2003-11-27 Fujitsu Ltd Silicon-on-Insulator-Biosensor
US20030224435A1 (en) * 2002-05-16 2003-12-04 Scott Seiwert Detection of abused substances and their metabolites using nucleic acid sensor molecules
US7138330B2 (en) * 2002-09-27 2006-11-21 Medtronic Minimed, Inc. High reliability multilayer circuit substrates and methods for their formation
JP3862671B2 (ja) * 2003-05-19 2006-12-27 松下電器産業株式会社 窒化物半導体素子
US7223611B2 (en) * 2003-10-07 2007-05-29 Hewlett-Packard Development Company, L.P. Fabrication of nanowires
US7132298B2 (en) * 2003-10-07 2006-11-07 Hewlett-Packard Development Company, L.P. Fabrication of nano-object array
US7407738B2 (en) * 2004-04-02 2008-08-05 Pavel Kornilovich Fabrication and use of superlattice

Also Published As

Publication number Publication date
JP4796569B2 (ja) 2011-10-19
CN1961259B (zh) 2010-06-16
EP1735820B1 (en) 2010-05-05
EP1735820A2 (en) 2006-12-27
DE602005021082D1 (de) 2010-06-17
WO2005096351A2 (en) 2005-10-13
WO2005096351A3 (en) 2006-07-20
ATE467151T1 (de) 2010-05-15
CN1961259A (zh) 2007-05-09
US20060003267A1 (en) 2006-01-05
TW200539276A (en) 2005-12-01
US20050221235A1 (en) 2005-10-06
JP2007531998A (ja) 2007-11-08
US7407738B2 (en) 2008-08-05

Similar Documents

Publication Publication Date Title
TWI389171B (zh) 形成超晶格之方法及超晶格
JP4749719B2 (ja) ナノワイヤの成長並びに他の用途のための触媒ナノ粒子の形成方法
US6465782B1 (en) Strongly textured atomic ridges and tip arrays
US7829352B2 (en) Fabrication of nano-object array
US7375368B2 (en) Superlattice for fabricating nanowires
US9487869B2 (en) Pattern transfer with self-assembled nanoparticle assemblies
US7291282B2 (en) Method of fabricating a mold for imprinting a structure
JP4546428B2 (ja) カーボンナノチューブのマトリックスの製造方法
CN111937155B (zh) 用于低维材料的电触点
US7867402B2 (en) Method for realizing a multispacer structure, use of said structure as a mold and circuital architectures obtained from said mold
US20050069645A1 (en) Method of electrolytically depositing materials in a pattern directed by surfactant distribution
Schaal et al. Guided immobilisation of single gold nanoparticles by chemical electron beam lithography
CN114613844B (zh) 一种纳米空气沟道电子器件的小型化阵列化制备方法
JP2020510993A (ja) 化学機械的平坦化なしで製作されたナノ要素プリンティング用のダマシンテンプレート
US8058644B1 (en) Nanostructure for molecular electronics comprising collinear metal lines defining precise nanoscale gap
Komuro Nanoscale Electron-Beam Processes and Its Application to Nanodevices
Srinivasan et al. Molecular-ruler nanolithography