TWI383400B

TWI383400B - 靜態隨機存取記憶體燒機方法

Info

Publication number: TWI383400B
Application number: TW97129204A
Authority: TW
Inventors: Jui Lung Chen; Wei Shung Chen; Yi Hsun Chung; Chia Chiuan Chang
Original assignee: Vanguard Int Semiconduct Corp
Priority date: 2008-08-01
Filing date: 2008-08-01
Publication date: 2013-01-21
Also published as: TW201007750A

Description

靜態隨機存取記憶體燒機方法

本發明係有關於晶片之燒機(burn in)方法，特別有關於靜態隨機存取記憶體(Static Random Access Memory，SRAM)之燒機方法。

為了確保晶片的使用年限，在出廠前，通常會實行一燒機(burn-in)程序，將有缺陷的晶片篩除。隨著晶片製程技術微縮(如.18μm以下)，晶片中的金屬接線與接觸點(contact/via)可能無法準確對齊，因而發生接觸不良。此接觸不良狀態讓晶片極容易在保固期間損壞。因此，本技術領域需要一種燒機方法，得以在販賣前將金屬接點接觸不良的晶片篩除。

本發明提出數種靜態隨機存取記憶體(SRAM)燒機方法與晶片(chip)燒機方法。

SRAM燒機方法可應用在不同結構的SRAM上。SRAM包括複數個記憶單元；一記憶單元對應一字元線、一位元線、以及一互補位元線。該字元線之信號負責控制該記憶單元與該位元線以及該互補位元線的耦接狀態。本發明之SRAM燒機方法藉由控制該記憶單元的相關控制信號令該位元線、該互補位元線以及該記憶單元組成電流迴路，以電流對該記憶單元的金屬接點進行燒機動作。本發明因而可用來淘汰金屬接點接觸不良的產品。

本發明之晶片燒機方法根據一晶片的電路規劃複數條電流路徑。該等電流路徑通過該晶片上複數個金屬接點。本發明將高電流導入該等電流路徑，以淘汰金屬接點接觸不良的晶片。

為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出數個實施例，並配合所附圖式作詳細說明。

第1圖為一靜態隨機存取記憶體(SRAM)的一種實施方式；圖中為SRAM的一記憶單元、與相關之字元線WL、位元線BL、互補位元線BLB、以及等化器102。此記憶單元包括一閂鎖104、一第一傳輸閘106、以及一第二傳輸閘108。閂鎖104由兩個正反器(inverter)組成，用以儲存資料(如資料’0‘或資料’1’)。電晶體M_p1 與M_n1 組成一個正反器，電晶體M_p2 與M_n2 組成另一個正反器；此結構令SRAM不需要如同動態隨機存取記憶體(DRAM)定期地對所儲存之資料進行更新。閂鎖104具有一第一端t₁ 與一第二端t₂ ，分別經由第一與第二傳輸閘106與108耦接位元線BL與互補位元線BLB。字元線WL之信號負責控制第一與第二傳輸閘106與108的導通情形。在SRAM正常操作中，等化器102(由信號EQ與EQB控制)在「讀取」動作前導通，用來短路位元線BL與互補位元線BLB；如此一來，在位元線負載(bit line load，未顯示在圖中)的操作下，位元線BL與互補位元線BLB一同預充(pre-charge)至高電位。

以下配合第1圖說明本發明。此SRAM燒機方法首先令閂鎖104的第一與第二端t₁ 與t₂ 分別為高準位與低準位(例如將資料’1’存入此記憶單元中)；接著啟動等化電路102以短路位元線BL與互補位元線BLB，並且設定字元線WL之信號以啟動第一與第二傳輸閘106與108。由於第一與第二端t₁ 與t₂ 分別為高準位與低準位，故電晶體M_p1 與M_n2 為導通，電晶體M_p2 與M_n1 為不導通；一電流自電壓源V_CC 經電晶體M_p1 、第一傳輸閘106、位元線BL、等化電路102、第二傳輸閘108、電晶體M_n2 流入接地端。此電流被用來檢驗其電流路徑所通過之金屬接點的可靠度。接觸不良的金屬接點將被此電流燒毀，故此燒機方法可用來淘汰金屬接點接觸不良之SRAM。

然而，上述動作僅確保此記憶單元中部分金屬接點的可靠度。為了確保其餘金屬接點的可靠度，本燒機方法更產生另一電流路徑通過剩餘的金屬接點。本燒機方法更包括：改令閂鎖104的第一與第二端t₁ 與t₂ 分別為低準位與高準位(例如將資料’0’存入此記憶單元中)；啟動等化電路102以短路位元線BL與互補位元線BLB，並且設定字元線WL之信號以啟動第一與第二傳輸閘106與108。由於第一與第二端t₁ 與t₂ 分別為低準位與高準位，故電晶體M_p2 與M_n1 為導通，電晶體M_p1 與M_n2 為不導通；一電流自電壓源V_CC 經電晶體M_p2 、第二傳輸閘108、互補位元線BLB、等化電路102、第一傳輸閘106、電晶體M_n1 流入接地端。如此一來，記憶單元上其餘金屬接點的可靠度亦被檢驗過。可對SRAM上所有記憶單元執行上述燒機動作，通過檢驗的SRAM的金屬接點可靠度較高，不易損毀。

上述SRAM燒機方法亦可反過來，先令資料’0’存入記憶單元中檢驗一次(電流自電壓源V_CC 經電晶體M_p2 、第二傳輸閘108、互補位元線BLB、等化電路102、第一傳輸閘106、電晶體M_n1 流入接地端)，再令資料’1’存入記憶單元檢驗一次(電流自電壓源V_CC 經電晶體M_p1 、第一傳輸閘106、位元線BL、等化電路102、第二傳輸閘108、電晶體M_n2 流入接地端)。無論採用何種順序執行上述兩條電流路徑皆屬於本發明所欲保護的範圍。

為了縮短燒機時間，本發明可同時間對某一條字元線上的多個記憶單元進行燒機。由於一條字元線可負荷的電流有限，本發明可視需求，令字元線WL信號僅略高於第一與第二傳輸閘106與108的一臨界電壓V_tn 。如此一來，第一與第二傳輸閘106與108不會全面導通，僅會允許小電流通過；多個記憶單元所累積起來的電流量便不會造成字元線WL負擔。

上述字元線WL設定(僅略高於V_tn )亦可避免閂鎖104資料被反轉。若不小心讓閂鎖104資料被反轉，很可能兩次檢驗都只檢驗到同一條電流路徑，而沒有檢驗到另外一條電流路徑。設定字元線WL於導通第一與第二傳輸閘106 與108時僅略大於V_tn 可確保兩次檢驗為不同電流路徑。

本發明之燒機方法更可藉由提升電壓源V_CC (如，令電壓源V_CC 於燒機時高於其正常操作值)、或延長檢驗時間增加施加於金屬接點上的能量，以提高篩選門檻。

第2圖以波形圖說明檢驗電流路徑的方法；此例燒機電流自電壓源V_CC 經電晶體M_p2 、第二傳輸閘108、互補位元線BLB、等化電路102、第一傳輸閘106、電晶體M_n1 流入接地端；其中包括T₁ 、T₂ 、以及T₃ 三個階段。

第一階段T₁ 負責把資料’0’填入記憶單元，故位元線BL與互補位元線BLB分別設定為低準位與高準位。為了將位元線BL與互補位元線BLB之信號分別傳入記憶單元的第一與第二端t₁ 與t₂ ，字元線WL之準位提升以導通第一與第二傳輸閘106與108。接著，閂鎖104的電源V_CC 啟動。見第一與第二端t₁ 與t₂ 之波形，資料’0’於T₁ 末存入記憶單元中(第一端t₁ 為低準位)。

第二階段T₂ 負責建立電流路徑(令電流自電壓源V_CC 經電晶體M_p2 、第二傳輸閘108、互補位元線BLB、等化電路102、第一傳輸閘106、電晶體M_n1 流入接地端)，故等化電路102的控制信號EQ提升，以短路位元線BL與互補位元線BLB。由於位元線BL與互補位元線BLB被短路，所以兩者信號綁在一起。由於有電流流經電晶體M_n1 ，故第一端t₁ 電位略微提升。值得注意的是，本實施例為了避免第一與第二端t₁ 與t₂ 的準位被過大的字元線信號WL反轉，字元線WL信號故意設計成僅略高於V_tn 。

第三階段T₃ 負責關閉此記憶單元，以完成此電流路徑的檢驗。

第2圖之第一與第三T₁ 與T₃ 階段中各控制信號的波形圖僅為本發明的一種實施方式，並非用來限定本發明。

本發明亦適用於其他型式的SRAM。不論SRAM的形式為何，其一記憶單元通常相關於一字元線、一位元線、以及一互補位元線。記憶單元乃根據字元線之信號與位元線以及互補位元線耦接。第3圖以流程圖說明本案SRAM燒機方法的一種實施方式。步驟S302令記憶單元儲存一第一準位資料(如資料’1’或資料’0’)。步驟S304令位元線耦接互補位元線，並且設定字元線之信號以令記憶單元耦接位元線和互補位元線。步驟S302與S304形成第一條電流路徑，電流將通過其中並且檢驗其間的金屬接點。燒機電流流經第一條電流路徑一段時間後，本發明可執行記憶單元關閉動作以準備進入步驟S306。不同於步驟S302，步驟S306將一第二準位資料(相反於第一準位資料，資料’0’或資料’1’)儲存至記憶單元中。步驟S308令位元線耦接互補位元線，並且設定字元線之信號以令記憶單元耦接位元線和互補位元線。步驟S306與S308形成第二條電流路徑，電流將通過其中並且檢驗其間的金屬接點。燒機電流流經第二條電流路徑一段時間後可執行記憶單元關閉動作以結束此記憶單元的燒機程序。

本發明更揭露適用於各種晶片的燒機方法。此方法根據一晶片的電路規劃複數條電流路徑，以通過複數個金屬接點。此方法令電流流經該等電流路徑，以檢驗該等金屬接點之可靠度。

本發明所揭露之燒機方法可用來檢驗封裝後的晶片，亦可用來檢驗封裝前的晶片。若用來篩選封裝前的晶片可避免將金屬接點接觸不良的晶片封裝起來，可節省封裝成本。

本發明之SRAM燒機方法亦可在傳統的高電壓燒機方法後使用。由於傳統高電壓燒機方法乃用來檢驗SRAM中閘極氧化物的可靠度，若在其後加上本發明之燒機方法，可更加確保金屬接點的可靠度，篩選出更耐用的SRAM。

本發明雖以數個實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

102‧‧‧等化電路

104‧‧‧閂鎖

106、108‧‧‧第一、第二傳輸閘

BL‧‧‧位元線

BLB‧‧‧互補位元線

EQ、EQB‧‧‧等化電路102之控制信號

M_n1 、M_n2 、M_p1 、M_p2 ‧‧‧電晶體

t₁ 、t₂ ‧‧‧閂鎖104之第一、第二端

T₁ 、T₂ 、T₃ ‧‧‧第一、第二、第三階段

V_CC ‧‧‧閂鎖104之電壓源

WL‧‧‧字元線

第1圖圖解一種SRAM記憶單元的實施方式；第2圖以波形圖說明本案的一種燒機程序；以及第3圖以流程圖說明本案SRAM燒機方法的一種實施方式。

S302‧‧‧令記憶單元儲存第一準位資料

S304‧‧‧令位元線耦接互補位元線，並且設定字元線信號以令記憶單元耦接位元線與互補位元線

S306‧‧‧令記憶單元儲存第二準位資料

S308‧‧‧令位元線耦接互補位元線，並且設定字元線信號

Claims

一種靜態隨機存取記憶體(SRAM)燒機方法，該SRAM的一記憶單元包括一閂鎖、一第一傳輸閘以及一第二傳輸閘，上述第一與第二傳輸閘由一字元線之信號控制，於啟動時分別耦接該閂鎖的一第一端與一第二端至一位元線與一互補位元線，該位元線與該互補位元線之間包括一等化電路，上述SRAM燒機方法包括：令該閂鎖的上述第一與第二端分別為一第一狀態與一第二狀態；啟動該等化電路；以及設定該字元線之信號以啟動上述第一與第二傳輸閘。
如申請專利範圍第1項所述之SRAM燒機方法，更包括：令該閂鎖的上述第一與第二端分別為上述第二與第一狀態；令該等化電路啟動；以及設定該字元線之信號以啟動該第一與第二傳輸閘。
如申請專利範圍第1或2項所述之SRAM燒機方法，其中上述設定該字元線之信號的步驟更設定該字元線之信號僅略高於上述第一與第二傳輸閘的一臨界電壓。
如申請專利範圍第1或2項所述之SRAM燒機方法，其中更包括令啟動該閂鎖的一電壓源高於該電壓源的一正常操作值。
一種靜態隨機存取記憶體(SRAM)燒機方法，該 SRAM的一記憶單元根據一字元線之信號耦接一位元線以及一互補位元線，上述SRAM燒機方法包括：令該記憶單元儲存一第一準位資料；令該位元線耦接該互補位元線；以及設定該字元線之信號以令該記憶單元耦接該位元線與該互補位元線。
如申請專利範圍第5項所述之SRAM燒機方法，其中更包括：令該記憶單於儲存一第二準位資料；令該位元線耦接該互補位元線；以及設定該字元線之信號以令該記憶單元耦接該位元線與該互補位元線。