TWI382523B - 金屬－金屬電容及其製法 - Google Patents

Description

金屬-金屬電容及其製法

本發明係關於一種金屬/金屬電容(metal-metal capacitor，以下簡稱為MMC)結構，特別是關於一種具有高電容量密度之兩面MMC (2-side MMC)結構及其製法。

電容元件常用於如射頻IC (radio frequency integrated circuits，RFIC)或單晶微波IC (monolithic microwave integrated circuits，MMIC)等積體電路中做為電子被動元件。常見之電容結構如金氧半導體(MOS)電容、P-N接面電容、以及金屬-金屬電容。金屬-金屬電容以金屬層-絕緣層-金屬層(MIM)為結構，可以提供較佳的頻率及溫度相關特性(frequency and temperature characteristics)，並且，可在金屬內連線階段形成，與CMOS前段製程整合。結構上，金屬-金屬電容包括一電容介電層設置在下電極與上電極之間。MIM電容往往需要佔據晶片相當大的面積。而為了達到增加電路積集度以降低成本，MIM電容必須朝高電容量密度(capacitance density)發展，才能增加電路密度。一種過去的方法是以降低電容介電層厚度來達到增加電容量密度。然而，由於降低介電層厚度反而產生新的問題，例如高漏電流以及較差的RF tangent係數損失，所以這種方法效果有限。另一種是採用高介電常數電容介電層。

為了將單位電容值增大，美國專利第6,977,198號(與本發明 有相同之受讓人，將其內容併入本發明以供參考)揭示一種MIM電容結構及其製作方法。如第1圖所示，MIM電容結構10包含有一金屬層12，設於一基底100上，一金屬層14設於金屬層12上方，並藉由一電容介電層13與金屬層12電性絕緣。金屬層16設於金屬層14上方，並藉由一電容介電層15與金屬層14電性絕緣。金屬層16上則覆有一頂蓋層(cap layer)22，其可為氮化矽或氧化矽所構成。MIM電容結構10係設於一沈積於基底100上的金屬層間介電層120中。MIM電容結構10之金屬層12、電容介電層13與金屬層14構成一第一電容(C₁ )，而金屬層14、電容介電層15與金屬層16則構成一第二電容(C₂ )。MIM電容結構10之金屬層12係經由一穿過金屬層間介電層120之金屬導孔(metal via)31與第一端點線路(first terminal)42電連接，金屬層14係經由一穿過金屬層間介電層120之金屬導孔(metal via)32與第二端點線路(second terminal)44電連接，而金屬層16則經由一穿過金屬層間介電層120以及設於金屬層16上之頂蓋層(cap layer)22之金屬導孔(metal via)33與第一端點線路(first terminal)42電連接。

在製造上述之MIM電容結構之方法中，如第2圖所示，利用黃光與蝕刻製程，將電容介電層13、金屬層14、電容介電層15、金屬層16、以及頂蓋層22所構成之堆疊膜結構依所要之電容結構蝕刻，形成上電容結構50及下電容結構的一部分。蝕刻在蝕穿電容介電層13後停止於金屬層12上。接著，如第3圖所示，於上電容結構50上及金屬層12上形成一光阻層，定義圖形， 形成光阻遮罩60a，進行一金屬蝕刻製程，將未被光阻遮罩60a所遮蔽之金屬層12蝕刻掉，同時使金屬層12形成下電容結構70之下電極板及金屬內連線導線，同時，未被光阻遮罩60a所遮蔽之部分上電容結構50同樣在上述定義金屬內連線導線之蝕刻製程中，利用金屬層16以及頂蓋層22作為蝕刻緩衝層，被蝕刻至電容介電層15，完成上電容結構之形狀配置，使金屬層14之面積小於金屬層12之面積，金屬層16之面積小於金屬層14之面積。

然而，此蝕刻至電容介電層15之步驟因製程範圍小之故，而為關鍵步驟。理想的狀況是使蝕刻停止於電容介電層15，留下介電層15約100埃的厚度。然而，利用頂蓋層22及金屬層16做為蝕刻緩衝層的結果，使得製程範圍小，此係因為不同的蝕刻反應室有不同的蝕刻表現，加上頂蓋層22及金屬層16的膜品質、厚度、或蝕刻速率，使得蝕刻結果不穩定而有變動，即，不易控制。第4圖顯示蝕刻停止於金屬層16的例子，此蝕刻並不充分，第5圖顯示蝕刻停止於金屬層14的例子，是過份蝕刻的情形。

因此，仍需要一種新穎的金屬-金屬電容及其製法，以避免上述之缺點，並達到增加電容量密度的目的。

本發明之一目的是提供一種金屬-金屬電容及其製法，其具有相對大的製程範圍，而可製得穩定結構之金屬-金屬電容。

依據本發明之製造金屬-金屬電容之方法，包含有下列步驟。首先，提供一基底。於基底上依序形成一第一金屬層、一第一電容介電層、一第二金屬層、一第二電容介電層、及一第三金屬層。接著，形成一第一遮罩層覆蓋第三金屬層，並將第一遮罩層圖案化而露出一部分第三金屬層。以第一遮罩層做為遮罩，蝕刻第三金屬層露出之部分及其下方之第二電容介電層，使蝕刻停止於第二電容介電層而不蝕穿第二電容介電層，藉此形成一由第三金屬層、第二電容介電層與第二金屬層所構成之上電容結構。然後，形成一第二遮罩層覆蓋第三金屬層及第二介電層，並將第二遮罩層圖案化而露出一部分第二介電層。以第二遮罩層做為遮罩，蝕刻露出之部分第二介電層、其下方之第二金屬層及第一電容介電層，使蝕刻停止於第一電容介電層而不蝕穿第一電容介電層，藉此形成一由第二金屬層、第一電容介電層與第一金屬層所構成之下電容結構。去除第二遮罩層。然後，形成一第三遮罩層覆蓋於第三金屬層、第二介電層、及第一介電層上，並將第三遮罩層圖案化而露出一部分第一介電層，第三遮罩層具有抗反射性。以第三遮罩層做為遮罩，蝕刻露出之部分第一介電層、其下方之第一金屬層及基底，使蝕刻停止於基底，藉此形成金屬-金屬電容之外形及一由第一金屬層所構成之一金屬內連線導線，其中金屬-金屬電容與金屬內連線導線藉由一溝渠隔開。沉積一層間介電層覆蓋第三遮罩層及填滿溝渠，並予以平坦化。最後，蝕刻層間介電層及第三遮罩層，俾以分別於第一金屬層、第二金屬層、及第三金屬層上形成至少一介質孔。

依據本發明之金屬-金屬電容，包含有一第一金屬層；一第一電容介電層，設於第一金屬層上；一第二金屬層，疊設於第一電容介電層上，其中第一金屬層、第一電容介電層、及第二金屬層構成一下電容結構；一第二電容介電層，設於第二金屬層上；以及一第三金屬層，疊設於第二電容介電層上，其中第二金屬層、第二電容介電層及第三金屬層構成一上電容結構；其中，一部分之第一金屬層上依序覆蓋一剩餘厚度之第一電容介電層及一第一遮罩層，一部分之第二金屬層上依序覆蓋一剩餘厚度之第二電容介電層及一第二遮罩層，以及一部分之第三金屬層上覆蓋一第三遮罩層，第一遮罩層、第二遮罩層、第三遮罩層均具有抗反射性。

與先前技術比較之，依據本發明之方法，依序使用遮罩進行第一次蝕刻，形成上電容結構，使用遮罩進行第二次蝕刻，形成下電容結構，及使用遮罩進行蝕刻，形成金屬導線。其中，不使用頂蓋層及金屬層做為蝕刻緩衝層，而是設置遮罩層，俾使蝕刻能被良好的控制停止於電容介電層，因此製程範圍相對較大。

請參閱第6圖，第6圖顯示依據本發明之金屬-金屬電容結構之具體實施例之剖面示意圖。本發明之金屬-金屬電容結構80包含有一金屬層12，根據本發明之較佳實施例，金屬層12可為金屬內連線之第三層金屬線(Metal 3)或第四層金屬線(Metal 4)，但不限於此，且金屬層12可設於一基底100上，例如金屬層間 介電層(inter-metal dielectric，IMD)。金屬層14設於金屬層12上方，金屬層14與金屬層12之間設有一電容介電層13，使金屬層14與金屬層12電性絕緣。金屬層16設於金屬層14上方，金屬層16與金屬層14之間設有一電容介電層15，使金屬層16與金屬層14電性絕緣。金屬-金屬電容結構80之金屬層12有一部分未被金屬層14及16遮蔽，但在此部分之頂表面尚有剩餘厚度之電容介電層13覆蓋，且在此剩餘厚度之電容介電層13上有一遮罩層(mask layer)30覆蓋。金屬層14也有一部分未被金屬層16遮蔽，但在此部分之頂表面尚有剩餘厚度之電容介電層15覆蓋，且在此剩餘厚度之電容介電層15上有一遮罩層30覆蓋。金屬層16之頂表面則覆蓋有一遮罩層30。遮罩層30係在製程中做為蝕刻時之遮罩，並兼具抗反射之功能，例如為底層抗反射層(BARC)，其可為例如氮氧化矽(SiON)所構成。金屬-金屬電容結構80係設於一沈積於基底100上的金屬層間介電層120中。金屬-金屬電容結構80之金屬層12、電容介電層13與金屬層14構成一第一電容(C₁ )或下電容，而金屬層14、電容介電層15與金屬層16則構成一第二電容(C₂ )或上電容。有複數個導孔設置於金屬層間介電層120中。金屬-金屬電容結構80之金屬層12係經由一穿過金屬層間介電層120以及設於金屬層12上之遮罩層30之至少一金屬導孔(via)31與第一端點線路(first terminal)42電連接；金屬層14係經由一穿過金屬層間介電層120以及設於金屬層14上之遮罩層30之至少一金屬導孔(via)32與第二端點線路(second terminal)44電連接；而金屬層16則經由一穿過金 屬層間介電層120以及設於金屬層16上之遮罩層30之至少一金屬導孔(via)33與第一端點線路(first terminal)42電連接。換言之，在本發明中，金屬層12，即下電容C₁ 的一個電極，與金屬層16，即上電容C₁ 的一個電極，係為電性相連。金屬層14是下電容C₁ 與上電容C₂ 的共同電極。形成金屬層12與金屬層16上下將金屬層14夾住之類似三明治構造。

請參閱第7至14圖，本發明同時提供製造第6圖中金屬-金屬電容結構之方法。首先，如第7圖所示，提供一基底100，其上具有例如金屬層間介電層。接著，於基底100表面上依序形成金屬層12、電容介電層13、金屬層14、電容介電層15、及金屬層16。依據本發明之較佳實施例，金屬層12係為金屬內連線之第三層金屬線(Metal 3)，其厚度約為5000埃，可為例如鈦/氮化鈦(Ti/TiN)、鋁(Al)、及鈦/氮化鈦(Ti/TiN)的複合層，但習知此項技藝者應理解本發明不限於此。金屬層14厚度小於金屬層12，可為約為15埃/1000埃之Ti/TiN等金屬或合金所構成，但不限於此。金屬層16可為厚度約為150埃/1000埃之Ti/TiN等金屬或合金所構成，但不限於此。電容介電層可以為例如氧化矽、氮化矽、氮氧化矽(SiON)、或氧化鉭(tantalum oxide)。其中氧化矽、氮化矽、氮氧化矽可以低壓化學氣相沈積法(low-pressure chemical vapor deposition，LPCVD)、電漿加強化學氣相沈積法(plasma enhanced chemical vapor deposition，PECVD)、或高密度電漿化學氣相沈積法(high-density plasma CVD，HDPCVD)形成。根據本發明之較佳實施例，電容介電層13與電容介電層15 為PECVD介電層，厚度為570埃。在其它實施例中，電容介電層13與電容介電層15亦可為其它適當的電容介電材料所構成。

接著，如第8圖所示，形成一遮罩層36，並予以圖案化，露出部分金屬層16。遮罩層36可為光阻遮罩層或包括氧化物或矽化物之硬遮罩層。可利用黃光製程形成圖案化之光阻遮罩。可利用黃光製程及蝕刻製程形成圖案化之硬遮罩層。如第9圖所示，蝕刻部分金屬層16及其下層之電容介電層15。蝕刻製程可為例如異向性乾蝕刻。蝕刻在蝕穿金屬層16及一部分厚度之電容介電層15後，即停止於電容介電層15，即，不完全蝕穿電容介電層15，如此，有一部分的電容介電層15具有一剩餘厚度，剩餘厚度並無特別限制，而金屬層16的面積小於金屬層14的面積。藉此，形成一由金屬層16、電容介電層15與金屬層14所構成的上電容結構50。因為此步驟使用遮罩層進行蝕刻，所以能夠良好的控制蝕刻程度，使蝕刻穩定的停止於電容介電層15。

接著，如第10圖所示，形成一遮罩層38覆蓋金屬層16及一部分電容介電層15，並予以圖案化，以露出一部分電容介電層15。遮罩層38可為光阻遮罩層或包括氧化物或矽化物之硬遮罩層。可利用黃光製程形成圖案化之光阻遮罩。可利用黃光製程及蝕刻製程形成圖案化之硬遮罩層。如第11圖所示，蝕刻電容介電層15、金屬層14、及電容介電層13。蝕刻在蝕穿電容介電層15及金屬層14及一部分厚度之電容介電層13後，即停止於電容介電層13，不蝕穿電容介電層13，如此，有一部分的電容介電層13具有一剩餘厚度，剩餘厚度並無特限制，而金屬層14 的面積小於金屬層12的面積。去除遮罩層38。藉此，形成一由金屬層14、電容介電層13與金屬層12所構成的下電容結構70。

接著，如第12圖所示，於裸露的金屬層16、電容介電層15、及電容介電層13上形成一遮罩層30，其包括例如SiON材質，厚度可為例如300埃。遮罩層30兼具抗反射功能，以避免因下方金屬層所導致的反射。可利用沉積方法形成遮罩層30，並且利用黃光與蝕刻製程，將遮罩層30圖案化，使露出部分待蝕刻的電容介電層13。金屬層16、電容介電層15、及電容介電層13形成之遮罩層30可為相同或不同。如第13圖所示，以遮罩層30做為遮罩，蝕刻露出之部分電容介電層13、繼續蝕刻其下方金屬層12及基底100，使蝕刻停止於基底100上或基底100中，形成一溝渠40將金屬層12隔開成為二部分，其一係做為電容結構之電極板，另一是構成金屬內連線的導線210。藉此形成金屬-金屬電容80之外形及一由金屬層12所構成之一金屬內連線導線210，而金屬-金屬電容80與金屬內連線導線210藉由溝渠40隔開。

接著，如第14圖所示，沉積一層間介電層120覆蓋遮罩層30及填滿溝渠40，並將層間介電層120平坦化。進行黃光及蝕刻製程，蝕刻層間介電層120及遮罩層30，以於金屬層16上形成介質孔；蝕刻層間介電層120、遮罩層30、及剩餘厚度之電容介電層15，以於金屬層14上形成介質孔；蝕刻層間介電層120、遮罩層30、及剩餘厚度之電容介電層13，以於金屬層12上形成介質孔。然後於各介質孔中填入導電材料，例如金屬，形成複數 個金屬導孔31、32、33及310，即，金屬導孔31穿過遮罩層30及剩餘厚度之電容介電層13以電連接金屬層12，金屬導孔32穿過遮罩層30及剩餘厚度之電容介電層15以電連接金屬層14，金屬導孔33穿過遮罩層30以電連接金屬層16，而金屬導孔310穿過遮罩層30及剩餘厚度之電容介電層13以電連接導線210。

再者，又如第14圖所示，於金屬層間介電層120進行第四層金屬線(Metal 4)的定義，以於電容結構80上方形成第一端點導體42以及第二端點導體44，並於金屬導孔310上形成導線410，其電連接導線210。電容結構80的金屬層12以及金屬層16係分別透過金屬導孔31以及33與第一端點導體42電連接，電容結構80的金屬層14則透過金屬導孔32與第二端點導體44電連接。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10、80‧‧‧電容結構

12、14、16‧‧‧金屬層

13、15‧‧‧電容介電層

22‧‧‧頂蓋層

30‧‧‧遮罩層

31、32、33‧‧‧金屬導孔

36、38‧‧‧遮罩層

40‧‧‧溝渠

42‧‧‧第一端點線路

44‧‧‧第二端點線路

50‧‧‧上電容結構

60a‧‧‧光阻遮罩

70‧‧‧下電容結構

100‧‧‧基底

120‧‧‧金屬層間介電層

310‧‧‧金屬導孔

210‧‧‧金屬內連線導線

C₁ ‧‧‧第一電容

410‧‧‧導線

C₂ ‧‧‧第二電容

第1圖為先前技術之電容結構之剖面示意圖。

第2及3圖以剖面示意圖顯示先前技術之製造電容結構之步驟。

第4及5圖顯示先前技術之製造電容結構方法之缺點之剖面示意圖。

第6圖為依據本發明之金屬-金屬電容結構之剖面示意圖。

第7至14圖以剖面示意圖顯示本發明製造金屬-金屬電容結 構之方法。

12、14、16‧‧‧金屬層

13、15‧‧‧電容介電層

30‧‧‧遮罩層

31、32、33‧‧‧金屬導孔

42‧‧‧第一端點線路

44‧‧‧第二端點線路

80‧‧‧電容結構

100‧‧‧基底

C₁ ‧‧‧第一電容

C₂ ‧‧‧第二電容

120‧‧‧金屬層間介電層

Claims (16)

1. 一種製造金屬-金屬電容之方法，包含有：提供一基底；於該基底上依序形成一第一金屬層、一第一電容介電層、一第二金屬層、一第二電容介電層、及一第三金屬層；形成一第一遮罩層覆蓋該第三金屬層，並將該第一遮罩層圖案化而露出一部分該第三金屬層；以該第一遮罩層做為遮罩，蝕刻該第三金屬層露出之部分及其下方之該第二電容介電層，使該蝕刻停止於該第二電容介電層而不蝕穿該第二電容介電層，藉此形成一由該第三金屬層、該第二電容介電層與該第二金屬層所構成之上電容結構；形成一第二遮罩層覆蓋該第三金屬層及該第二介電層，並將該第二遮罩層圖案化而露出一部分該第二介電層；以該第二遮罩層做為遮罩，蝕刻該露出之部分第二介電層、其下方之該第二金屬層及該第一電容介電層，使該蝕刻停止於該第一電容介電層而不蝕穿該第一電容介電層，藉此形成一由該第二金屬層、該第一電容介電層與該第一金屬層所構成之下電容結構；去除該第二遮罩層；形成一第三遮罩層覆蓋於該第三金屬層、該第二介電層、及該第一介電層上，並將該第三遮罩層圖案化而露出一部分該第一介電層，該第三遮罩層具有抗反射性；以該第三遮罩層做為遮罩，蝕刻該露出之部分第一介電層、其下 方之該第一金屬層及該基底，使該蝕刻停止於該基底，藉此形成該金屬-金屬電容之外形及一由該第一金屬層所構成之一金屬內連線導線，其中該金屬-金屬電容與該金屬內連線導線藉由一溝渠隔開；沉積一層間介電層覆蓋該第三遮罩層及填滿該溝渠，並予以平坦化；及蝕刻該層間介電層及該第三遮罩層，俾以分別於該第一金屬層、該第二金屬層、及該第三金屬層上形成至少一介質孔。
2. 如申請專利範圍第1項所述之方法，其中該第三遮罩層包含有一底層抗反射層(BARC)。
3. 如申請專利範圍第1項所述之方法，其中該第三遮罩層包含有SiON。
4. 如申請專利範圍第1項所述之方法，其中該第一遮罩層包含有一光阻層。
5. 如申請專利範圍第1項所述之方法，其中該第二遮罩層包含有一光阻層。
6. 如申請專利範圍第1項所述之方法，進一步包括分別於該第一金屬層上的介質孔、該第二金屬層上的介質孔、及該第三金屬 層上的介質孔中填入金屬材料而形成金屬導孔的步驟。
7. 如申請專利範圍第6項所述之方法，進一步包括形成一端點導體與該第一金屬層上的金屬導孔及該第三金屬層上的金屬導孔相接觸以使該第一金屬層與第三金屬層互相電連接。
8. 一種金屬-金屬電容，包含有：一第一金屬層；一第一電容介電層，設於該第一金屬層上；一第二金屬層，疊設於該第一電容介電層上，其中該第一金屬層、該第一電容介電層、及該第二金屬層構成一下電容結構；一第二電容介電層，設於該第二金屬層上；及一第三金屬層，疊設於該第二電容介電層上，其中該第二金屬層、該第二電容介電層及該第三金屬層構成一上電容結構；其中，一部分之該第一金屬層上依序覆蓋一剩餘厚度之該第一電容介電層及一第一遮罩層，一部分之該第二金屬層上依序覆蓋一剩餘厚度之該第二電容介電層及一第二遮罩層，以及一部分之該第三金屬層上覆蓋一第三遮罩層，該第一遮罩層、該第二遮罩層、該第三遮罩層均具有抗反射性。
9. 如申請專利範圍第8項所述之金屬-金屬電容，其中該第一遮罩層、該第二遮罩層、及該第三遮罩層是相同的。
10. 如申請專利範圍第8項所述之金屬-金屬電容，其中該第一遮罩層、該第二遮罩層、及該第三遮罩層均包含有一底層抗反射層(BARC)。
11. 如申請專利範圍第8項所述之金屬-金屬電容，其中該第一遮罩層、該第二遮罩層、及該第三遮罩層均包含有SiON。
12. 如申請專利範圍第8項所述之金屬-金屬電容，其中該第一金屬層及該第三金屬層電連接該金屬-金屬電容之一第一電容端點，而該第二金屬層則電連接該金屬-金屬電容之一第二電容端點。
13. 如申請專利範圍第8項所述之金屬-金屬電容，其中該第一金屬層及該第三金屬層分別經由一第一金屬導孔及一第三金屬導孔電連接該金屬-金屬電容之一第一電容端點，而該第二金屬層則經由一第二金屬導孔電連接該金屬-金屬電容之一第二電容端點；該第一金屬導孔穿過該第一遮罩層及該剩餘厚度之第一電容介電層、該第二金屬導孔穿過該第二遮罩層及該剩餘厚度之第二電容介電層、及該第三金屬導孔穿過該第三遮罩層。
14. 如申請專利範圍第8項所述之金屬-金屬電容，其中該第二金屬層之面積小於該第一金屬層之面積。
15. 如申請專利範圍第8項所述之金屬-金屬電容，其中該第三金屬層之面積小於該第二金屬層之面積。
16. 如申請專利範圍第8項所述之金屬-金屬電容，其中該第二金屬層之厚度小於該第一金屬層之厚度。