TWI382315B - 通用串列匯流排矩陣切換系統 - Google Patents

Description

通用串列匯流排矩陣切換系統

本發明係關於一種通用串列匯流排(USB)矩陣系統，特別是一種能使多個含有USB埠的主機能經由USB矩陣系統的切換方式讓多個USB裝置資源共享

當外接裝置透過通用串列匯流排(USB)埠與電腦連接時，對大多數的使用者而言，相較RS 232序列埠或平行埠，USB埠是更為簡易好用。然而，當有多個USB主機要共用多個USB裝置時，情況會變得很複雜。因為USB裝置傳輸速率有高速的，例如，滿足USB 2.0規範的讀卡機或高階掃描器，但也有只能全速或低速的裝置如鍵盤和滑鼠。

依據USB 2.0規範，當USB支援低速或全速傳輸率時，差動電壓是3.3V，而當所支援的周邊裝置是高速傳輸率時，差動電壓變成400mV。而目前製程對於應用積體電路(ASIC；application-specific integrated circuit)而言，0.4V之電壓太低以致於無法提供數位型資料0或1的判讀。因此，導致切換矩陣電路或者高階ASIC製程的設計變得很複雜。

圖1a為傳統用以n個主機共享m個USB裝置之矩陣切換系統50的示意圖。此切換系統包括n個集線器(HUB1至HUBn)，每個USB裝置都各自對應了一個匯流排切換器(BUS switch)30。而匯流排切換器30本身是類比的，因此，需要有精確的阻抗匹配且有雜訊的問題，特別是對於高速的USB信號必需更加精準調整阻抗，未準確校正阻抗則會導致USB裝置相容性不佳等問題。此外，匯流排切換器的佈局走線複雜，因此其本身通常就是一個晶片。每個集線器也是一個晶片。因此需要大量的平面面積來擺放這些集線器及匯流排切換器晶片於印刷電路板(PCB)上。

此外，因高速傳輸和低/全速傳輸裝置之電壓不同，且前者之USB裝置之差動電壓僅有0.4V。因此，在矩陣型切換系統，高速USB裝置對高速主機之資料傳送時，集線器內的中繼器35是僅可使用類比式的。請參考圖1B的示意圖。這是一個傳統集線器的基本架構，除了類比式中繼器35外，尚包含一個下實體層收發器(Down physical layer transceiver；DP PHY)、一個上實體層收發器(Up physical layer transceiver；UP PHY)及一個傳輸轉譯器(Transaction translator；TT)40。傳輸轉譯器40是使高速主機對低速或全速USB裝置存取時，不會被其中一個低速或全速USB裝置佔據所有頻寬的一個緩衝裝置。傳輸轉譯器40的工作電壓3.3V，因此，其可以是數位式或類比式的裝置。

如前在本發明背景中所述，對於用以n個主機共享m個USB元件之傳統矩陣型切換系統而言，需要n個集線器及m個匯流排切換器，此二者皆屬於類比形式。而傳統的矩陣型切換系統有雜訊高、需要精準的阻抗匹配及需要大尺寸佈局面積等缺點，其導致USB元件可能有相容性以及需要大封裝體積之問題。

相較於數位信號元件而言，類比信號元件具有較高的雜訊。本發明之通用串列匯流排(USB)矩陣切換系統的元件皆整合於一應用積體電路(ASIC；application-specific integrated circuit)晶片內並由數位信號操作。依據本發明之一實施例，ASIC晶片可提供複數個主機共享複數個USB裝置的資源，無論USB元件是低速的鍵盤、滑鼠或是高速的USB快閃記憶碟、USB掃瞄器，信號於集線器(HUB)中皆為並列信號。此外，本發明的中繼器以及傳輸轉譯器(TT)是數位式的，使它們將在積體電路中提供最低雜訊以及最小尺寸佈局面積

本發明揭露一USB矩陣切換系統，提供複數個主機共享複數個USB裝置。該系統至少包含：(1)複數個下實體層接收器，一一對應於該些通用串列匯流排裝置，用以將每一個通用串列匯流排裝置之送出之序列信號轉換為並列信號；(2)複數個上實體層接收器，一一對應於該些主機，以轉換由主機接收的信號成為並列信號或作逆向轉換；(3)複數個集線器，一一分別對應於該些上實體層接收器，每一該集線器包含一數位中繼器，一傳輸轉譯器(TT；transaction translator)，一上層路由器，及一下層路由器，以及一集線控制器；(4)一信號擷取器，以擷取使用者提供之一控制信號；(5)複數個信號控制切換模組，一一分別對應於該些下實體層接收器，每一該信號控制切換模組包含一下傳埠控制器(DP controller；down stream port controller)：一斷線模擬器，用以在該下傳埠控制器沒有資料時模擬一斷線狀態；以及一選擇多工器，用以依據該控制信號將一被選到的通用串列匯流排裝置切換至該些集線器之一被選到的集線器。

在本發明最佳實施例中，對於一高速USB元件來說，要將資料傳送給所選定之高速主機是透過一數位中繼器，因此，本發明解決了習知技術中雜訊及阻抗匹配的問題。

本發明在此揭露詳細的實施例的說明。不過，依據本發明之技術、系統和操作結構可能有許多形式及模式的變化，其中某些可以與以下的說明有相當之差異，因此，在此要說明的是此處所揭露的僅為示例，並不用以限定本發明之申請專利範圍。

依據本發明可提供整合於一ASIC晶片之一數位的通用串列匯流排(USB)矩陣切換系統，而其所需的製程僅需要深次微米，例如只要求0.18μm以上的製程即可。

如圖2A中所示，本發明揭露一種USB矩陣切換系統。圖2A顯示將m個USB裝置給n個主機共享之ASIC晶片100之功能方塊圖。

數位ASIC晶片100由下而上包含：(1)m個下實體層接收器(DP PHY；down physical layer receiver)(DP PHY1至DP PHYm)，以下如無特別指定時，將以DP PHY統稱之，分別對應於m個USB裝置(圖中未示)；(2)m個信號控制切換模組105；(3)n個集線器HUB1至HUBn，此處之後以集線器(HUB)統稱之；(4)n個上實體層接收器(UP PHY；UP physical layer receiver)(UP PHY1至UP PHYn)；及(5)一信號擷取器(signal monitor)104，用以擷取使用者輸入之熱鍵輸入命令信號。

DP PHY是用以將接收到的串列信號(series signal)轉換為並列信號(parallel signals)，例如像是通用收發器巨集單元介面(UTMI；USB transceiver macro-cell interface)並列信號、隨機存取記憶體(RAM)信號或者是少量接腳(LPC；low pin count)並列信號。DP PHY會根據資料傳輸速度而工作於不同的差動電壓上。不過，UTMI並列信號，工作於相同的電壓例如3.3V。DP PHY是將從對應之USB裝置所接收到的串列信 號轉換為並列信號並且將這些並列信號傳送到對應的信號控制切換模組105。另一方面，DP PHY將從對應之信號控制切換模組105所接收到的並列信號轉為串列信號，再將串列信號給對應之USB裝置。亦即，每個DP PHY是連接於一USB裝置與一信號控制切換模組105之間，並且在串列信號和並列信號之間作轉換。UP PHY則是用以將從對應的集線器所接收到的並列信號轉換為串列信號並將串列信號傳送至對應的主機或將從對應主機接收到的串列信號轉換為並列信號，再將並列信號傳送到對應的集線器。換言之，每一UP PHY是連接於一主機和一集線器之間並且作並列信號和串列信號之間的轉換。

每一信號控制切換模組105包含一下傳埠控制器(down stream port controller)105A、一中斷連接擬態器(disconnect emulator)105B及一選擇多工器(select MUX)105C。下傳埠控制器(down stream port controller)105A是用以接收來自其下層對應DP PHY的並列信號。選擇多工器105C則是依據信號擷取器104送出之熱鍵輸入控制信號104A內容將下傳埠控制器105A內之並列信號切換至被選定的集線器。當沒有信號轉儲(dump)於下傳埠控制器105A時，中斷連接擬態器105B就會模擬為其與下層DP PHY斷線之狀態，如：其下層沒有USB裝置連接。每一信號控制切換模組105連接對應的DP PHY至所有集線器。

信號擷取器104攔截來自USB埠之特定信號並分析其下傳埠控制器105A之切換信號。可安排每一信號控制切換模組105可以有一個信號擷取器104或者所有的信號控制切換模組105共用一個信號擷取器104以攔截來自USB埠的特定信號。

中斷連接擬態器105B附加於下傳埠控制器(down stream port controller)105A，且是在依據選擇多工器105C未選定對應USB裝置時，其會模擬主機與未被選定之下傳埠控制器105A是中斷連接之狀態。此選擇訊號是由使用者輸入，然後由信號擷取器104所攔截以決定哪一個集線器會被選定，被選定之集線器會被連接於此下傳埠控制器105A。

選擇信號有兩個來源，一個是來自外部的切換電路，另一個則是來自信號擷取器104。例如，指定的下傳埠控制器105A指向一隨插即用的裝置，像是HID鍵盤，並攔截到五個信號：Scroll(捲動)，Scroll,3, Insert,1，信號擷取器104將會指定下傳埠控制器3連接於集線器1。

請參考圖2B，集線器則包含一個上層路由器118，一數位中繼器(digital repeater)112，一傳輸轉譯器(TT；transaction translator)114、一個集線控制器116及一個下層路由器110。一一說明如下：相較於類比式中繼器只是提供高速主機對高速USB裝置的繞道(bypass)功能，本發明之數位中繼器112包含一第一佇列112A及一第二佇列112B。第一佇列112A從上層路由器118擷取信號並以先進先出的方式傳送至下層路由器110。相反地，第二佇列112B用以對從下層路由器110接收到之並列信號並將其傳送到上層路由器118。

傳輸轉譯器114則是用以使高速(high speed)主機對全速(full speed)或低速(low speed)的USB裝置存取資料，以避免某一全速或低速的USB裝置完全佔據通道頻寬。基本上，傳輸轉譯器114包含了一第一緩衝器114A及一第二緩衝器114B。第一緩衝器114A是用以使高速主機從上層路由器118傳輸資料經由下層路由器110到全速及/或低速USB裝置。第二緩衝器114B是用以使資料從全速及/或低速USB裝置經由下層路由器110、上層路由器118傳輸到一高速主機。在此，高速指的是符合USB 2.0規範最高的傳輸速率：480 Mbps,，全速指的是傳輸速率大約12Mbps。而低速則是指像滑鼠、或鍵盤之類的裝置，通常資料存取速率是15Mbps。

傳輸轉譯器114是根據USB 2.0之規格設計。當一高速主機從USB週邊裝置存取信號，且該USB為低速或全速時，傳輸轉譯器114作為一緩衝裝置，使該低速及全速之USB元件不會因此而佔據整個高速通道之頻寬。

圖2C說明了當要預備一高速主機對低速或全速的裝置存取資料時，傳輸轉譯器114處理OUT符記(out token)及資料的示意圖。說明如下：首先，主機送出一SPLIT START符記以通知傳輸轉譯器114，其之下傳埠控制器105A是目的地，並且OUT符記與及其後的資料將會被遞送至此。然後傳輸轉譯器114就會把OUT符記與及其後的資料存在第一緩衝器114A。之後，在第一緩衝器114A的OUT符記與及其後的資料再被遞送到上述下傳埠控制器105A，採低速或全速方式。在遞送期間，高速主機仍然有能力可以存取其它裝置，如：高速裝置或連 接埠，而不需要等待或被中斷。等一段時間後，主機會再送1個SPLIT COMPLETE符記給傳輸轉譯器114以詢問資料是否傳送完畢。若第一緩衝器114A已空，傳輸轉譯器114就會送一個下傳埠控制器105A回應之‘ACK”(知道了)信號給主機。否則，回應的信號將是“NYET”(還沒有)信號。主機則仍可存取其它高速的裝置，並如前述地再次傳送SPLIT COMPLETE符記給傳輸轉譯器114以詢問資料是否傳送完畢，直到所有在傳輸轉譯器之第一緩衝器114A的資料已空。

上層路由器118包含一個仲裁單元118A。請同時參考圖2D，一主機發出的請求信號(request signal)，首先會經過對應之UP PHY轉換為並列信號，這些並列信號再被上層路由器118複製三份並分別被送往數位中繼器112、傳輸轉譯器114及集線控制器116。而數位中繼器112、傳輸轉譯器114及集線控制器116中只有一個會回應仲裁單元118A，沒有回應者，該資料封包會被丟棄。上層路由器118會記錄數位中繼器112、傳輸轉譯器114及集線控制器116三者中的回應者，再將此回應者的UP PHY與下層裝置，即USB裝置，透過數位中繼器112、傳輸轉譯器114或集線控制器116相連接。

當上層路由器118收到UP UTMI時，其將複製三份並分別傳送到數位中繼器112、傳輸轉譯器114以及集線控制器。其中只有一個會回覆上層路由器118。因此，上層路由器118將等候一由USB裝置發出送到仲裁單元118A的”Tx REQ”(transmitting request)信號，然後路由器回應之UTMI Tx信號到上傳UTMI。

請參考圖2E，其顯示一上層的並列信號經下層路由器110傳送的示意圖。一如前述，每個下層路由器110有m個端點/埠1101至110m。並列信號被高速主機往下層傳送時，上層路由器118會記錄信號來源是來自於那個高速主機。下層路由器110內的所有端點1101至110m會接收來自數位中繼器112及傳輸轉譯器114之信號，如圖2D所示。當集線器連接到一低速或全速的USB裝置時，下傳埠控制器105A會告知USB裝置的訊息，因此只有透過傳輸轉譯器114的並列信號送往下層。相反地，當該USB裝置是一高速的裝置時，下層路由器110會丟棄傳輸轉譯器114內的內容，而只將數位中繼器112內的並列信號往該USB裝置送。

每一裝置都可能自一數位中繼器112或一傳輸轉譯器114接收UTMI Tx信號。下層路由器110將依據下傳埠控制器105A通知的DP狀態而決定接著的裝置應該獲得之信號，例如：從圖2D所示，裝置1通知下層路由器110此裝置1是屬於高速。之後，下層路由器110將從數位中繼器112傳送Tx信號到裝置1。裝置n告知下層路由器此裝置屬低速或全速。然後，下層路由器110將從傳輸轉譯器114傳送Tx信號至裝置n。

請參考圖2F，其顯示一下層的並列信號經下層路由器110往上層傳送的示意圖。當下傳埠控制器105A中的並列信號往上傳送且依據信號擷取器104所擷取之信號切換至選定的集線器時，被選定集線器之下層路由器110會有一端點記錄是連接到的USB裝置，未連接到USB裝置之端點則會被斷線模擬器模擬為斷線狀態。此外，不管USB裝置是低速/全速或是高速USB裝置的那一種，該端點的並列信號都會往數位中繼器仲裁單元110A及傳輸轉譯器仲裁單元110B傳送。

當下層路由器110接收到UTMI Rx信號，下層路由器110會依照裝置速度傳送信號至數位中繼器仲裁單元110A或傳輸轉譯器仲裁單元110B。無論是數位中繼器仲裁單元110A或傳輸轉譯器仲裁單元110B，在接收到REQ信號之後將會再向上傳送UTMI Rx信號。

當欲連接的USB裝置是低速/全速裝置時，該數位中繼器仲裁單元110A會丟棄該並列信號，但傳輸轉譯器仲裁單元110B將會把該並列信號傳給傳輸轉譯器114。

當欲連接的USB裝置是高速裝置時，該數位中繼器仲裁單元110A會將該並列信號往數位中繼器112傳送，而傳輸轉譯器仲裁單元110B會丟棄該並列信號。

以上所述係利用較佳實施例詳細說明本發明，而非限制本發明之範圍，而且熟知此類技藝人士皆能明瞭，適當而作些微的改變及調整，仍將不失本發明之要義所在，亦不脫離本發明之精神和範圍。

30‧‧‧匯流排切換器

40‧‧‧傳輸轉譯器

35‧‧‧類比式中繼器

50‧‧‧類比式USB矩陣切換系統

100‧‧‧ASIC晶片

104‧‧‧信號擷取器

105‧‧‧信號控制切換模組

105A‧‧‧下傳埠控制器

105B‧‧‧中斷連接擬態器

105C‧‧‧選擇多工器

110‧‧‧下層路由器

112‧‧‧數位中繼器

110B‧‧‧下層路由器之傳輸轉譯器中繼器仲裁單元

110A‧‧‧下層路由器之數位中繼器仲裁單元

112A‧‧‧第一佇列

112B‧‧‧第二佇列

114‧‧‧傳輸轉譯器

114A‧‧‧第一緩衝器

114B‧‧‧第二緩衝器

116‧‧‧集線控制器

118‧‧‧上層路由器

118A‧‧‧上層路由器之仲裁單元

HUB‧‧‧集線器

DP PHY‧‧‧下實體層接收器

UP PHY‧‧‧上實體層接收器

1101至110m‧‧‧下層路由器之端點

UP PHY1‧‧‧第一個上實體層接收器

UP PHYn‧‧‧第n個上實體層接收器

DP PHY1‧‧‧第一個下實體層接收器

DP PHYm‧‧‧第m個下實體層接收器

藉由以下詳細之描述結合所附圖式，將可輕易明瞭上述內容及此項發明之諸多優點，其中：圖1A示依據習知技計所設計之USB矩陣切換晶片的內部功能方塊圖。

圖1B示依據習知技計所設計之類比式中繼器和傳輸轉譯器示意圖。

圖2A示依據本發明所設計之USB矩陣切換ASIC晶片的內部功能方塊圖。

圖2B示依據本發明所設計之數位中繼器內的兩個佇列及傳輸轉譯器的兩個緩衝器的功能方塊示意圖。

圖2C示依據本發明設計之主機對低速或全速裝置以傳輸轉譯器傳送資料的示意圖。

圖2D示依據本發明所設計之上層路由器內部的功能方塊及其與上層及下層關係示意圖。

圖2E示依據本發明所設計之下層路由器內部的功能方塊及當來並列介面訊信自上層往下層USB裝置傳送的關係示意圖。

圖2F示依據本發明所設計之下層路由器內部的功能方塊及當來並列介面訊信自下層USB裝置往上層傳送的關係示意圖。

100‧‧‧ASIC晶片

104‧‧‧信號擷取器

105‧‧‧信號控制切換模組

105A‧‧‧下傳埠控制器

105B‧‧‧中斷連接擬態器

105C‧‧‧選擇多工器

110‧‧‧下層路由器

112‧‧‧數位中繼器

110B‧‧‧下層路由器之傳輸轉譯器中繼器仲裁單元

110A‧‧‧下層路由器之數位中繼器仲裁單元

112A‧‧‧第一佇列

112B‧‧‧第二佇列

114‧‧‧傳輸轉譯器

114A‧‧‧第一緩衝器

114B‧‧‧第二緩衝器

116‧‧‧集線控制器

118‧‧‧上層路由器

118A‧‧‧上層路由器之仲裁單元

HUB‧‧‧集線器

DP PHY‧‧‧下實體層接收器

UP PHY‧‧‧上實體層接收器

1101至110m‧‧‧下層路由器之端點

UP PHY1‧‧‧第一個上實體層接收器

UP PHYn‧‧‧第n個上實體層接收器

DP PHY1‧‧‧第一個下實體層接收器

DP PHYm‧‧‧第m個下實體層接收器

Claims (15)

1. 一種複數個主機共享複數個通用串列匯流排裝置的資源之通用串列匯流排矩陣切換系統，至少包含：複數個下實體層接收器，一一對應於該些通用串列匯流排裝置，用以將接收自該些通用串列匯流排裝置之序列信號轉換為並列信號；複數個上實體層接收器，一一對應於該些主機；複數個集線器，一一分別對應於該些上實體層接收器，該些集線器分別各包含一數位中繼器、一傳輸轉譯器、一上層路由器、及一下層路由器，該下層路由器記錄與該些通用串列匯流排裝置之已連接或未連接狀態；一信號擷取器，用以擷取一使用者提供之一控制信號；以及複數個信號控制切換模組，一一分別對應於該些下實體層接收器，該些信號控制切換模組分別各包含：一下傳埠控制器；一斷線模擬器，用以在當沒有信號轉儲(dump)於該下傳埠控制器時模擬一斷線狀態；以及一選擇多工器，用以依據該控制信號將一被選到的通用串列匯流排裝置切換至該些集線器之一被選到的集線器。
2. 如申請專利範圍第1項之通用串列匯流排矩陣切換系統，其中該些數位中繼器分別各包含一第一佇列及一第二佇列，該第一佇列透過對應的該上層路由器接收來自對應該些主機之一端的並列信號，並透過對應的該下層路由器將並列信號往該些通用串列匯流排裝置之一端傳送，該第二佇列透過對應的該下層路由器接收來自對應該些通用串列匯流排裝置之一端之並列信號，並透過對應的該上層路由器將並列信號傳送往對應之該些主機之一端。
3. 如申請專利範圍第1項之通用串列匯流排矩陣切換系統，其中該些集線器更分別各包含一集線控制器。
4. 如申請專利範圍第3項之通用串列匯流排矩陣切換系統，其中該上層路由器位於該數位中繼器、該傳輸轉譯器以及該集線控制器之最頂層，且 當該上層路由器自該些上實體層接收器之一對應者接收欲往下傳送的並列信號時，該上層路由器將複製三份副本並將該些副本分別傳送至該數位中繼器、該傳輸轉譯器及該集線控制器，並等待該數位中繼器、該傳輸轉譯器及該集線控制器之其中之一者回應。
5. 如申請專利範圍第3項之通用串列匯流排矩陣切換系統，其中該上層路由器包含一仲裁單元，該仲裁單元用以由該數位中繼器、該傳輸轉譯器及該集線控制器之中決定一回應者，該上層路由器並將該回應者和該些上實體層接收器其中之一者連接。
6. 如申請專利範圍第1項之通用串列匯流排矩陣切換系統，其中該下層路由器包含複數個端點以記錄與該些通用串列匯流排裝置為已連接或未連接狀態。
7. 如申請專利範圍第1項之通用串列匯流排矩陣切換系統，其中該些選擇多工器分別各與該信號擷取器耦接。
8. 如申請專利範圍第1項之通用串列匯流排矩陣切換系統，其中該些下實體層接收器、該信號擷取器、該些信號控制切換模組、該些集線器、該些上實體層接收器都形成於一特定應用積體電路晶片內。
9. 如申請專利範圍第1項之通用串列匯流排矩陣切換系統，其中上述之並列信號為通用收發器巨集單元介面(UTMI；USB transceiver macro-cell interface)並列信號或少量接腳(LPC；low pin count)並列信號。
10. 如申請專利範圍第1項之通用串列匯流排矩陣切換系統，其中該控制信號係產生於當該使用者按下一熱鍵時。
11. 一種複數個主機共享複數個通用串列匯流排裝置的資源之通用串列匯流排矩陣切換系統，該通用串列匯流排矩陣切換系統至少包含：複數個信號控制切換模組，該些信號控制切換模組分別各包含一選擇 多工器、一下傳埠控制器以及一斷線模擬器；複數個下實體層接收器，用以分別自該些通用串列匯流排裝置接收序列信號且輸出並列信號至該下傳埠控制器；一信號擷取器，用以擷取來自一使用者之一控制信號；複數個集線器，該些集線器分別各包含：一下層路由器、一數位中繼器、一傳輸轉譯器、一集線控制器以及一上層路由器，使得在該些下傳埠控制器其中之一內之並列信號將被切換至一由該選擇多工器根據該控制信號所選定之該集線器之該下層路由器，並透過該數位中繼器及該傳輸轉譯器其中之一傳送至該上層路由器；複數個上實體層接收器，用以分別地接收來自該些集線器的並列信號且輸出序列信號至該些主機，並用以分別地接收來自該些主機的序列信號且輸出並列信號至該些集線器。
12. 如申請專利範圍第11項之通用串列匯流排矩陣切換系統，其中該些數位中繼器分別各包含一第一佇列及一第二佇列，該第一佇列透過對應的該上層路由器接收來自對應該些主機之一端的並列信號，並透過對應的該下層路由器將並列信號傳送至該些通用串列匯流排裝置之一端，該第二佇列透過對應的該下層路由器接收來自對應該些通用串列匯流排裝置之一端之並列信號，並透過對應的該上層路由器將並列信號傳送至該些主機之一端。
13. 如申請專利範圍第11項之通用串列匯流排矩陣切換系統，其中該上層路由器包括一仲裁單元，該仲裁單元用以從該數位中繼器、該傳輸轉譯器及該集線控制器之中決定一回應者，該上層路由器並將該回應者連接至該些上實體層接收器其中之一者。
14. 如申請專利範圍第11項之通用串列匯流排矩陣切換系統，其中該下層路由器包含複數個端點以記錄該些通用串列匯流排裝置之未連接狀態或連接狀態。
15. 如申請專利範圍第11項之通用串列匯流排矩陣切換系統，其中上述 之並列信號為通用收發器巨集單元介面並列信號或少量接腳並列信號。