TWI378677B

TWI378677B - Broadcast receiver system

Info

Publication number: TWI378677B
Application number: TW098116698A
Authority: TW
Inventors: Keith Ahluwalia; Simon Atkinson; Dan Budin; Anthony Eaton
Original assignee: Mirics Semiconductor Ltd
Priority date: 2008-05-28
Filing date: 2009-05-20
Publication date: 2012-12-01
Also published as: GB2460417B; BRPI0912350A2; WO2009144436A1; US20110096241A1; US8310601B2; CN102047653A; GB0809633D0; TW201001960A; EP2279564A1; GB2460417A; JP2011524668A

Description

1378677 六、發明說明：【發明所屬之技術領域】本發明大體上.係關於廣播接收器。更明確地說，本發明中的各個實施例係關於適合用於接收所有已知頻率和標準的數位無線電與電視廣播（其範例包含dab、DVB及 ATSC)的設備與方法。【先前技術】電視（TV)和無線電係目前普遍用來利用無線電頻率 (RF)訊號來廣播和接收影像及/或聲音的電信媒體。所有電視和無線電均會用到某種形式的接收器。接收器係一種電子電路，其會：從一天線處接收其輸入；利用一或多個濾波器來分離被該天線所取得的必要訊號與其它訊號；將該必要訊號放大至適合作進一步處理的振幅；以及最後會將該訊號解調變與解碼成可供末端使用者使用的形式，舉例來說，聲音、圖像、數位資料、…等。不過’不同的國家針對電視和無線電訊號兩者卻會使用不同類型的廣播標準，它們在某種程度上彼此並不相容。因此’接收器技術會根據所使用的廣播標準而隨著國家大大地不同。對類比TV來說’每個國家都有各種不同的標準。最常用的類比電視標準的範例為：PAL、NTSC、以及SEC AM。相較之下’全世界通用的數位電視（DTV)的情形則被認為比較簡單，最通用的數位電視系統係使用以MPEG-2多工處 1378677 理的資料串流標準為基礎的MPEG-2視訊編解碼器。不過，數位TV的情形比較複雜的是，數位標準在將MPEG-2串流轉換成廣播訊號的細節方面差異很大，且最終會使其在被解碼以供觀看的細節方面差異很大。於其中一種標準中，DTV訊號會經由數位視訊廣播 (DVB)被傳送，其代表一系列被國際接受用於數位電視的公開標準。DVB系統會使用各式各樣的方式來散佈訊號資料，其包含藉由下面方式：衛星（DVB-S、DVB-S2、以及 DVB-SH ;還有透過SMATV來進行散佈的DVB-SMATV); 纜線（DVB-C);陸地型電視（DVB-T、DVB-T2)以及用於手持裝置的數位陸地型電視（DVB-Η); 以及利用 DTT(DVB-MT)、MMDS(DVB-MC)、及 / 或 MVDS 標準 (DVB-MS)透過微波來散佈。雖然在歐洲廣泛地使用 DVB ;但是，北美卻係使用 ATSC(先進電視系統委員會）標準，而曰本則係使用ISDB(整合服務數位廣播）標準。該些標準中的每一項均可以使用在不同的廣播媒體上，舉例來說，陸地型、纜線、或是衛星媒體。不同的調變方式會相依於媒體而被使用，舉例來說，用於陸地傳送的COFDM(編碼正交分頻多工），用於纜線傳送的QAM(正交調幅），以及用於衛星傳送的QPSK(正交相位位移鍵控）。在利用類比標準（例如AM和FM)及某些數位標準（例如 Eureka 147(商標名稱為「DAB」）、DAB+、HD無線電、… 等）的無線電中的情況係雷同的。 1378677 現今的數位廣播市場中所使用的該等眾多不相容的廣播傳送標準會需要製造專屬的接收器，其會利用專屬的演异法來對收到的數位訊號實施必要的處理（解調變、錯誤修正、解碼 '…等不過，基於數種理由，有許多專屬解決方式並非所希的方式。舉例來說，針對每種標準來客製接收器硬體會提向開發成本且最終意謂著每一個別產品會結合通常僅可運作在某一或多個區域中的某一種標準。結果便係，目前已知技術通常靈活性不佳而且製造成本昂貴。沒有任何目前已知的技術提供一種相容於任何全球傳送標準且可輕易更新成未來標準的多標準廣播接收器。再者’沒有任何目前已知的技術提供一種運用通用電腦硬體的廣播接收器，以便有效地降低開發、製造、以及施行成本。【發明内容】根據本發明的實施例，本發明在隨附的申請專利範圍中提出電路、系統、方法、以及電腦代碼。【實施方式】熟習本技術的人士便會明白，雖然本發明說明的係實施本發明的最佳模式及其它合宜的模式；不過，本發明並不受限於本較佳實施例說明中所揭示的特定組態與方法。圖1所示的係本發明的廣播接收器系統的一實施例。該廣播接收器系統包括：一調諧器10; 一調諧器至解調變 υ/δΟ// 器橋接電路（「橋接器）2 」）〇，.以及—軟體解調變器3〇。 =的「橋接器…橋接電路」-詞應該被視4 根據其中一實施例，如打電路》 _Λ 3 1中所不，該等調諧器10、橋桩益20、以及軟體解調蠻55 Μ么，士 Α 倚接一益3〇會被部署成包括三個離散^ 的楔組系統，該等三個離I# 4。^ 攻盗件 Λ 離散盗件於操作上會藉由合宜的眘料連接線來連結。根據另一鲁你/丨且的貝锞另實施例，調諧器10與橋接@ 可能會被結合成單一模植，與M A 20 說，讓該等調諸器與橋接器7L件駐存在相同的曰y '"的曰曰片上。根據又-實施例，硬體考件調諧器10與橋接器20中每一體盗 T母者可旎會被結合成單一槿 .、且，舉例來說：PC擴充梦署 .. 、鑽兄裝置，例如PCI-EXpress卡、逨仲卡、或是USB裝置；或者可沪在 ’、乂耆了月匕係駐存在電腦主機板之上的專屬電腦晶片。根據盆中一眚竑如 + ^ 八中實施例，本發明的廣播接收器系統會破併入-行動裝置（例如行動電話）之令。。。先前已知的廣播接收器技術通常會部署：一硬體調益’用以接收廣播訊號；以及一專属的硬體解調變器，用以從一外來的無線電頻率訊號的載波中還原資訊。不過，由於該：硬體解調變器器件的成本的關係，要製造該些器。。先引已知技術會非常昂貴，並且通常會受限於僅可根據單一廣播標準來操作。 ^本發明的實施例中，軟體解調變器％可操作用以利用-十异裝置70上一或多個通用微處理器的處理能力，從而將處理負荷從專屬的解調變器硬體轉移到軟體。計算裝置 7〇通常是-桌上型電腦、膝上型電腦、或是具有適用於此 1378677 任務的一或多個通用微處理器的其它雷同裝置。 · 圖1中還顯示出天線60，用以接收一類比或數位廣播 ' 信號（通常是無線電或電視傳送信號），該天線60會被連接至調諧器10。雖然圖中僅顯示單一天線；不過，根據特定的實施例，亦可能會有一根以上的天線被連接至調譜器 ^ ’舉例來說，用以達成雙天線設計以便改良信號強度；或者於替代例中’允許不同類型的天線同時被連接至該調諧器。該廣播接收器系統進一步包括一介於橋接器2〇與電腦鲁 7〇之間的電腦資料連接50。該電腦資料連接50可為任何合宜的電腦介面，舉例來說，序列式介面（例如USB、 FireWire或是其它介面）。圖2所示的係調諧器1〇的更詳細圖式。廣義言之，該 . 調諧器10可運作用以偵測射頻（RF)訊號，接著會放大該等訊號並且將它們轉換成適合作進一步處理的形式。據此，該調諧器10還進一步包括一天線介面1〇2，其具有一或多個低頻輸入104和一或多個高頻輸入1〇5，每一個輸入皆能鲁夠連接至一適合接收支援各種廣播頻率之射頻訊號的天線》在圖2 t所示的範例’低頻天線輸入1〇4會接收各種 AM頻帶的頻率’而高頻天線輸入1〇5則會接收響、副 3 Band 4/5 '以及L-Band射頻訊號。根據較佳的實施例，該調错器介面會支援從隨Hzi l 9GHz的廣大頻譜涵蓋範圍’歸納如下表：【S ] 8 1378677 名稱頻率 LW/MW/SW 150 kHz-30 MHz VHF Band II 64-108 MHz Band III 162-240 MHz Band IV/V 470-960 MHz L-Band 1450-1900 MHz 本發明實施例中的調諧器10可運作用以經由介面102 在窄頻頻寬與寬頻頻寬處接收外來訊號。根據較佳實施例’該調諧器10支援從下面一或多者之中選出的頻寬： <200kHz、200kHz、300kHz、600kHz、1.536MHz、及/或 5 至8MHz。不過，必要時亦可支援其它頻寬。藉由支援接收上面所述的頻率與頻寬，該調諧器10便可相容於目前使用在全世界的各種廣播標準的任何訊號頻率及/或頻寬。受支援的廣播標準的範例包含但是並不受限於：T-DMB、DVB-T/H、ISDB-T、MediaFLO、DTMB、 CMMB(UHF)、T-MMB、AM、FM、DRM、DAB、HD Radio。在整篇說明書中，「廣播接收模式」一詞係用來表示用於支援一或多種該等不同廣播標準中由調諧器1〇、橋接器20、及/或軟體解調變器30所組成的每一種特殊組態。天線介面102通常進一步包括位於該等輸入中每一者之上的一或多個放大器103,該等一或多個放大器可運作用以提高任何頻率或頻寬的外來射頻訊號的振幅。一般來說’該等一或多個放大器103為經部署用以放大由天線60 所捕捉之訊號之經過頻帶最佳化的低雜訊放大器（LNA)。該 1378677 等LNA可能會被放置在靠近該天線輸入處，用以最小化在將外來訊號傳送至混波器/濾波器方塊106的饋送路徑中的損失。雖然本發明提供低雜訊放大器作為範例；不過必要時’除了低雜訊放大器之外’還可以使用其它放大器或是作為低雜訊放大器的替代例。在抵達混波器/濾波器方塊106之前，還可以使用一額外的頻率混波器1〇9來將該輸入訊號改變成比較希望的頻率。這對抵達低頻輸入104處的低頻輸入訊號（例如AM訊號）的情況為一特例。調諧器時脈107包括一升頻轉換鎖相迴路（PLL)驅動的VCO 111 »該VCO 111會產生一訊號，該訊號接著會連同來自天線介面102中的低雜訊放大器的已放大訊號一起被供應至混波器1 09。就此來說，輸入訊號（尤其是低頻輸入訊號）可能會在到達混波器/濾波器方塊106以進行降頻轉換與前置篩選之前先被升頻混波成較高的頻率。該調諧器10還進一步包括一混波器/濾波器方塊106，用以對介面102處所收到的輸入訊號進行降頻轉換並且用以前置篩選想要的訊號。該混波器/濾波器方塊106可以依照頻率、濾波作用、以及增益來進行配置，並且可以運作用以利用一合宜的相位濾波器將所收到的輸入訊號分成同相（I)分量以及正交（Q)分量。該混波器/濾波器方塊106包括：一對混波器303，它們係由同相振盪器訊號與正交振盪器訊號來驅動；一對濾波器117，每一個濾波器皆可由促成粗略與精細兩種頻寬調整的相關聯電阻器和電容器來設 IS } 10 1378677 • 定；以及一或多個可變放大器118。於其中一實施例中，該等渡波器可能會被配置成低通濾波器；或者，於另一實施例中，它們可能會利用I路徑與Q路徑之間的90度相位關係來產生複雜的多相帶通濾波響應。於較佳的實施例中，究竟要選用低通響應或帶通響應可經由調諧器控制器12〇來選擇。調諧器控制器120還會在當調諧器1〇接收來自微控制器202的指令時被用來控制該調諧器丨〇的可控制態樣。該混波器/濾波器方塊106會受到調諧器時脈單元1〇8 裡面的VCO 112所產生的第二時脈進行驅動。在結構上，調諸器時脈單元1〇8裡面的的PLL和下面參考圖4與7所述的橋接器時脈208的PLL類同；不過，調諧器時脈單元 108和橋接器時脈208的施行細節並不相同，下文將會提出。根據本發明的其中一實施例，調諧器時脈單元會使用一時脈倍乘鎖相迴路（PLL),舉例來說，分數_n型馨（fraCti〇nal-N)合成PLL i j 5。習知的合成器會使用一含有可程式化除數除法器的鎖相迴路（PLL)，其除數對於任一頻率設定值來說皆為固定的。不過，此等合成器的頻率解析度通常會受限於相位頻率偵測器的速率。因此，倘若使用的相位頻率谓測器的話，那麼解析度將會被限制為5kHz。不過，本發明實施例的廣播接收器系統中該分數·n型合成 PLL排列卻會產生更精細的頻率控制。調諧器時脈單元108所產生的時脈係從至少-電屋控制振盧器（VC〇)112處所衍生出來。廣義言之’該分數則 1378677 PLL 115可運作用以將該等一或多個VCO鎖定在為一預設參考頻率之分數倍數的某個頻率處。於該分數-N型PLL 115 之中，該VCO絕不會「對齊頻率（〇n frequency)」。換言之，此等絕不會係該參考頻率的確切整數倍數。於該參考頻率的其中一個循環中’該VCO頻率會高出一特定數額β於下一個循環中，該VCO頻率則會低於一等量數額。所以，該分數-Ν型PLL 11 5會試圖上拉該VCO頻率，接著會在該相位偵測器的交替循環中下拉該VCO頻率。圖3所示的係本發明的一實施例，其中調譜器時脈單元108所產生的時脈係從三個VCO 301中其中一者處所衍生出來，該等VCO中每一者均能夠涵蓋一預設範圍的頻率。根據其中一範例’第一 VCO可能涵蓋範圍18〇〇至2500 MHz，第二VC0可能涵蓋範圍2400至3000 MHz，而第三 VC0可能涵蓋範圍2900至4000 MHz。總的來說，本範例中的三個VC0因而能夠提供涵蓋頻率範圍18〇〇至4〇〇〇 MHz的輸出時脈。根擄此種設定’控制邏輯304會依據外來訊號的頻率來決定適合用來產生用以驅動混波器/濾波器方塊1 06之合宜訊號的相關VCO。根據其中一實施例的廣播接收器系統可運作用以接收頻率範圍150 KHz至1900 MHz之中的傳送訊號。由於對低頻AM訊號進行升頻混波運算的關係，Fin(如圖3中所示）可以從64 MHz變化至1900 MHz。利用位於該等三個VCO 301後面之一適當的可程式化除n除法器302，便可以（經由混波器303)降頻轉換落在上面所述範圍中的任何外來訊 1378677 , 號。根據本範例，整數N的數值係可以端視廣播模式而為 32、16、4、或是 2(也就是’分別為 band 2、band 3、band 4/5、以及L-Band)。不過亦可於適當處使用其它整數。調譜器10的輸出為由混波器/濾波器方塊1〇6所產生的同相⑴訊號分量以及正交（Q)訊號分量。該等相關聯的I與 Q通道路徑在運作上會被連接至橋接器2〇上等效的I輸入與Q輸入’從而讓通道資料在調諧器10與橋接器20之間被傳送。不過應該注意的係，根據某些範例，可能未必要春同時使用I與Q通道路徑，於此情況中，於必要時可能會旁繞其中一條路徑。這對抵達混波器/濾波器1〇6處的零與中低頻率（IF)取樣訊號的情況特別適用。圖4所不的係根據本發明一實施例的橋接器2〇。該橋接器包括：一調諧器介面201，一微控制器2〇2，一雙類比至數位轉換器（ADC)203，一數位訊號處理器⑴sp)2〇5，一頻率合成态模組206，一時脈產生器2〇7，以及一電腦介面 _ 209。橋接益20還進一步包括一功率管理模組22〇，其會將必要的電源供應與偏麼參考值分散至該橋接器2〇中^各種器件。為方便起見，頻率合成器2〇6和時脈產生器2〇7會合稱為「時脈」208。本發明將參考圖7對該時脈作更詳細說明。微控制器202係-專屬的晶片上處理器，不同於駐名在電腦之中及根據本發明實施例的軟體解調變器3〇戶, ，用的通用微處理器。該微控制Μ加會被連接至：調雜 ^0,透過饋送至控制器120的調增器介面2〇ι •橋接器 13 1378677 20 ’用以控制類比至數位轉換器（adC)2〇3及數位訊號處理器（DSP)205 ;以及電腦介面209，藉由合宜的資料連接。根據本發明的實施例，該微控制器202可運作用以在該微控制器一旦接收來自主電腦7〇的控制指令時發送控制指令給該調諸器1 〇。該些指令的範例包含但是並不受限於.藉由設定混波器/濾波器丨06中合宜的濾波作用來設定調諧器接收頻率；設定一或多個放大器118的增益；實施頻帶筛選；以及組態設定濾波器頻寬。微控制器202還會發送控制指令給ADC 203(舉例來說，用以設定取樣頻率），鲁以及發送指令給DSP 205及/或電腦介面209。被發送給DSP 205及/或電腦介面209的指令的範例包含但是並不受限於.啟動/關閉壓縮；組態設定速率控制；組態設定時脈速率’以及藉由發出合宜的指令來組態設定該DSP及/或電腦介面209的其它可控制態樣。調谐器介面201支援雙向資料通訊。所以除了會達到讓该微控制器介接調諧器1〇的目的之外，該調諧器介面2〇1 還支援接收來自該調諸器10的資料。如上面參考圖2所描修述，5亥調諧器10的輸出為來自天線介面1〇2之輸入訊號經過混波器/濾波器方塊106裡的可程式化濾波器的同相⑴分量與正交（Q)分量。於調諧器介面2〇1處被接收之後，該等 I分量與Q分量會透過合宜的傳送路徑個別被分開傳送至一類比至數位轉換器（ADC)203。根據一較佳實施例該等工分$路徑與Q分量路徑會擁有自己的ADC。視情況，該等 I分量與Q分量可能會在抵達該ADC之前先通過該等傳送 [S ] 14 1378677 路徑上的一或多個額外放大器。熟習本技術的人士便知道，該ADC(類比至數位轉換器）203係一用來將來自一輸入電壓或電流的連續訊號轉換成用於進行數位處理之離散數字整數的電子積體電路。於此情況中’該輸入訊號通常和某種廣播傳送訊號有關。必要時’該ADC 203所提供的數位輸出可能會運用到不同的編碼技術，舉例來說：格雷碼（Gray code)、二補數、或是任何其它合宜的編碼技術。根據其中一範例’該ADC 203係一「超額取樣 (over-sampling)」ADC。利用超額取樣ADC，訊號被取樣的取樣頻率會遠高於外來訊號的頻寬或最高頻率的兩倍。結果係，所引入的量化雜訊（也就是’因四捨五入（r〇unding) 及/或無條件捨位（truncation)而在類比訊號值與量化數位值之間引起的差異）在可通過該轉換器的整個頻率範圍中會有平坦的功率頻譜密度分佈。根據本發明實施例所使用的一種已知類型的超額取樣 ADC為「三角積分（Sigma-Delta)」ADC。三角積分ADC會在必要的訊號頻帶上以一預設大額因數對所希訊號超額取樣。三角積分轉換器的特徵在於會在其輸出頻譜的上方部分中不成比例地產生更多量化雜訊。於探討轉換器的整個頻帶時，藉由以目標取樣率的某個預設倍數運作一三角積分ADC，並且對該經超額取樣的訊號進行低通遽波:降至較低的取樣率’便可以取得雜訊小於平均值的最終訊號。因此，使用三角積分ADC會取得較高的有效解析度。 15 1378677 在ADC 203上會運用功率最佳化技術來最佳化功率消耗，尤其是針對要降低功率需求的低頻帶訊號。此功率最佳化技術可能為取樣率相依；及/或相依於某種其它不同的系統特性，例如目前的廣播接收模式。此種相依式的最佳化技術通常係依據微控制器2〇2所產生的控制字碼的狀態而透過ADC 203裡面的區域解碼邏輯來施行。根據其中— 範例，「DCCG—MODE」控制字碼會在最大取樣率模武與最小取樣率模式之間適當地調整ADC偏壓條件的大小。依此方式’ ADC 203裡面的内部電路便會被設定成在它們有需要時消耗較多的功率’舉例來說，當操作在高取樣率時。根據另一範例’還會使用一合宜的控制字碼來取消兩個 ADC中其中一者（1路徑adc或Q路徑ADC)。此模式可能特別適用於以中頻（IF)為基礎的訊號接收，此時，並不需要用到混波器/濾波器方塊1 〇6中的雙通道I與q介面。根據其中一實施例，橋接器2〇會在該ADC 203的前端處併入一位準偏移、衰減輸入緩衝器（圖中未顯示），舉例來 6dB的衰減輸入緩衝器，用以最佳化位於該調諧器 1 Λ ” 及該通常為低電壓的ADC 203之間的介面。此輸入緩衝裔亦能夠作用以限制被送入該ADC 203中的最大訊號位準。適用於數位無線電與電視廣播的先前已知廣播接收器通常係使用管線式的ADC施行方式。該些施行方式通常會 5 被輕合在該ADC四周的類比式自動增益控制（AGC) 避路來操作，以便在該ADC的動態範圍内有效地最大化訊 1378677 號佔有率（signal 〇CCUpanCy)。此等施行方式所達到的解析度通常會小於10個有效位元數（Effective Number 〇f Bits， ENOB)、而且若不使用複雜的校正技術與演算法貝"艮難在中低電壓的半導體技術之中施行。不過，為在接收器AGC方式中提供演算靈活性並且允許使用較高等待時間的agc迴路（由於USB介面等待時間的關係），ENOB解析度大於1〇會比較佳。根據本發明實施例的ADC 203的架構的主要訊號量化雜訊比（SQNR)在必要的最高資料速率處為1〇 6 ENOB。利用現代中低電壓半導體技術中的低精密性器件便可達成此目的，而且不需要使用複雜的校正技術與演算法。根據本發明的一較佳實施例，採用一種雙ADC部署，也就是：該等I分量路徑與q分量路徑的每一條路徑之中皆有一 ADC 203 ’該些ADC中每一者利用12X超額取樣率所提供的解析度通常會大於1〇個有效位元數（EN〇B) ^較佳的係，於必要時可以致能/解能此等兩個Adc中其中一者或兩者。 ADC輸出204會以合宜的形式被傳送至dsp 205。舉例來說，來自該ADC的輸出2〇4會以4位元、2補數之字碼被傳迗至DSP 205 ’以便進行後續的消除與數位濾波處理。圖5所示的係根據本發明實施例的數位訊號處理畜 (DSP)205的範例。被送往DSp 2〇5的輸入訊號係來自自 C 03的兩個輸出分量，也就是同相⑴分量以及正交⑴ 分量；以及來自時脈2〇8的時脈輸出訊到 17 1378677 (CK0UT_12X一DSP)，本文會參考圖7作更詳細說明。廣義言之，來自時脈208的時脈輸出訊號會依照需要而根據廣播接收模式來縮放ADC與DSP兩者的時脈速率。於DSP 205 之中，時脈管理模組602會提供相關的時脈訊號給DSP 205 的個別DSP元件604、606、608、以及610。下面的表格針對不同的廣播接收模式提供由調諧器時脈單元208所產生並且使用在ADC 203及DSP 205中的不同時脈速率的部分範例：廣播接收模式 CKOUT 12X『MHzl DVB 8MHz 109.7 DVB 7MHz 96 DVB 6MHz 82.3 DVB 5MHz 68.4 DAB 24.576 所接收自 ADC 203的同相（I)分量以及正交（Q)分量中每一者均會沿著DSP 205裡面的一預設路徑前進。根據其中一實施例，該路徑包括：一級聯積分-梳狀（CIC)濾波器 (cascaded integrator-comb(CIC)filter) 604 ; —第一有限脈衝響應（第一 FIR)濾波器606; —第二有限脈衝響應（第二 FIR)濾波器608 ;以及，視情況地一無限脈衝響應（IIR)濾波器610。該DSP 205還進一步包括一用於進行除錯與製造測試的DMT模組612。該級聯積分-梳狀（CIC)濾波器604係一種已知最佳種 1378677 類的有限脈衝響應濾波器，用以在外來訊號上有效地實施消除與内插作業。於此情況中，CIC 6〇4會經由一降頻轉換處理將一高速率、低解析度訊號轉換成一高解析度訊號。

有限脈衝響應（FIR)遽波器606、608會響應於一克式函數（Kronecker delta)輸入，「有限（finitely)」的原因係因為它們的響應會在有限數量的取樣區間中趨穩至零。第一有限脈衝響應濾波器606係一半頻帶濾波器（half band filter)。該半頻帶濾波器係一種特定類型的FIR濾波器，其中，轉換區（transition region)會居中於取樣率的四分之一處 (Fs/4)。明確地說，通帶（passband)的終點及阻帶（st〇pband) 的起點在任一惻上會等距分隔Fs/4 ^該第二有限脈衝響應濾波器係一全低通濾波器，其會讓某一頻帶通過並且衰減位於該頻帶以上的頻率。該等第一 FIR濾波器與第二FIR 濾波器係用於實施通道頻率濾波作用，以便清除不必要訊號能量中的外來I分量及Q分量。和有限脈衝響應（FIR)濾波器606、608不同的係，無限脈衝響應（IIR)濾波器6丨0具有内部回授並且可以持續無限地響應》此非必要的無限脈衝響應濾波器係使用在某些數位TV模式中’用以最小化/降低訊號干擾。因此’根據實施例的DSP 205濾波作用會針對訊號頻寬被適當地最佳化。為達此效果，可能會依據廣播接收器模式利用時脈208來縮放該DSP。圖6所示的係數位濾波作用之可縮放性作為—頻率函數的強度範例關係圖，本例中針對DAB模式、DVb_5mHz 1378677 模式、DVB-6MHZ 模式、DVB_7MHz 模式、以及 DVB 8mHz 模式來作說明。藉由使用時脈208來調整該DSP的時脈速率，便可以數位方式來過濾全部範圍的廣播頻率與標準。根據本發明實施例的DSP 205具有一濾波器貫穿模式，其會讓特定訊號（通常係窄頻帶訊號，舉例來說， ISDB-Tlseg、FM、AM、DRM)於「中頻」上貫穿該Dsp路徑’而不需要任何濾波作用。於該些模式中，由軟體解調變器30以軟體來施行最終的反轉（de_r〇tati〇n)與濾波作用會更有效。

再次參考圖4 ’時脈單元208會同步饋送訊號給ADC 203與DSP 205兩者。總的來說，於本文中由該adc所實施的資料轉換及由時脈208所實施的時脈產生可以統稱為資料轉換及時脈產生，並且簡寫成「DCCG」。根據本發明的一較佳貫施例，時脈208係一時脈倍乘鎖相迴路（pll)，舉例來說’具有一整合迴路渡波器215的第2類分數-N型 PLL 213。根據其中一範例的迴路滤波器21 5會使用一主動式電谷器乘法器（舉例來說，20X)，以便最小化該迴路渡波器中的矽面積。圖7所示的係時脈208的範例。時脈208包括一電壓控制振盪器（VCO) 2 17。根據其申一範例，該VCO 21 7係一 3級電阻器-電容器（rc)的環狀振盪器，其具有（NMOS FET) 變電容器類比調諸以及4位元數位粗略調諧功能》不過必要時可以使用其它類型的VCO，而且本發明的實施例不應觉限於此解釋性範例。時脈2 0 8還進一步包括一鎖相迴路 ^/8677 、回授计數器803’該鎖相迴路回授計數器進一步包括一固定式除2」CMOS預定標器8〇4，其後面則係一受控於多級雜訊整开> (MASH)結構806的5位元可程式化CMOS同步計數器805。該MASH的多個輸出會經由加總與延遲被結合，用以產生一二進制輸出’其寬度會相依於該mash的級數 (有時候稱為「階數」）。根據其中一範例，該MASH 8〇6係第一階20位元的MASH三角積分核心，其較佳的係運作籲在12MHz處用以提供該1X系統時脈約！ Hz的解析度。該時脈還包括一相位頻率偵測器（pFD)8〇8，其會比較兩個輸入訊號的相位，於本例中其中一個輸入訊號係來自鎖相迴路回授計數器803而另—個輸入訊號則係來自參考訊號（Fref= 12MHz)。該等輸出會被饋送至至少一低通濾波器215,其會讓低頻訊號通過但卻會衰減頻率高於預設截止頻率的ifl號。輸出訊號會被饋送至該電壓控制振盪器217。該VC0會提供一特定頻率的輸出時脈。根據一較佳實施參例，該輸出時脈端視廣播接收模式而落在範圍380至 490MHz之中。該VC0的輸出（其同樣會被回授至該鎖相迴路回授計數器803)會通過一可程式化除法器812，用以產生 s亥 ADC(CK0UT一 12X—ADC)、DSP(CK0UT 12X DSP)、以及DMT(除錯與製造測s式）功能（ck〇ut_12X DMT)的主時脈。根據一較佳實施例，該可程式化除法器812可以除以係數Μ ’其中Μ為下面整數中其中一者：4、6、16。不過，該些整數僅為本發明所k供的範例，必要時亦可以使用其它整數。其可能還會提供一測試時脈（TEST_CLK)以達測試 21 1378677 與診斷的目的。一合宜的篩選器會被用來選擇該 ADC(CK0UT_12X_ADC)、DSP(CK0UT_12X_DSP) ' 及 DMT(除錯與製造測試）（CK0UT_12X_DMT)或測試時脈 (TEST_CLK)的主時脈。因此在操作中，該相位頻率偵測器（PFD) 808會比較該固定的參考時脈（舉例來說，12MHz的參考時脈訊號）以及一衍生自鎖相迴路回授計數器803的可變「測量」時脈。時脈208還進一步包括一參考時脈振盪器221，用以從一外部晶體處提供一精確參考時脈。該參考振盪器221的操作為熟習本技術人士非常熟知，因此在本說明書中並不會作進一步詳細說明。該必要的M-除法器比例係由區域解碼邏輯依據一對應於廣播接收模式的字碼值（於本例中，其為DCCG_MODE字碼值）來選擇。該等MASH 806整數與分數組態位元係由 DCCG_INT及DCCG_FRAC控制字碼來設定。下表歹ij出以接收模式為基礎的PLL組態（也就是，經選定的VCO輸出頻率及Μ係數）及時脈輸出頻率的範例。 DCCG一MODE 標準 Μ 時脈208輸出(MHz) VCO 217頻率「CKOUT 12X」 (MHz) 4 DVB-8M 4 109.7 438.8 3 DVB-7M 4 96 384 2 DVB-6M 6 82.3 493.8 1 DVB-5M 6 68.4 410.4 0 DAB 16 24.576 393.216 1378677

、時脈倍乘PLL 208還擁有足以滿足該軟體解調變器演算法必要條件的調諧解析度，以達時序獲取與追蹤的目的不過，該謂諧解析度必要條件通常係藉由設計來達成，並且據此以高解析度的分數-N型架構為宜。圖8所示的係根據本發明一實施例的電腦介面2〇9的更詳細圖式。該電腦介面2〇9可運作用以接收來自Dsp2〇5 之經過處理的數位輸出訊號’並且進一步包括··一重調大小緩衝S 1001 ; 一屢縮緩衝器1〇〇3 ;以及一速率控制/封包

化模組1〇05。根據本發明的較佳實施例，資料係透過USB 2.0介面從橋接器2〇被傳送至電腦7〇。據此，於此情況令，電腦介面209可能還包括—刪特有介面⑽7。不過，必要時，亦可以使用其它協定特有的介自，舉例來說， FireWire 〇

資料通常係作為以系統的編碼正交分頻多工〜 =樣率進行運作的連續串流而從咖2〇5處抵達。介面2Q :確保此連續串流被封包化，以便透過，舉例來說，聰^ =其它合宜匯流排)而傳輸至電腦裝置7〇。根據本發明. =例，會在-雙級處理中來創造該些封被壓縮（必要的話）而且大小買针e ^ , 會重新調整，並且接著會被封菜成丰備傳送至電腦70的多個眘袓位元組的封包)。後者可以視A '。(舉例來說’多個102 且伤矣_。視為速率㈣與封包化」、ϋ 且係表不以OFDM取樣率w 合十疋的輪入速率）將資料（其可截會或可能不會被壓縮）寫入多子匕之中並且接著以USB i| 23 1378677 率（舉例來說，每125us有3072個位元組的封包大小叢發）將該等封包發送至電腦70的過程。從DSP 205處輸出的訊號會以時脈控制的方式被送入重調大小缓衝器1001之中，直到收集到一完整的「壓縮群」為止。一旦收集到第一個壓縮群之後，該重調大小緩衝器裡面的第二緩衝器便會被用來收集第二個壓縮群中的外來取樣，而第一個壓縮群則會被傳送至壓縮緩衝器1 〇〇3以便進行處理。圖9A所示的係根據本發明一實施例所實行之可能的壓縮處理的範例。在從重調大小緩衝器i 00 i處收到一輸出時，壓縮緩衝器1003便會對該壓縮群套用一可組態設定的壓縮處理》根據圖9中所示的範例，壓縮群9〇 1係一 8個 DSP取樣的區塊（換言之，該等I與Q DSP路徑中每一條路仏為4個取樣率取樣）’而該壓縮邏輯則會用以將每一個取樣的位元寬度從12位元901縮減至1 〇位元904。在圖9A 中’以位元b〇至b"來表示該等12位元取樣。根據本範例所運用的演算法會先在該壓縮群裡面找出具有最大強度的取樣接著會由一比較器對被送回的強度和兩個預設臨界值（舉例來說，29、21〇)中其中一個臨界值作比較，用以決定哪些位70可以安全地被棄置。倘若該強度在較高臨界值之上的話，那麼2個最低有效位元便會被棄置，剩餘位元如圖9A中的陰影區、至^!所示。倘若該強度在較低臨界值之下的話，那麼2個最高有效位元便會被棄置，剩餘位元則如圖9A中的陰影區b〇至h所示。不然如果判定該強 IS1 24 137.8677 χ為中間值並且最高有效位元與最低有效位元各被棄置一個的話，則剩餘位元便如圖9A中的陰影區卜至所示。圖9A中為達解釋目的，雖然該等可能壓縮處理中的每—者被·4不在單一壓缩群上；不過實際上，該等可能壓縮處理中僅有者會在單一壓縮群901的每一位位元上被實行。因此，該等陰影區中每—者皆會構成—可能的替代例。其還會針對每一個取樣群904產生-2位&塵縮係數（舉例^

5 〇 1 2)905(其代表經由該壓縮處理被選出的位元），乂便讓該等取樣會在主機中被正確地解壓縮。此比較的結果會決定哪些位元被選擇要在群904中進行USB傳送。下表中^例說明該壓縮處理的結果。

段界值 ----- 被選擇的位元壓縮係數最大強度(F)^2ig b[H：21 29$最大強度(f)<210 2 mm_ 1 最大強度(F)<29 ------ ------- b[9:〇l__ ^_J 因此，根據廣播接收模式為DVB 8MHz的其中一個範例此C縮技術會讓必要的資料速率下降4 Mbytes/s :從約 27.43 Mbytes/sT 降至約 23 43 μ — ” 根據本發明的其中_ 、肀貫施例，當以在一預設數值上產生資料速率的取樣率進适仃切作（舉例來說，大於24.19: bytes /s)時，一定 ® m 要套用壓縮方能確保在單一高頻寬USE 末端上會有穩健的傳误 A 不過’當資料速率較低時，便可月匕不需要用到壓縮並且可以略過壓縮緩衝器1〇〇3。倘 25 1378677 若該壓縮緩衝器判定資料速率在預設數值 …92㈣es/s)以下的話，其便會讓資料通過而進壓縮。 I亩疋π 速率控制/封包化模組1005會封裝資料以便在刪介面1007上傳送至電腦70。一般來說，枘芸故鐵 ^ 奴來說，倘右改變調諧器10 橋接器2〇的可控制態樣的話，舉例來說，改變增益或頻率，使用USB便會右n 1A 一便會有問題，因為該USB介面係非決定性的’所以難以施行一姑在丨、控制23路。根據本發明的實施例，當資料被封裝以進行傳# _ 得送時控制指令辨識符會被放置在封

包標頭部分906之中。浐舍伤士私士 T 甲圮會促成駐存於電腦70的主處理5| 制器1101去監視控制指令並且閉合該控制迴路/ 倾!Γ所示的絲據本發明實施例之資料封包的範例。二匕括一封包標頭部分9〇6 ;複數個10位元取樣群

9〇4(在圖中所示的範射，…位元取樣群);以J 於該等取樣群中每一者的滿叙加。及用复數個2位兀壓縮係數905，用以在主機中達到正確解壓縮的幻根據較佳實施例，資料封匕為-適用於USB資料傳送的1〇24位元組封包。该標頭部分906含有用w处*如 ^ 3有用以代表調諧器10及/或橋接器中可控制態樣的目前狀離〜、之一或多個控制指示符。範例包含但是並不受限於：增益〇曰&值混波器/濾波器106的頻率扠疋值、ADC 203的取樣頻率、斗，曰 2〇 ^ ^ 或疋調諧器10及/或橋接器 2〇的任何其它可控制態樣。現在參考圖1〇，駐存在雷也丨。。11Λ 仔在電腦7"的主處理器包括一控

制盗1101(其係以代碼或A R 方式來設計），用以經由微控 m 26 1378677 - 制器202來控制調諧器10及/或橋接器20的態樣。當控制指令被發送至調諧器10及/或橋接器20時（舉例來說Y :以改變混波器/濾波器106的頻率設定值），控制器11 〇 1便會透過電腦介面209發送一合宜的指令給微控制器2〇2，其會政佈一控制指令給相關的系統器件。該控制器11 〇 1還進一步包括一日誌1102。當控制器1101發送一控制指令時其同時會將該指令記錄在日誌、1102之中。#資料如同參考圖籲 9B所述被封裝時，該標頭部分906便會含有用以代表調諧盗10及/或橋接器20中可控制態樣的目前狀態的一或多個指示符。舉例來說，一標頭部分可能含有一用以代表混波器/濾波器106之目前頻率設定值的指示符。該控制器1 可以運作用以將該標頭部分906中調諧器1〇及/或橋接器 20之可控制態樣的目前狀態比較於被記錄在日誌ιι〇2中由資料發出的狀態《倘若兩份資訊一致的話，其便會判定該指令已經成功地被執行並且可以發送下一個指令、並且據 φ 以利用新資訊來更新該日誌。所以，本發明的實施例會克服因USB上面之控制指令的非決定性特性所引起的問題。根據一替代實施例，其並不會產生一控制資訊日誌用來比較資料封包標頭中所含的資訊，相反地，控制器11〇 ^ 可能會在發出下一個控制指令之前先等待一段預設的時間，其前提為：在經過該段預設時間之後，該控制指令會成功地被執行。一旦資料被封裝，其便適合透過特定的USB介面i 〇〇7 傳送至電腦70。該USB介面1007包括至少下面已知器件： 27 1378677 一序列式介面引擎簡，其具有一相關聯的記憶體ι〇ιι，該引擎會處置USB 2·〇系統中大部分的通訊協定；uSB 2 〇收發器巨單it介面（UTMDHH3，用以在高速（4_Hz)usb 2.0收發器1021與序列式介面引擎1〇〇9(其會運轉某一裝置晶片間（HSIC) 。熟習本技術的USB 2.0協定）之間提供一標準化介面；高速器件1020 ’用以支援一替代的USB實體介面的人士便會明白該些器件中每一者的確實功能與施行細節，因此將不在本說明書令作進一步說明。

在經過壓縮及/或封裝並且透過饋送路徑1〇3〇、1〇4〇在一合宜資料路徑上被傳送至電腦7〇後，該等資料封包便會被軟體解調變器30接收以進行解調變。該等饋送路徑 1030、1040還可運用以接收從電腦7〇反向送回的資料，以便控制橋接器20及/或調諧器1〇的態樣。在電腦7〇中資料係由一相配介面來接收/傳送，本例♦係一 usb介面。於先前已知的接收器系統中，一解調變器電路通常係被用來從-外來訊號的載波處還原資訊内纟。不過，本發

明並未利用硬體解調變器，確地說，本發明實施例的軟體解調變器30係利用電腦7G中通用處理器的處理功月匕’以便利用一或多個合宜的軟體處理纟解調變該外來訊號。圖1 〇所不的係根據本發明一實施例的軟體解調變器 300的更詳細圖式。來自電腦介面209的外來訊號會先進行 ofdm(正交分頻多工）解調變。〇fdm解調變器"〇3包括一同步窃1104以及一快速傅立葉轉換(FFT)模組"〇6。該訊 IS1 28 1378677 號接著會進行錯誤修正。一般來版术說，錯誤修正模組n〇8包括下面之中的一或多者：維特比（viterbi)模組i i 〇8，解交錯模組111〇;里德-所羅門模組1112;解擾碼模組⑴4;及/ 或多協定囊封(则)解碼器模組"16。胸解碼器"“會被設計成一資料連結層而特別用黍滲亏圳用來處理DVB-H協定所規定的特徵。對DVB-Η來說’ MPE解踽考η】π办辨嗎益1116還進—步包括一傳輸串流（TS)解多工器U18以及及正向錯誤修正FEC模組 1 1 2 0。傳輸串流係一種用於音植、相叶於s頻、視訊、以及資料的通訊協疋’其被規定為MPEG-2標進沾 ar八琛罕的一部分以便允許對數位視訊與音頻進行多工處理並且用用以同步化輸出。該TS解多工器1118會實施必要的多工虛夕慝理與同步化。正向錯誤修正 FEC模組112〇提供—用於資料的錯誤控制元件。 -旦在電腦70中由通用主處理器完成解調變之後，該輸出便會經由—合宜的解碼器（舉例來說，從-組合宜的解碼器中所選出）被提供給顯示裝置與聲音裝置。藉由將解調變的負擔轉移給電腦7〇中的通用處理器之後’由於能夠進行組態設定以便接收任何廣播標準，所以本發明實施例的軟體解調變器在裎 _ 啲殳态在扼冋靈活性方面會優於先前技術。本發明的廣播接收哭έ 播按收益系統並非國家或頻帶特有的’而且軟體解調變器3〇因為々个*要私購解調變器硬體，所以省去了先前的硬體成本 * 1篮成枣k便有可能節省設備的尺寸及其製造成本。再者，本於明的音不知月的貫施例還提供一種通用的解決方案而且無需地區性的產〇而吧L_ /玍的屋口口。此外，只要軟體改變便 29 1378677 可升級（包含升級至未來的廣播標準）該軟體解調變器3〇。熟習本技術的人士便會明白，本文雖然已經說明過用於實施本發明的最佳模式並且於必要處說明過其它模式；不過’本發明不應受限於此較佳實施例說明中所揭示的特疋配置與方法。熟習本技術的人士便會瞭解本發明在不多不同類型的接收器系統中有著廣大的應用範圍，並且會瞭解本揭示内容中所述之本發明的實施例可以進行廣大範圍的修正而不會脫離隨附申請專利範圍尹所定義之發明性概念。舉例來說，本發明的實施例可以使用在Gps以及其它資料接收應用中。【圖式簡單說明】對更瞭解本發明及如何將其付諸實現，前面已經透過範例說明的方式參考下面的隨附圖式，其中：圖1所示的係本發明的廣播接收器系統的一實施例；圖2所示的係調諧器10的範例；。…圖3所示的係本發明的一實施例，其中由調諧器時脈單7L 108所產生的時脈係從三個vc〇令其中—者處所衍生出來；圖4所不的係根據本發明一實施例的橋接器⑽的更詳細圖式；圖5所示㈣根據本發明實施例的數位訊號處理器 (DSP)的更詳細圖式；圖所不的係數位遽波作用之可縮放性作為一頻率函 30 1378677 數的強度範例關係圖，本例中針對dab 模式、DVB-6MHz模式' DVB-7MHz模式模式來作說明；

模式 ' DVB-5MHZ 、以及 DVB-8MHZ 圖7所示的係時脈208的範例；

圖8所示的係電腦介面2〇9的範例；圖9A所示的係根據本發明一實施例所實行理的範例；之可行壓縮

圖9B所示的係根據本發明實施例之資料封包的範例；圖10所示的係根據本發明一更§羊細圖式。實％例的軟胃解調變器的

【主要元件符號說明】 10 調諧器 20 橋接器（調諧器至解調變器橋接電路） 30 軟體解調變器 50 電腦資料連接線 60 天線 70 計算裝置/電腦 102 天線介面 103 放大器 104 低頻輸入/低頻天線輸入 105 南頻輸入/南頻天線輸入 106 混波器/濾波器方塊 31 1378677 107 調諧器時脈 108 調諧器時脈單元 109 額外的頻率混波器 111,112 電壓控制振盪器（VCO) 115 分數-N型合成PLL 117 一對濾波器 118 放大器 120 調諧器控制器 201 調諧器介面 202 微控制器 203 雙類比至數位轉換器（ADC) 204 ADC輸出 205 數位訊號處理器（DSP) 206 頻率合成器模組 207 時脈產生器 208 橋接器時脈 209 電腦介面 213 第2類分數-N型PLL 215 整合迴珞濾波器/低通濾波器 217 電壓控制振盪器 220 功率管理模組 221 參考時脈振盪器 301 電壓控制振盪器（VCO) 302 可程式化除N除法器

[S 3 32 1378677 303 一對混波器 304 控制邏輯 602 時脈管理模組 604 級聯積分-梳狀（CIC)濾波器 606 第一有限脈衝響應（第一 FIR)濾波器 608 第二有限脈衝響應（第二FIR)濾波器 610 無限脈衝響應（IIR)濾波器 612 DMT模組

803 鎖相迴路回授計數器 804 固定式「除2」CMOS預定標器 805 5位元可程式化CMOS同步計數器 806 多級雜訊整形（MASH)結構 808 相位頻率偵測器 812 可程式化除法器 901 壓縮群

904 取樣群 905 2位元壓縮係數 906 封包標頭部分 1001 重調大小緩衝器 1003 壓縮緩衝器 1005 速率控制/封包化模組 1007 USB特有介面 1009 序列式介面引擎 1011 相關聯的記憶體 33 1378677 1013 USB 2.0收發器巨單元介面（UTMI) 1020 高速晶片間（HSIC)器件 1021 USB 2.0 收發器 1030，1040饋送路徑 1101 控制器 1102 日誌 1103 OFDM解調變器 1104 同步器

1106 快速傅立葉轉換（FFT)模組 1108 維特比（viterbi)模組 1110 解交錯模組 1112 里德-所羅門模組 1114 解擾碼模組 1116 多協定囊封（MPE)解碼器 1118 傳輸串流（TS)解多工器

1120 正向錯誤修正（FEC)模組

Fref 參考訊號 I 同相分量 Q 正交分量 IS 1 34

Claims

1378677 101年4月丨9曰修正替換頁七、申請專利範圍： 1. 一種被配置W以連接在⑷—廣播接收器調譜器與相關聯電路系統及(b) 一通用電腦裝置之間以用於一产接電路的介面電路，其中⑷該廣播接收器調譜器與相關^電路糸統係用於接收與處理廣播無線電頻率訊號，叩）該通用 T腦裝置係利用軟體解調變代碼來程式化，該軟體解調變馬會被配置成用以將一通用處理器致力於訊號解調變功 :4廣播接收器㈣器被配置錢由該橋接電路以接收 ^該通用電腦處理器之控制指令4該橋接電路被配置 j將该廣播接收器調諸器之可控制態樣的目前狀態之指示付發送到該通用電腦裝置，該介面電路包括：一資料介面，包括一封包化緩衝器，經連接用以接位訊號取樣資料，來自該廣播接收器㈣器與相關聯電路系統的訊號路徑、以及（π)控制設^值的指示符在取得該取樣資料期間所被施加至該廣播接收器調譜器之一或多 :固了組態没定器件，該封包化緩衝器可運作用以建構多個 =包’該等封包包括多個取樣資料區塊及載有該等控制設疋值之指示符的標頭資訊；以及一控制介面，其會被配置成用以從在該通用上執行的調譜器控制代瑪處接收多個控制指令；、。亥介面被配置成用以連接至該該橋接電路之一微控制二入乂微控制器可運作用以從該控制介面處接收該等控制 :令、並且將對應的控制設定值散佈至該廣播接收器調諧裔與相關聯電路系統中的可組態設定器件，該微控制器還 35 可運作用器。 101年4月丨9曰修正替換真提供相關控制設定值的指示符給該封包化緩衝 2. 如申請專利範圍第1項之介面電路，其中該等相關料®疋值的指示符包括套用在該訊號取樣資料的，枓取樣率指示符。 3. 如申請專利範圍第1或2項之介面電路，其中該㈣關控制叹疋值的指示符包括套用在該訊號取樣資料的調^ 器頻率指示符。

4_如申凊專利範圍第1或2項之介面電路，其中該等相關控制设定值的指示符包括套用在該訊號取樣資料的調諧器增益指示符。 5·如申請專利範圍第1或2項之介面電路，其包括一被連接在下面兩者之間的壓縮緩衝器，⑴該廣播接收器調諧器與相關聯電路系統、以及（ii)該封包化緩衝器。 6. 如申請專利範圍第5項之介面電路，其中該微控制器係相依於該介面電路與該通用電腦裝置之間的資料傳輸速率是否超過預設臨界速率來解能或致能壓縮。 7. 如申請專利範圍第5項之介面電路，其中該壓縮緩衝器與相關聯邏輯會施行一位元刪除（bit dropping)演算法。 8. 如申請專利範圍第1或2項之介面電路，其包括一被部署在該介面電路與該通用電腦裝置之間的標準電腦介面。 9 ·如申請專利範圍第8項之介面電珞’其中該標準電腦介面係一 USB介面。 36 1378677 丨〇丨年4月19曰修正替換頁 ίο.種被配置成用以從運行在一通用電腦上之電腦代碼接收控制指令並且被配置成用以連接在⑷一解調變=及 (b)-介面電路之間的介面中⑷該解調變器係以軟體被施行在該通用電腦裝置上、而（b)該介面電路和用於接收廣播訊號之一分離的硬體調諧器相關聯，該介面電路作為2 該解調變器和該通用電腦裝置之間的一橋接電路的—構件，該硬體調諧器被配置成經由該橋接電路以接收來自該通用電腦裝置之控制指令，且該橋接電路被配置成將二體調諧器之可控制態樣的目前狀態之指示符發送到主機電腦，該介面包括：一資料介面，用以接收包含標頭資訊之已封包的訊號取樣資料，6玄標頭資訊包括在取得該取樣資料期間會被套用的控制設定值指示符；一控制介面，其可運作用以接收來自調諧器控制代碼的多個控制指令’來設定可組態設定調譜器器件的控制輸入、並且還進一步可運作用以將該等控制指令轉送給和該調譜器電路系統相關聯的一互補介面；調諧器控制代碼，其可運作用以發出希望改變該調諧器電路系統中一可組態設定器件之控制設定值的控制指令；以及一封包監視模組’其可運作用以偵測對於該硬體調諸器之可組態設定器件的控制設定值指示符、並且予以和至乂一個已發出指令的一日I志作比較，用以判斷由該調諧器控制代瑪所發出的指令何時在該調諧器電路系統的可組態 37 !378677 101年4月19日修正替換頁設定器件處被施行。 1 1 .如申請專利範圍第1 0項之介面’其中該調諧器控制代碼會被配置成用以發出多個套用至和該調諧器電路相關聯的一類比至數位轉換器的指令，而被偵測到的指示符包括套用在該訊號取樣資料的一資料取樣率。 12.如申請專利範圍第1〇項之介面，其中該調諧器控制代碼會被配置成用以發出多個套用至該硬體調諧器之頻率 ^擇的指令’而被偵測到的指示符包括套用在該訊號取樣資料的調諧器頻率。 · 1 3 ·如申晴專利範圍第丨〇項之介面，其中該調諧器控制 =碼會被配置成用以發出多個和該硬體調諧器之放大器增益有關的指令，而被偵測到的指示符包括套用在該訊號取樣資料的增益值。 14 ·如申w專利範圍第丨〇項之介面，其中該硬體調諧器與調變器能夠處理TV廣播訊號。

八、圖式： (如次頁） 38