CN102047653A

CN102047653A - 广播接收器系统

Info

Publication number: CN102047653A
Application number: CN2009801202489A
Authority: CN
Inventors: K·阿卢瓦利亚; S·阿特金森; D·布丁; A·伊顿
Original assignee: Mirics Semiconductor Ltd
Current assignee: Mirics Semiconductor Ltd
Priority date: 2008-05-28
Filing date: 2009-01-08
Publication date: 2011-05-04
Also published as: US8310601B2; JP2011524668A; TW201001960A; EP2279564A1; GB2460417B; TWI378677B; WO2009144436A1; US20110096241A1; BRPI0912350A2; GB0809633D0; GB2460417A

Abstract

接口电路，其被配置用于连接在(a)用于接收和处理广播无线电频率信号的广播接收器调谐器及相关联的线路，和(b)以软件解调代码编程的通用计算机设备之间，所述软件解调代码被配置用于使通用处理器参与信号解调功能，所述接口电路包括：数据接口，其包括打包缓冲器，所述打包缓冲器被连接用于接收：(i)来自所述调谐器及相关联的线路的信号路径的数字信号采样数据，和(ii)控制设置的指示，所述控制设置在所述采样数据的获取期间被应用于一个或多个可配置部件，所述打包缓冲器可操作用于构建包，所述包包括由采样数据和携载所述控制设置指示的首部信息构成的块；控制接口，其被配置用于从运行在所述通用计算机设备上的调谐器控制代码接收控制指令；以及微控制器，其可操作用于从所述控制接口接收所述控制指令，并且将对应的控制设置分配给所述调谐器及相关联的线路的可配置部件，所述微控制器还可操作用于将相应的控制设置的指示供应给所述打包缓冲器。

Description

广播接收器系统

技术领域

本发明一般地涉及广播接收器。更具体地，本发明的各个实施例涉及适于在所有已知频率和标准上接收数字无线电和电视广播的装置和方法，所述已知频率和标准的例子包括DAB、DVB和ATSC。

背景技术

电视(TV)和无线电是目前泛在的远程通信介质，其被用于使用无线电频率(RF)信号来广播和接收图像和/或声音。所有的电视和无线电采用一种或另一种形式的接收器系统。接收器是电子电路，其从天线接收其输入，使用一个或多个滤波器将所需要的信号与天线所拾取的其他信号分离，将所需要的信号放大到适于进一步处理的幅度，并且最后将信号解调和解码成终端使用者可消费的形式，例如声音、图片、数字数据等。

然而，不同的国家对于电视和无线电信号两者都使用不同类型的广播标准，其中大部分在不同程度上彼此不兼容。因此，接收器技术根据所使用的(一个或多个)广播标准在国家与国家之间广泛地不同。

对于模拟电视，在国家与国家之间有各式各样不同的标准。最普遍的模拟电视标准的例子是：PAL、NTSC和SECAM。全世界的数字电视(DTV)的情形可以说相比较而言更简单，其中大部分当前的数字电视系统使用基于MPEG-2多路复用数据流标准的MPEG-2视频编解码器。然而，数字标准在如何将MPEG-2流转换成广播信号以及最终如何将其解码用于观看的细节上显著地不同的事实使数字电视的情形变得复杂。

根据其传送DTV信号的一种标准是通过数字视频广播(DVB)，其代表一套国际公认的用于数字电视的开放标准。DVB系统使用各种途径来分配数字数据，包括通过卫星(DVB-S、DVB-S2和DVB-SH；还有用于经由SMATV分配的DVB-SMATV)；电缆(DVB-C)；地面电视(DVB-T、DVB-T2)和用于手持设备的数字地面电视(DVB-H)；以及使用DTT(DVB-MT)、MMDS(DVB-MC)和/或MVDS标准(DVB-MS)经由微波分配。

尽管DVB在欧洲广泛地被使用，北美使用ATSC(高级电视系统委员会)标准，而日本使用ISDB(集成服务数字广播)标准。这些标准中的每一个可以被用在不同的广播介质上，例如地面、电缆或卫星介质。根据介质使用不同的调制，例如用于地面传输的COFDM(编码正交频分复用)，用于电缆传输的QAM(正交幅度调制)和用于卫星传输的QPSK(正交相移键控)。

使用诸如AM和FM的模拟标准和诸如Eureka 147(标记为“DAB”)、DAB+、HD Radio等的一系列数字标准的无线电的情形也类似。

在今天的数字广播市场上所使用的许多不兼容的广播传输标准要求制造专用的接收器，该专用的接收机使用专用的算法来执行接收到的数字信号的必要处理(解调、纠错、解码等)。然而，出于许多原因，具有众多专用解决方案是不合需要的。例如，为每种标准定制接收器硬件增加了开发成本并且最终意味着每个单独的产品被限制于一种标准，常常仅在一个区域中可操作。结果是当前已知的技术通常是不灵活的并且制造昂贵。

没有当前已知的技术提供多标准广播接收器，其可与任何全球的传输标准兼容并且易于被升级到将来的标准。此外，没有当前已知的技术提供广播接收器，其采用通用的计算机硬件以便有效地减小开发、制造和实现的成本。

发明内容

根据本发明的实施例，提供了如在随附的权利要求中所陈述的电路、系统、方法和计算机代码。

根据本发明的一个实施例，提供接口电路，其被配置用于连接在(a)用于接收和处理广播无线电频率信号的广播接收器调谐器及相关联的线路(circuitry)，和(b)以软件解调代码编程的通用计算机设备之间，所述软件解调代码被配置用于使通用处理器参与(engage in)信号解调功能(function)。所述接口电路包括：数据接口，其包括打包缓冲器，所述打包缓冲器被连接用于接收：(i)来自所述调谐器及相关联的线路的信号路径的数字信号采样数据，和(ii)控制设置的指示，所述控制设置在所述采样数据的获取期间被应用于一个或多个可配置部件，所述打包缓冲器可操作用于构建包，所述包包括由采样数据和携载所述控制设置指示的首部信息构成的块；控制接口，其被配置用于从运行在所述通用计算机设备上的调谐器控制代码接收控制指令；以及微控制器，其可操作用于从所述控制接口接收所述控制指令并且将对应的控制设置分配给所述调谐器及相关联的线路的可配置部件，所述微控制器还可操作用于将相应的控制设置的指示供应给所述打包缓冲器。

根据本发明的另一实施例，所述相应的控制设置的指示包括相对于所述信号采样数据应用的数据采样速率指示。

根据本发明的另一实施例，所述相应的控制设置的指示包括相对于信号采样数据应用的调谐器频率指示。

根据本发明的另一实施例，所述相应的控制设置的指示包括相对于信号采样数据应用的调谐器增益指示。

根据本发明的另一实施例，所述接口电路还包括连接在(i)所述调谐器及相关联的线路和(ii)所述打包缓冲器之间的压缩缓冲器。

根据本发明的另一实施例，所述微控制器能够根据所述接口电路和所述通用计算机设备之间的数据传输速率是否超出预定门限速率而禁用或使能所述压缩。

根据本发明的另一实施例，所述压缩缓冲器及相关联的逻辑实现位丢弃(bit dropping)算法。

根据本发明的另一实施例，所述接口电路还包括被设置在所述接口电路和所述通用计算设备之间的标准计算机接口。

根据本发明的另一实施例，所述标准计算机接口是USB接口。

根据本发明的一个实施例，提供接口，该接口至少部分地以计算机代码来实现并且被配置用于连接在(a)所述通用计算设备上以软件实现的解调器和(b)与用于接收广播信号的独立的硬件调谐器相关联的接口电路之间。所述接口包括：数据接口，其用于接收包括首部信息的打包信号采样数据，所述首部信息包括在所述采样数据的获取期间被应用的控制设置指示；控制接口，其可操作用于从调谐器控制代码接收控制指令，设置可配置的调谐器部件的控制输入，并且还可操作用于将所述控制指令转发到与所述调谐器线路相关联的互补接口；调谐器控制代码，其可操作用于发出控制指令，所述控制指令旨在改变所述调谐器线路的可配置部件的控制设置；至少一个所发出的指令的日志；以及包监测模块，其可操作用于检测用于所述调谐器的可配置部件的控制设置指示，并且将它们与所述日志比较以确定所述调谐器控制代码所发出的指令何时已在所述调谐器线路的可配置部件上被实现。

根据本发明的一个实施例，提供接口，该接口至少部分地以计算机代码来实现并且被配置用于连接在(a)所述通用计算设备上以软件实现的解调器和(b)与用于接收广播信号的独立的硬件调谐器相关联的接口电路之间。所述接口包括：数据接口，其用于接收包括首部信息的打包信号采样数据，所述首部信息包括在所述采样数据的获取期间被应用的控制设置指示；控制接口，其可操作用于从调谐器控制代码接收控制指令，设置可配置的调谐器部件的控制输入，并且还可操作用于将所述控制指令转发到与所述调谐器线路相关联的互补接口；调谐器控制代码，其可操作用于发出控制指令，所述控制指令旨在改变所述调谐器线路的可配置部件的控制设置；定时器模块，其自指令发出以后记录时间，可操作用于确定所述调谐器控制代码所发出的指令已在发出之后的预定周期在所述调谐器线路的可配置部件上被实现。

根据本发明的另一实施例，所述调谐器控制代码被配置用于发出应用于与所述调谐器电路相关联的模拟到数字转换器的指令，并且检测到的指示包括相对于所述信号采样数据应用的数据采样速率。

根据本发明的另一实施例，所述调谐器控制代码被配置用于发出应用于所述调谐器的频率选择的指令，并且检测到的指示包括相对于所述信号采样数据应用的调谐器频率。

根据本发明的另一实施例，所述调谐器控制代码被配置用于发出涉及所述调谐器的放大器增益的指令，并且检测到的指示包括相对于所述信号采样数据应用的增益值。

根据本发明的另一实施例，所述调谐器和解调器能够处理电视广播信号。

附图说明

为更好地理解本发明以及理解可以如何同样地实现本发明，现在将仅通过举例的方式对附图进行参考，其中：

图1示出本发明的广播接收器系统的实施例；

图2示出调谐器10的例子；

图3示出本发明的实施例，其中从三个VCO中的一个获得由调谐器时钟单元108产生的时钟；

图4示出根据本发明的实施例的桥20的更多细节；

图5示出根据本发明的实施例的数字信号处理器(DSP)的更多细节；

图6示出示例图表，其示意数字滤波就幅度而言作为频率的函数的可扩缩性(scalability)，在本例中针对DAB、DVB-5MHz、DVB-6MHz、DVB-7MHz以及DVB-8MHz模式；

图7示出时钟208的例子；

图8示出计算机接口209的例子；

图9A示出根据本发明的实施例所执行的可能的压缩过程的例子；

图9B示出根据本发明的实施例的数据包的例子；以及

图10示出根据本发明的实施例的软件解调器的更多细节。

具体实施例

本领域技术人员将理解的是，尽管本公开描述被认为是最佳模式的内容并且在恰当的地方描述了执行本发明的其他模式，本发明不应被限制于在对优选实施例的这种说明中所公开的特定配置和方法。

图1示出本发明的广播接收器系统的实施例。该广播接收器系统包括：调谐器10、调谐器到解调器的桥接电路(“桥”)20和软件解调器30。在此所使用的术语“桥”或“桥接电路”应当被看作是指在模拟调谐器和解调器之间所设置的任何电路。根据一个实施例，如图1所示，调谐器10、桥20和软件解调器30被设置为包括三个独立部件的模块化系统，通过合适的数据连接将它们可操作地链接。根据另一个实施例，调谐器10和桥20可以被合并到单个模块中，例如使调谐器和桥的元件位于同一芯片上。根据还有另一实施例，硬件部件调谐器10和桥20中的每一个可以被合并到单个模块中，例如PC扩展设备(诸如PCI高速卡、迷你卡或USB设备)，或者位于例如计算机主板上的专用计算机芯片。根据一个实施例，本发明的广播接收器系统被加到移动设备上，诸如移动电话。

先前已知的广播接收器技术通常被设置有用于接收广播信号的硬件调谐器，以及专用硬件解调器，该专用硬件解调器被用于从到来的无线电频率信号的载波中恢复信息内容。然而，这些先前已知的技术由于硬件解调器部件的成本而制造昂贵，并且通常被限制于仅根据单个广播标准来操作。

在本发明的实施例中，软件解调器30可操作用于使用计算设备70上的一个或多个通用微处理器的处理能力，从而将处理负担从专用的解调器硬件转移到软件。所述计算设备70通常是具有一个或多个适于这种任务的通用微处理器的台式计算机、膝上型计算机或其他类似的设备。

在图1中还示出了连接到调谐器10的天线60，该天线用于接收模拟或数字广播信号，通常是无线电或电视传输信号。尽管仅示出单个天线，根据某些实施例，不止一个天线可以连接到调谐器10，允许例如双天线实现以得到提高的信号强度，或者允许不同的天线类型同时地或交替地连接到调谐器。

广播接收器系统还包括桥20和计算机70之间的计算机数据连接50。该计算机数据连接50可以是任何合适的计算机接口，例如串行接口，诸如USB、火线(FireWire)等等。

图2示出调谐器10的更多细节。广泛而言，调谐器10可操作用于检测无线电频率(RF)信号，然后将它们放大并且转换为适于进一步处理的形式。相应地，调谐器10还包括具有一个或多个低频输入104和一个或多个高频输入105的天线接口102，每个输入能够连接到适于接收无线电频率信号并且支持大范围的广播频率的天线。在图2所示的例子中，低频天线输入104接收各个AM波段(band)的频率，而高频天线输入105接收VHF、波段3、波段4/5和L波段的无线电频率信号。根据优选实施例，调谐器接口支持从150kHz到1.9GHz的宽频谱覆盖，如在下表中所总结的那样：

名称	频率
		LW/MW/SW	150kHz-30MHz
VHF波段II	64-108MHz
		波段III	162-240MHz
波段IV/V	470-960MHz
		L波段	1450-1900MHz

本发明的实施例的调谐器10可操作用于通过接口102接收处于窄频率带宽和宽频率带宽两者的到来的信号。根据优选实施例，调谐器10支持选自以下各项中的一个或多个的带宽：＜200kHz、200kHz、300kHz、600kHz；1.536MHz；和/或5-8MHz。然而，可以根据需要支持其他带宽。

通过支持对上述频率和带宽的接收，调谐器10能与当前遍及全世界所使用的各种广播标准的任何信号频率和/或带宽兼容。所支持的广播标准的例子包括但不限于：T-DMB、DVB-T/H、ISDB-T、MediaFLO、DTMB、CMMB(UHF)、T-MMB、AM、FM、DRM、DAB、HD Radio。

贯穿本说明书，术语“广播接收模式”应被用于指被用于支持不同广播标准中的一个或多个的调谐器10、桥20和/或软件解调器30的具体配置中的每一种。

天线接口102典型地还在所述输入中的每一个上包括一个或多个放大器103，所述一个或多个放大器可操作用于提高无论什么频率或带宽的到来的无线电频率信号的幅度。通常，所述一个或多个放大器103是被设置用于放大天线60所捕获的信号的频带优化低噪声放大器(LNA)。所述LNA可以靠近天线输入被放置以使馈送路径上的损失最小，所述馈送路径将到来的信号传递给混频器/滤波器块106。尽管提供低噪声放大器作为例子，可以根据需要使用除低噪声放大器以外的其他放大器或者将其他放大器用作低噪声放大器的备选方案。

在到达混频器/滤波器106之前，可以使用附加的混频器109将输入信号变换为更理想的频率。对于低频输入信号，诸如到达低频输入104的AM信号，尤其是这样。调谐器时钟107包括上变频锁相环(PLL)驱动VCO 111。该VCO 111产生信号，该信号又连同来自天线接口102上的低噪声放大器的经放大的信号一起被供应给混频器109。在这点上，输入信号(尤其是低频信号)可以在传递给混频器/滤波器块106用于下变频和预先选择之前被上混频(up-mix)到更高的频率。

调谐器10还包括混频器/滤波器块106，用于在接口102处接收到的输入信号的下变频以及用于对想要的信号的预先选择。该混频器/滤波器块106在频率、滤波和增益方面是可配置的，并且可操作用于使用恰当的相位滤波器将接收到的输入信号分成同相(I)和正交(Q)分量。该混频器/滤波器块106包括以同相和正交振荡器信号驱动的一对混频器303，一对滤波器117，每个滤波器可由相关联的电阻和电容设置，所述相关联的电阻和电容允许粗带宽调节和细带宽调节两者，以及一个或多个可变放大器118。在一个实施例中，滤波器可以被配置为低通滤波器，或者在另一实施例中，它们可以利用I路径和Q路径之间的90度相位关系来产生复多相带通滤波器响应(complexpolyphase bandpass filter response)。在优选实施例中，使用低通响应还是使用带通响应的选择通过调谐器控制120是可选的。由于调谐器控制120从微控制器202接收指令，其也被用于控制调谐器10的可控的方面。

混频器/滤波器块106被调谐器时钟单元108内的VCO 112所产生的第二时钟驱动。在结构上，调谐器时钟单元108内的PLL类似于下面参考图4和7所描述的桥时钟208的PLL，但是调谐器时钟单元108在其实现细节上不同于桥时钟208，如下所述。

根据本发明的一个实施例，调谐器时钟单元108使用时钟倍频锁相环(PLL)，例如分数N(fractional-N)合成PLL 115。常规的合成器使用包含可编程的分频比的分频器的锁相环(PLL)，该分频器的分频比对于任何一个频率设置都被固定。然而，这样的合成器的频率分辨率通常受限于相位频率检测器的速率。因此如果使用5kHz的相位检测器速率，那么分辨率将被限制为5kHz。然而，本发明的实施例的广播接收器系统的分数N合成PLL布置提供更精细的频率控制。

从至少一个压控振荡器(VCO)112获得调谐器时钟单元108所产生的时钟。广泛而言，分数N PLL 115可操作用于将一个或多个VCO锁定到一频率，该频率是预定的基准频率的分数倍。在分数N PLL 115中，VCO从不正好“在频率上(on frequency)”。换句话说，其从不是基准频率的正好整数倍。在基准频率的一个周期中，VCO频率将呈现为高一定的量。在下一个周期中，VCO将呈现为低相等的量。分数NPLL 115因此将尝试增大(ramp up)VCO频率，然后在相位检测器的交替周期中减小VCO频率。

图3示出本发明的实施例，其中从三个VCO 301中的一个获得调谐器时钟单元108所产生的时钟，每个VCO 301能够覆盖预定的频率范围。根据一个实施例，第一VCO可以覆盖范围1800到2500MHz，第二VCO可以覆盖范围2400到3000MHz，而第三VCO可以覆盖范围2900到4000MHz。共同地，本例中的三个VCO因此能够提供覆盖频率范围1800到4000MHz的输出时钟。根据这种设置，控制逻辑304基于到来的信号的频率来确定适于产生恰当的信号以驱动混频器/滤波器块106的相应的VCO。

根据一个实施例的广播接收器系统可操作用于接收频率范围150kHz到1900MHz中的传输信号。由于对低频AM信号的上混频操作，F_in(如图3所示)可以从64MHz到1900MHz变化。通过使合适的可编程N分频器302位于所述三个VCO 301之后，有可能将上文所指示的范围中的任何到来的信号下变频(通过混频器303)。根据本例，整数N可以根据广播模式而分别取值为32、16、4或2，即波段2、波段3、波段4/5和L波段。然而，可以在恰当的地方使用其他整数。

调谐器10的输出是混频器/滤波器块106所产生的同相(I)和正交(Q)信号分量。相关联的I和Q信道路径可操作地连接到桥20上对等的I和Q输入，从而允许在调谐器10和桥20之间传送信道数据。然而，应当注意的是，根据一些例子，可能不一定要使用I和Q信道路径两者，在这种情况下，一个路径可以恰当地被旁路。对于到达混频器/滤波器106的零值或低值的中频(IF)样点尤其是这样。

图4示出根据本发明的实施例的桥20。该桥包括：调谐器接口201、微控制器202、双模拟到数字转换器(ADC)203、数字信号处理器(DSP)205、频率合成器模块206、时钟发生器207和计算机接口209。桥20还包括电源管理模块220，其向桥20的各个部件分配必要的电源和偏压基准。为了方便起见，频率合成器206和时钟发生器207将共同地被称为“所述时钟”208。参考图7来更详细地描述所述时钟。

与位于计算机70上并且被根据本发明的实施例的软件解调器30使用的通用微处理器相比，微控制器202是专用的片上处理器。该微控制器202经由馈送到控制120中的调谐器接口201连接到调谐器10；连接到桥20(控制模拟到数字转换器(ADC)203和数字信号处理器(DSP)205；以及通过合适的数据连接而连接到计算机接口209。

根据本发明的实施例，一旦微控制器202从主机计算机70接收控制指令，该微控制器就可操作用于将控制指令发送到调谐器10。这些指令的例子包括但不限于：通过在混频器/滤波器106中设置恰当的滤波来设置调谐器接收频率、设置一个或多个放大器118的增益、执行频带选择以及配置滤波器带宽。微控制器202还发送控制指令到ADC 203，例如设置采样频率，以及发送控制指令到DSP 205和/或计算机接口209。被发送到DSP 205和/或计算机接口209的指令的例子包括但不限于：打开/关闭压缩、配置速率控制、配置时钟速率以及通过发出合适的指令来配置DSP和/或计算机接口209的其他可控方面。

调谐器接口201支持双向数据通信。因此，不但允许微控制器与调谐器10连接，调谐器接口201还支持从调谐器10接收数据。如上参考图2所述的那样，调谐器10的输出是通过混频器/滤波器块106内的可编程滤波器所传递的来自天线接口102的输入信号的同相(I)和正交(Q)分量。在调谐器接口201处被接收之后，I和Q分量各自分别经由合适的传输路径被传递给模拟到数字转换器(ADC)203。根据优选实施例，I和Q分量的路径各自具有其自己的ADC。可选地，I和Q分量可以在到达ADC之前首先通过所述传输路径上的一个或多个附加的放大器。

如将为本领域的技术人员已知的那样，ADC(模拟到数字转换器)203是被用于将连续信号从输入电压或电流转换为离散的数字整数供数字处理的电子集成电路。在这种情况下，输入信号通常属于某类的广播传输信号。由ADC 203提供的数字输出可以根据需要利用不同的编码方案，例如Gray码、二进制补码或任何其他合适的编码方案。

根据一个例子，ADC 203是“过采样”ADC。使用过采样ADC，以显著高于到来的信号的带宽或最高频率的两倍的采样频率对信号进行采样。结果是，量化噪声(即模拟信号值和量化的数字值之间由于舍入和/或截断所引起的差)作为能够可维持地(viably)通过所述转换器的遍布在整个频率范围上的平的功率谱密度被引入。

根据本发明的实施例所使用的已知类型的过采样ADC是“Sigma-Delta”ADC。Sigma-Delta ADC在所需要的信号频带上根据预定的大因子对所需信号进行过采样。Sigma-Delta转换器的特征在于它们在它们的输出谱的上部产生不成比例地更多的量化噪声。当在转换器的整个频带上来考虑时，通过以目标采样速率的某个预定倍数运行所述Sigma-Delta ADC，并且对过采样的信号进行低通滤波使其降至较低的速率，有可能得到与平均值相比具有更少噪声的结果信号。因此使用Sigma-Delta ADC得到更高的有效分辨率。

在ADC 203上采用功率优化方案来优化功率消耗，尤其是对于低带宽信号，在低带宽信号中功率需求被减少。这种功率优化方案可以是依赖于采样速率的，和/或是依赖于某个其他变化的系统属性的，诸如当前的广播接收模式。这种依赖性的优化通常经由ADC 203内的本地解码逻辑基于微控制器202所产生的控制字的状态来实现。根据一个例子，“DCCG_MODE”控制字恰当地调整(scale)最大和最小采样速率模式之间的ADC偏压条件。这样，ADC 203内的内部电路被设置为消耗比例如在它们以高采样速率操作时需要消耗的更多的功率。根据另一例子，合适的控制字也被用于禁用(disable)两个ADC中的一个(或者I路径ADC或者Q路径ADC)。这个模式对基于中频(IF)的信号接收可能尤其有用，其中不需要出自混频器/滤波器块106的2信道I和Q接口。

根据一个实施例，桥20在ADC 203的前端处加入电平移动(levelshifting)、衰减输入缓冲器(未示出)，例如6dB衰减输入缓冲器，用于优化调谐器10和通常低电压的ADC 203之间的接口。这个输入缓冲器还可以起作用以限制到ADC 203中的最大信号电平。

适于数字无线电和电视广播的先前已知的广播接收器通常使用管道化ADC实现方式。这些实现方式通常与耦合在ADC周围的模拟自动增益控制(AGC)环路一起操作以有效地使ADC的动态范围内的信号占有率最大。这样的实现方式通常达到小于10位有效位数(ENOB)的分辨率，并且难以在不使用复杂的校准技术和算法的情况下用现代的低电压半导体技术来实现。然而，为在接收器AGC方式中提供算法灵活性并且虑及更高等待时间的AGC环路(由USB接口的等待时间引起)，大于10位的ENOB分辨率是优选的。根据本发明的实施例的ADC 203的架构的基本信号与量化噪声的比(SQNR)在所需要的最高数据速率处是10.6位ENOB。这以现代低电压半导体技术中的低精度部件来达到，而不需要复杂的校准技术和算法。

根据本发明的优选实施例，有双ADC设置，即在I和Q分量路径的每一个上有一个ADC 203，这些ADC中的每一个以12倍过采样速率提供大于10位的有效位数(ENOB)。优选地，这些双ADC中的一个或两个能够根据需要被使能/禁用。

以合适的形式将ADC输出204传递给DSP 205。例如，将来自ADC 204的输出作为4位、二进制补码的字传递给DSP 205，用于随后的抽取和数字滤波过程。

图5示出根据本发明的实施例的数字信号处理器(DSP)205的例子。到DSP 205的输入信号是来自ADC 203的两个输出分量，即同相(I)和正交(Q)分量，以及来自时钟208的时钟输出信号(CKOUT_12X_DSP)，将参考图7更详细地描述该时钟输出信号。广泛而言，来自时钟208的时钟输出信号被用于根据广播接收模式应要求(on demand)调整ADC和DSP两者的时钟速率。在DSP 205中，时钟管理模块602提供相应的时钟信号到DSP 205的单个DSP元件604、606、608和610。下表提供了从调谐器时钟单元208所产生的并且为不同的广播接收模式被用在ADC 203和DSP 205中的不同的时钟速率的一些例子：

广播接收模式	CKOUT_12X[MHz]
		DVB 8MHz	109.7
DVB 7MHz	96
		DVB 6MHz	82.3
DVB 5MHz	68.4

DAB

24.576

从ADC 203接收到的同相(I)和正交(Q)分量中的每一个沿着DSP205内的预定路径。根据一个实施例，该路径包括：级联积分梳状(CIC)滤波器604、第一有限脉冲响应(第一FIR)滤波器606、第二有限脉冲响应(第二FIR)滤波器608，以及可选地包括无限脉冲响应(IIR)滤波器610。DSP 205还包括用于调试及制造测试的DMT模块612。

级联积分梳状(CIC)滤波器604是用于在到来的信号上有效地执行抽取和插值的已知最优类别的有限脉冲响应滤波器。在这种情况下，CIC 604通过下变频过程将高速率、低分辨率的信号转换到高分辨率。

有限脉冲响应(FIR)滤波器606、608响应Kronecker delta输入，“有限”是因为它们的响应以有限数量个采样间隔稳定到零。第一有限脉冲响应滤波器606是半带滤波器。半带滤波器是特定类型的FIR滤波器，其中过渡区集中在四分之一采样速率(Fs/4)处。特别地，通带的末尾和阻带的开头在Fs/4的任一侧相等地间隔。第二有限脉冲响应滤波器是完全的低通滤波器，其使一个频带通过并且使在该频带以上的频率衰减。第一和第二FIR滤波器两者都被用于执行信道频率滤波，以清除具有不想要的信号能量的、到来的I和Q分量。

与有限脉冲响应(FIR)滤波器606、608相比，无限脉冲响应(IIR)滤波器610具有内部反馈并且可以无限地持续响应。这个可选的无限脉冲响应滤波器被用于一些数字电视模式以最小化/减小信号干扰。

因此，根据实施例的DSP 205滤波针对信号带宽被恰当地优化。为此目的，DSP能够基于广播接收器模式通过时钟208来调整。

图6示出示例图表，其示意数字滤波就幅度而言作为频率的函数的可扩缩性，在本例中针对DAB、DVB-5MHz、DVB-6MHz、DVB-7MHz和DVB-8MHz模式。通过使用时钟208来调节DSP的时钟速率，有可能数字地对广播频率和标准的整个范围进行滤波。

根据本发明的实施例的DSP 205具有滤波器通过(pass-through)模式，该模式允许某些信号在“中频”上通过DSP路径而不进行滤波，所述某些信号通常是窄带信号(例如ISDB-T1seg、FM、AM、DRM)。在这些模式中，通过软件解调器30在软件中实现最后的去旋转和滤波效率更高。

再次参见图4，时钟单元208同时地向ADC 203和DSP 205馈送。共同地，ADC所执行的数据转换和时钟208所执行的时钟生成在此可以被称为数据转换和时钟生成，并缩写为“DCCG”。根据本发明的优选实施例，时钟208是时钟倍频锁相环(PLL)，例如具有集成的环路滤波器215的2型分数N PLL 213。根据一个例子的环路滤波器215使用有源电容乘法器(例如20×)以使环路滤波器的硅面积最小化。

图7示出时钟208的例子。时钟208包括压控振荡器(VCO)217。根据一个例子，VCO 217是3级电阻-电容(RC)环形振荡器，其具有(NMOS FET)变容二极管模拟调谐和4位数字粗调谐。然而，可以根据需要使用其他类型的VCO，并且本发明的实施例不应当被限制于这个示意性的例子。时钟208还包括锁相环反馈计数器803，该锁相环反馈计数器还包括固定的“除2”CMOS预定标器804，在其之后是5位可编程CMOS同步计数器805，该同步计数器805由多级噪声整形(MASH)结构806控制。MASH的输出通过求和及延迟被合并以产生二进制输出，其宽度依赖于MASH的级(有时候称为“阶”)的数量。根据一个例子，MASH 806是3阶20位MASH delta-sigma核，优选地运行在12MHz以提供1倍系统时钟的大致1Hz的分辨率。

所述时钟还包括相位频率检测器(PFD)808，其比较两个输入信号的相位，在这种情况下一个来自锁相环反馈计数器803，而一个来自基准信号(F_REF＝12MHz)。输出被馈送到至少一个低通滤波器215，其使低频信号通过而使频率高于预定截止频率的信号衰减。输出信号被馈送到压控振荡器217。该VCO提供某个频率的输出时钟。根据优选实施例，该输出频率在380-490MHz的范围中，这取决于广播接收模式。该VCO的输出也被馈送回到锁相环反馈计数器803，所述输出通过可编程分频器812以产生用于ADC(CKOUT_12X_ADC)、DSP(CKOUT_12X_DSP)和DMT(调试及制造测试)功能(CKOUT_12X_DMT)的主时钟。根据优选实施例，可编程分频器812可以根据因子M来分频，其中M是以下整数中的一个：4、6、16。然而，这些只是作为例子被提供，可以根据需要使用其他整数。测试时钟(TEST_CLK)也可以被提供用于测试和诊断的目的。合适的选择器被用于为ADC(CKOUT_12X_ADC)、DSP(CKOUT_12X_DSP)和DMT(调试及制造测试)功能(CKOUT_12X_DMT)或测试时钟(TEST_CLK)选择主时钟。

这样，在操作中，相位频率检测器(PFD)808将固定的基准时钟(例如12MHz基准时钟信号)与从锁相环反馈计数器803获得的可变“测量”时钟比较。

所述时钟208还包括基准时钟振荡器221，其用于从外部晶振提供精确的基准时钟。基准振荡器221的操作对于本领域的技术人员来说是熟知的，并且将不在本说明书中进一步详细地描述。

所需要的M-分频器比是基于对应于广播接收模式的字的值通过本地解码逻辑来选择的，在本例中为DCCG_MODE字的值。MASH806整数和分数配置位通过DCCG_INT和DCCG_FRAC控制字来设置。按照接收模式的PLL配置(即被选择的VCO输出频率和M因子)和时钟输出频率的例子如下表所示。

时钟倍频PLL 208还具有调谐分辨率，该分辨率足以满足对于定时采集和跟踪的软件解调器算法要求。然而，调谐分辨率要求一般地通过设计来达到，并且相应地，高分辨率分数N构架是优选的。

图8示出根据本发明的计算机接口209的更多细节。该计算机接口209可操作用于接收来自DSP 205的经处理的数字输出信号，并且其还包括：大小可调缓冲器(resize buffer)1001、压缩缓冲器1003和速率控制/打包模块1005。根据本发明的优选实施例，数据经由USB 2.0接口从桥20被传送到计算机70。相应地，在这种情况下，计算机接口209还可以进一步包括USB专用接口1007。然而，可以在恰当的时候使用其他协议专用的接口，例如火线。

数据通常从DSP 205到达，作为以系统的编码正交频分复用(COFDM)采样速率运行的连续的流。接口209确保这个连续的流被打包用于到计算机设备70的传输，例如经由USB(或某个其他合适的总线)。根据本发明的实施例，创建这些包是个两级过程：首先，数据被压缩(如果有需要)并且被调整大小，并且接着被装进数据包中(例如1024字节的包)，为到计算机70的传输做好准备。后者可以被看作“速率控制和打包”并且指的是以OFDM采样速率(恒定输入速率)将数据(其可以或者可以不被压缩)写到包中，并且接着以USB速率(例如以每125微秒3072字节的包尺寸脉冲)将所述包发送到计算机70的过程。

来自DSP 205的信号输出在时钟控制下进入大小可调缓冲器1001，直至收集到完整的“压缩集合”。一旦收集到第一压缩集合，大小可调缓冲器内的次级缓冲器就被用于在第二压缩集合中收集到来的样点，同时所述第一压缩集合被传递给压缩缓冲器1003用于处理。

图9A示出根据本发明的实施例所执行的可能的压缩过程的例子。在收到来自大小可调缓冲器1001的输出后，压缩缓冲器1003对所述压缩集合应用可配置的压缩过程。根据图9所示的例子，压缩集合901是8个DSP样点的块(即来自I和Q DSP路径中的每一个的4个采样速率样点)，而压缩逻辑起作用以将每个样点的位宽从12位901减小到10位904。在图9A中，12位的样点由位b₀-b₁₁表示。根据本例所采用的算法首先在压缩集合内找到具有最大幅度的样点。接着由比较器将返回的幅度与两个预定门限(例如2⁹，2¹⁰)中的一个比较以确定哪些位可以安全地被丢弃。如果该幅度在较高的门限以上，那么2个最低有效位被丢弃，在图9A中用阴影区示出剩余的位b₂-b₁₁。如果该幅度在较小门限以下，那么2个最高有效位被丢弃，在图9A中用阴影区示出剩余的位b₀-b₉。否则，该幅度被确定为是在中间的并且一个最高和一个最低有效位各自被丢弃，在图9A中用阴影区示出剩余的位b₁-b₁₀。尽管在图9A中出于示意的目的在单个压缩集合上示出可能的压缩过程中的每一个，事实上，只有一个可能的压缩过程可以在单个压缩集合901的每个位上执行。这样，所述阴影区中的每一个构成可能的备选方案。表示通过压缩过程所选择的位的2位压缩因子(例如0、1、2)905也为每个采样集合904而被生成以允许样点在主机中正确地被解压缩。

这个比较的结果确定集合904中的哪些位被选择用于USB传输。压缩处理的结果在下表中例示。

门限	被选择的位	比较因子
			最大幅度(F)≥2¹⁰	b[11:2]	2
2⁹≤最大幅度＜2¹⁰	b[10:1]	1
			最大幅度＜2⁹	b[9:0]	0

因此，根据其中广播接收模式是DVB 8MHz的一个例子，这种压缩技术将所需要的数据速率减小了4Mbytes/s，从大致27.43Mbytes/s到大致23.43Mbytes/s。

根据本发明的一个实施例，当以产生高出预定值的数据速率的采样速率操作时，例如大于24.192Mbytes/s，总是应用压缩以确保在单个高带宽USB端点上的健壮传输。然而，当数据速率较低时，可能不一定要使用压缩，并且压缩缓冲器1003可以被旁路。如果压缩缓冲器确定数据速率在预定值(例如24.192Mbytes/s)以下，其将允许数据通过而不应用压缩。

速率控制/打包模块1005将数据打包用于在USB接口1007上到计算机70的传输。通常，如果改变被应用于调谐器10和/或桥20的可控的方面，例如对增益或频率的改变，则使用USB是有问题的，因为USB接口是非确定性的，而因此难以实现控制环路。根据本发明的实施例，当数据被打包以用于传输时，控制指令标识符被置于包首部906中。这允许位于计算机70中的主机处理器上的控制器1101监测控制指令并且使控制环路闭合。

图9B示出根据本发明的实施例的数据包的例子。所述包包括：首部906、多个10位样点集合904(在所示的例子中为16个10位样点的集合)，和用于所述样点集合中的每一个的多个2位压缩因子905，其允许在主机中的正确解压缩。根据优选实施例，数据包是适于USB数据传送的1024字节的包。

该首部906包含表示调谐器10和/或桥20的可控方面的当前状态的一个或多个控制指示符。例子包括但不限于：增益值、对混频器/滤波器106的频率设置、ADC 203的采样频率，或者调谐器10和/或桥20的任何其他可控方面。

参见图10，位于计算机70上的主机处理器包括控制器1101，其以代码或其他方式实现，用于通过微控制器202来控制调谐器10和/或桥20的各方面。当控制指令被发送到调谐器10和/或桥20时，例如用于改变对混频器/滤波器106的频率设置，控制1101经由计算机接口209发送恰当的指令到微控制器202，微控制器202将控制指令分配给相应的系统部件。控制器1101还包括日志1102。当控制器1101发送控制指令时，其同时在日志1102中进行对指令的记录。当数据被打包时，如参考图9B所述，首部906将包含表示调谐器10和/或桥20的可控方面的当前状态的一个或多个指示符。例如，首部可以包含表示对混频器/滤波器106的当前频率设置的指示符。控制器1101可操作用于将首部906中调谐器10和/或桥20的可控方面的当前状态与记录在日志1102中的所发出的数据的状态比较。如果这两块信息是一致的，则确定指令已经被成功地执行，并且下一个指令可以被发送并且相应地用新的信息来更新日志。本发明的实施例因此克服了由于控制指令在USB上的非确定性的性质所引起的问题。

根据可替换的实施例，不同于为包含在数据包首部中的信息的比较而创建控制信息的日志，控制器1101可以在发出下一个控制指令之前等待预定量的时间，这是基于自预定量的时间过去以后，控制指令将已成功地被执行的假定。

一旦数据被打包，其就适于经由USB专用接口1007到计算机70的传输。USB接口1007至少包括以下已知的部件：具有相关联的存储器1011的串行接口引擎1009，其处理USB 2.0系统中的大部分协议；USB 2.0收发器宏单元接口(UTMI)1013，其在高速(480MHz)USB2.0收发器1021和为设备运行USB 2.0协议的串行接口引擎1009之间提供标准化接口；高速芯片间(HSIC)部件1020，用于支持可替换的USB物理接口。这些部件中的每一个的确切功能及实现细节对于本领域的技术人员来说将是清楚的，因此将不在本说明书中进一步详细地描述。

在被压缩和/或打包并且经由馈送路径1030、1040在合适的数据路径上被传送到计算机70之后，数据包被软件解调器300接收用于解调。馈送路径1030、1040也可操作用于从计算机70往回接收数据以用于控制桥20和/或调谐器10的各方面。在计算机70上，数据通过互补的接口被接收/传送，在本例中为USB接口。

在先前已知的接收器系统中，解调器电路通常被用于从到来的信号的载波中恢复信息内容。然而，不同于使用硬件解调器，本发明的实施例的软件解调器30使用计算机70中的通用处理器的处理能力，以使用一个或多个合适的软件过程来解调到来的信号。

图10示出根据本发明的实施例的软件解调器300的更多细节。从计算机接口209到来的信号首先经历正交频分复用(OFDM)解调。OFDM解调器1102包括同步器1104和快速傅里叶变换(FFT)模块1106。信号接着经历纠错。一般来说，纠错模块1108包括以下各项中的一个或多个：Viterbi 1108、解交织1110、reed-solomon 1112、解扰1114和/或多协议封装(MPE)解码器1116模块。MPE解码器1116被实现为数据链路层以特别用于处理由DVB-H协议所规定的特征。

对于DVB-H，MPE解码器1116还包括传输流解复用器1118和前向纠错FEC模块1120。传输流是用于音频、视频和数据的通信协议，其被规定为MPEG-2标准的部分以允许数字视频和音频的多路复用以及对输出进行同步。TS解复用器1118执行必要的多路复用和同步。前向纠错(FEC)模块1120为数据提供错误控制的元件。

一旦计算机70中的主机通用处理器已完成解调，输出通过合适的解码器被提供给显示器和声音设备，例如选自合适的解码器库的解码器。

通过将解调的负担转移给计算机70中的通用处理器，本发明的实施例的软件解调器优于现有技术的有利之处是，其通过将其配置用于接收任何广播标准的能力而增加了灵活性。本发明的广播接收器系统不是国家或频带专用的，并且软件解调器30消除了先前的硬件成本，因为其不需要购买解调器硬件。这在装置的尺寸和其制造的成本两方面都提供了潜在的节省。此外，本发明的实施例提供通用的解决方案并且消除了对区域产品的需要。另外，软件解调器30能够仅通过软件改变而被升级(包括升级到将来的广播标准)。

本领域的技术人员将理解的是，虽然本公开已经描述了被认为是最佳模式的内容并且在恰当的地方描述了执行本发明的其他模式，本发明不应当被限制于在对优选实施例的这种说明中所公开的特定配置和方法。本领域的技术人员将认可，本发明在许多不同类型的接收器系统中具有广泛的应用，并且在本公开中所描述的本发明的实施例可以接受广范的修改而不背离在随附的权利要求中所限定的发明概念。例如，本发明的实施例可以被用在GPS及其他数据接收应用中。

Claims

1.一种接口电路，其被配置用于连接在(a)用于接收和处理广播无线电频率信号的广播接收器调谐器及相关联的线路，和(b)以软件解调代码编程的通用计算机设备之间，所述软件解调代码被配置用于使通用处理器参与信号解调功能，所述接口电路包括：

数据接口，其包括打包缓冲器，所述打包缓冲器被连接用于接收：(i)来自所述调谐器及相关联的线路的信号路径的数字信号采样数据，和(ii)控制设置的指示，所述控制设置在所述采样数据的获取期间被应用于一个或多个可配置部件，所述打包缓冲器可操作用于构建包，所述包包括由采样数据和携载所述控制设置指示的首部信息构成的块；

控制接口，其被配置用于从运行在所述通用计算机设备上的调谐器控制代码接收控制指令；以及

微控制器，其可操作用于从所述控制接口接收所述控制指令并且将对应的控制设置分配给所述调谐器及相关联的线路的可配置部件，所述微控制器还可操作用于将相应的控制设置的指示供应给所述打包缓冲器。

2.根据权利要求1所述的接口电路，其中所述相应的控制设置的指示包括相对于所述信号采样数据应用的数据采样速率指示。

3.根据权利要求1或2所述的接口电路，其中所述相应的控制设置的指示包括相对于所述信号采样数据应用的调谐器频率指示。

4.根据权利要求1至3所述的接口电路，其中所述相应的控制设置的指示包括相对于所述信号采样数据应用的调谐器增益指示。

5.根据前述权利要求中的任意一项所述的接口电路，其包括连接在(i)所述调谐器及相关联的线路和(ii)所述打包缓冲器之间的压缩缓冲器。

6.根据权利要求5所述的接口电路，其中所述微控制器能够根据所述接口电路和所述通用计算机设备之间的数据传输速率是否超出预定门限速率而禁用或使能所述压缩。

7.根据权利要求5或6所述的接口电路，其中所述压缩缓冲器及相关联的逻辑实现位丢弃算法。

8.根据前述权利要求中的任意一项所述的接口电路，其包括被设置在所述接口电路和所述通用计算设备之间的标准计算机接口。

9.根据权利要求8所述的接口电路，其中所述标准计算机接口是USB接口。

10.一种接口，其至少部分地以计算机代码来实现并且被配置用于连接在(a)所述通用计算设备上以软件实现的解调器和(b)与用于接收广播信号的独立的硬件调谐器相关联的接口电路之间，所述接口包括：

数据接口，其用于接收包括首部信息的打包信号采样数据，所述首部信息包括在所述采样数据的获取期间被应用的控制设置指示；

控制接口，其可操作用于从调谐器控制代码接收控制指令，设置可配置的调谐器部件的控制输入，并且还可操作用于将所述控制指令转发到与所述调谐器线路相关联的互补接口；

调谐器控制代码，其可操作用于发出控制指令，所述控制指令旨在改变所述调谐器线路的可配置部件的控制设置；

至少一个所发出的指令的日志；以及

包监测模块，其可操作用于检测用于所述调谐器的可配置部件的控制设置指示，并且将它们与所述日志比较以确定所述调谐器控制代码所发出的指令何时已在所述调谐器线路的可配置部件上被实现。

11.一种接口，其至少部分地以计算机代码来实现并且被配置用于连接在(a)所述通用计算设备上以软件实现的解调器和(b)与用于接收广播信号的独立的硬件调谐器相关联的接口电路之间，所述接口包括：

定时器模块，其自指令发出以后记录时间，可操作用于确定所述调谐器控制代码所发出的指令已在发出之后的预定周期在所述调谐器线路的可配置部件上被实现。

12.根据权利要求10或11所述的接口电路，其中所述调谐器控制代码被配置用于发出应用于与所述调谐器电路相关联的模拟到数字转换器的指令，并且检测到的指示包括相对于所述信号采样数据应用的数据采样速率。

13.根据权利要求10至12所述的接口电路，其中所述调谐器控制代码被配置用于发出应用于所述调谐器的频率选择的指令，并且检测到的指示包括相对于所述信号采样数据应用的调谐器频率。

14.根据权利要求10至13所述的接口电路，其中所述调谐器控制代码被配置用于发出涉及所述调谐器的放大器增益的指令，并且检测到的指示包括相对于所述信号采样数据应用的增益值。

15.根据前述权利要求中的任意一项所述的接口电路，其中所述调谐器和解调器能够处理电视广播信号。