TWI377627B - Method of manufacturing a semiconductor device and semiconductor device - Google Patents

Method of manufacturing a semiconductor device and semiconductor device Download PDF

Info

Publication number
TWI377627B
TWI377627B TW097108301A TW97108301A TWI377627B TW I377627 B TWI377627 B TW I377627B TW 097108301 A TW097108301 A TW 097108301A TW 97108301 A TW97108301 A TW 97108301A TW I377627 B TWI377627 B TW I377627B
Authority
TW
Taiwan
Prior art keywords
region
dopant
forming
gate
transistor
Prior art date
Application number
TW097108301A
Other languages
English (en)
Other versions
TW200845233A (en
Inventor
Yoshihiro Takao
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of TW200845233A publication Critical patent/TW200845233A/zh
Application granted granted Critical
Publication of TWI377627B publication Critical patent/TWI377627B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

九、發明說明： 【發明所屬之技術領域】 發明背景 本發明係有關於一種半導體裝置之製造方法以及藉由 該方法製成的半導體裝置。更特別的是，本發明有關於一 種製造包含多個工作電壓不同之金屬氧化物半導體場效電 晶體(MOSFET)之半導體裝置的方法。本發明也有關於—種 藉由該方法製成的半導體裝置。 以最近的LSI而言，其中I/O電晶體以相對高電壓（例如 3·3 V及2.5 V)操作的M0SFET (HV_Tr)與其中高效能邏輯電 晶體以相對低電壓（例如1 ·2 V)操作的]viOSFET (LV-Tr)常常 是混合安裝於同一個基板上。 當混合安裝有不同工作電壓的HV-Tr與LV-Tr於同一個 基板上時，必須進行下列步驟。亦即，要優化各個電晶體 之構成要素(例如，閘極絕緣膜或閘極）的尺寸。替換地，用 離子植入以適合各個電晶體的條件摻雜雜質（摻雜物）於電 晶體的通道形成區内以調整臨界電壓(Vth)。此外，習知的 方法是建議形成適合各個電晶體的擊穿止子結構 (punch-through stopper structure)來防止所謂的擊穿現象。 當混合安裝互補型HV-Tr與LV-Tr•時，各自進行以下區 域的Vth調整離子植入··各個n型通道及p型通道HVTr的通 道形成區’以及各個η型通道及p型通道LV-Tr的通道形成 區。更特別的是’ Vth調整離子植入需要至少4種類型（片） 的光罩(reticle)。 在進行Vth調豎離子植入之 J 合自進行用於拟 成η型通道HV-Tr及LV-Tr兩者之？型井區以及形成丨；巾 HV-Tr&LV-Tr兩者之η型井區的離子植入。/ P型通道 植入，則到Vth調整離子植入完成時，至 一雊子 而要總共6片先 當光罩的使用數目增加時，製程數會増加，從而勺八 光罩製作成本的LSI生產成本也會增加^ 3 t發明内容】 發明概要 根據本發明之-方面，提供一種半導體裝置之製造方 法’其係包含：形成-暴露一用以形成第一電晶體之區域 與一用以形成第三電晶體之區域的第一遮罩圖帛，使用今 第一遮罩圖案來完成第-離子植人，使用該第遮罩圖案〆 來完成第二離子植入，去除該第一遮罩圖案以及形成〜遮 蓋該第-電晶體形成區以及敞開該第二電晶體形成區的第 二遮罩圖案，以及使用該第二遮罩圖案來完成第三離子植 入0 圖式簡單說明 第1圖的流程圖係圖示一種形成半導體裝置的方法。 第2圖為半導體裝置之一構造實施例。 第 3 圖為 HV-Tr滾降特性(r〇i丨characteristics)之一範 例0 第4圖的示意橫截面圖係圖示溝槽形成步驟。 1377627 第5圖的示意橫截面圖係圖示溝槽嵌入步驟。 第6圖的示意橫截面圖係圖示氮化矽膜及二氧化矽膜 的去除步驟。 第7圖的示意橫裁面圖係圖示用於形成井區的離子植 5 入步驟。 第8圖的示意橫裁面圖係圖示用於調整HV-Tr之Vth的 離子植入步驟。 第9圖的示意橫截面圖係圖示用於調整LV-Tr之Vth的 離子植入步驟。 10 第10圖的示意橫截面圖係圖示閘極絕緣膜及多晶矽膜 的形成步驟。 第11圖的示意橫截面圖係圖示閘極及輕度摻雜汲極 (LDD)區的形成步驟。 第12圖圖示減少阻劑去除步驟的效果。 15 【實施方式】 較佳實施例之詳細說明 以下以附圖來詳述本發明的較佳具體實施例，圖中類 似的元件都用相同的元件符號表示。 第1圖的流程圖係圖示一種形成半導體裝置的方法，而 20 第2圖為半導體裝置之一構造實施例。 第2圖的結構是在各個用半導體基板1之元件隔離區2 隔開的作用區中形成有不同工作電壓的HV-Tr 10與LV-Tr 20。HV-Tr 10與LV-Tr 20有相同的通道類型，亦即，電晶體 的通道都為η型或p型。 7 HV-Tr 10有以下結構。在其中已形成一井區11與—用 於調整Vth之區域n(Vth調整區）的半導體基板1上，形成_ 直達閘極絕緣膜13的閘極14，以及在閘極14之側壁上形成 —側壁15。此外，在閘極14兩側，各形成一LDD區16與一 源極/汲極區17於半導體基板1内。 同樣’ LV-Tr 20有以下結構。在其中已形成一井區21 與一Vth調整區22的半導體基板1上，形成一閘極絕緣膜 23、一閘極24與一側壁25。此外，在閘極24兩側，各形成 — LDD區26與一源極/汲極區27於半導體基板1内。LV-Tr 20 的閘極絕緣膜23是做成比HV-Tr 10的閘極絕緣膜13更薄。 閘極24是做成HV-Tr 10的閘極14更薄。LDD區26在區域中 的深度比HV-Tr 10的LDD區16淺。 在此，有上述結構的HV-Tr 10與LV-Tr 20是用以下方式 形成。在此’用以下情形來舉例說明：具有比HV-Tr 1〇薄 之閘極絕緣膜以及閘極長度較短的LV_Tr 2〇需要以濃度高 於HV-Tr 10的方式進行vth調整植入。 首先，在半導體基板1中形成元件隔離區2 (步驟si)， 藉此隔開用於形成HV_Tr 10的區域(HV_Tr 1〇形成區）1〇a與 用於形成LV-Tr 20的區域(LV-Tr 20形成區）20a。 在元件隔離區2形成後，形成其中之HV-Tr形成區l〇a 及LV-Tr形成區2〇a均呈敞開的阻劑圖案（步驟S2)。然後，用 s玄阻劑圖案作為遮罩(mask)，進行用於形成井區11、21的 離子植入。具體言之，根據HV-Tr 10及LV-Tr 20的通道類 型’在預定的條件下，離子植入導電型預定的摻雜物，例 如硼(B)與磷(P)，藉此在HV-Tr形成區1 Oa與LV-Tr形成區20a 中一起形成井區11與21 (步驟S3)。 在於步驟S2及S3形成井區11、21後，使用形成用的阻 劑圖案來進行調整HV-Tr 10之Vth的離子植入。具體言之， 根據HV-Tr 10及LV-Tr 20的通道類型，在預定的條件下，離 子植入導電型與井區11、21相同的摻雜物（例如硼(B)與砷 (As))於HV-Tr形成區l〇a與LV-Tr形成區20a内（步驟S4)。步 驟S4的離子植入是在可將HV_Tr 1〇的Vth調整到預定數值 的條件下進行。 在步驟S4完成調整HV-Tr 10之Vth的離子植入後，形成 其中只有LV-Tr形成區20a呈敞開的阻劑圖案（步驟S5)。然 後，使用该阻劑圖案作為遮罩，進行LV-Tr的Vth調整離子 植入。具體言之，根據HV-Tr 10及LV-Tr 20的通道類型，在 預定的條件下，離子植入導電型與用於步驟幻之離子植入 者相同的摻雜物(例如B與As)(步驟S6)。步驟S6的離子植入 是在可將LV-Tr 20的Vth調整到預定數值的條件下進行。更 特別的是，用以下條件來完成此一離子植入：用在步驟如 植入的摻雜物以及在前一步驟％植入HV_Tr形成區i〇a及 LV-Tr形成區20a的摻雜物可將LV_Tr 2〇的Vth調整到預定數 值。 在步驟S6完成調整LV-Tr 20之Vth的離子植入後，各自 在HV-Tr·形成區丨_LV姻彡絲咖中形成有預定厚度的 閘極絕緣膜13、23 (步驟S7h隨後，各自在HV_Tr形成區i〇a 與LV-Tr形成區2Ga中形成有預定寬度的閘極14、24(步驟 1377627 S8)。之後’各自完成LDD區16、26，側壁15、25，以及源 極/汲極區17、27的形成步驟（步驟S9至S11)，藉此，各自在 HV-Tr形成區1 〇a與LV-Tr形成區20a中形成HV-Tr 10與LV-Tr 20 〇 5 在此’請注意從形成井區11、21的步驟直到在步驟S2 至S6中進行HV-Tr 10及LV-Tr 20的Vth調整。 HV-Tr 10在步驟S4的Vth調整離子植入是用在步驟S2 及S3期間用來形成井區11、21的阻劑圖案（其中之HV-Tr形 成區10a與LV-Tr形成區20a兩者均呈敞開）來繼續完成。之 10 後’流程前進到步驟S5與S6，以及使用其中只有LV-Tr形成 區20a呈敞開的阻劑圖案來完成LV-Tr 20的Vth調整離子植 入0 因此，步驟S2至S6是用兩種阻劑圖案，以及使用兩片 光罩來形成該等阻劑圖案。亦即，不需要形成其中只有 15 HV_Tr形成區10a呈敞開、習知用來調整HV-Tr 10之Vth的阻 劑圖案。因此，一片用來形成此一阻劑圖案的光罩變成不 必要。 在形成相同通道類型之HV-Tr 10與LV-Tr 20以及有相 反通道類型的HV-Tr與LV-Tr以及安裝總共4個不同電晶體 2〇 於同一基板上的情形下，由形成井區到完成所有電晶體的 Vth調整總共需要6個不同的阻劑圖案，亦即，6片光罩。然 而，在使用上述步驟S2至S6的流程時，用4片光罩就夠。 在以此方式來減少光罩數時，也可省略阻劑圖案的形 成步驟以及後續的去除步驟。結果，這變成有可能減少形 10 成有上述結構之半導體裝置所需要的成本以及有效地形成 該半導體裝置。 接著，描述在步驟S2至S6中進行離子植入的條件。 首先，描述用於形成井區11、21的離子植入（步驟S3) 與用於調整HV-Tr 1〇與LV-Tr 20之Vth的離子植入（步驟S4 與S6)的關係。 與調整HV-Tr 1〇與LV-Tr 20之Vth的離子植入相比，形 成井區11、21用之離子植入是以充分高的植入能量(加速電 壓）來完成。在使用上述條件時，可壓制藉由形成井區u、 21用之離子植入來植入摻雜物於半導體基板丨對於 10與LV-Tr 20之Vth的影響。因此，可藉由Vth調整離子植入 來精確地調整HV-Tr 10與LV-Tr 20的各自Vth。 接下來，描述用於調整HV-Tr 10之Vth的離子植入（步驟 S4)與用於調整LV_Tr2〇之Vth的離子植入（步驟S6)的關係。 如上述，用步驟54及弘的兩次離子植入來完成^—介 20之Vth的最終調整。例如’當這兩次離子植人都是藉由植 入包含相同構成要素的摻雜物來完成時，則各以相同的植 入能量來完成離子植入。若改變植入能量，則各次離子植 入所植入的摻雜物在深度方向的濃度峰值位置也會跟著改 變、’°果不可能藉由兩次離子植入來把LV-Tr 20的Vth調 整到預定數值。 另方面，在步驟S4用離子植入只調整HV_Tr 1〇的 Vth。植入能量係經設定成為能把LV-Tr 20之Vth調整到預定 數值的必要植人能量’亦即，植人能量與用於在LV-Tr 20 1377627 那邊進行兩次離子植入的一樣。因此，用於調整H V-Tr 10 之Vth之摻雜物在深度方向的濃度峰值位置與LV-Tr 20有相 同的深度。 到目前為止，用於調整HV-Tr之Vth的離子植入之植入 5 能量是設定成高於用來調整LV-Tr之Vth的。這是基於以下 理由。亦即，由於是施加高電壓於HV-Tr 10，在HV-Tr 10 的沒極附近會產生熱載子。為了壓制這種熱載子所造成的 可靠度下降，該HV-Tr係經設計成可形成比LV-Tr 20之LDD 區還深的LDD區以減少汲極附近的電場強度。在這種情形 10 下’為了壓制短通道效應，用於調整HV-Tr 10之Vth的摻雜 物濃度峰值位置大體根據HV-Tr 10之LDD區的接面深度來 設定至某一深度。基於上述理由，把用於調整HV-Tr之Vth 離子植入的植入能量設定成比用於LV-Tr的高。 反之，在圖示於第1圖的形成方法中，用於調整HV-Tr 15 10之Vth離子植入的植入能量是設定成與用於LV-Tr 20的相 等。在LV-Tr 20中’由於把LDD區26做成比HV-Tr 10之LDD 區16還淺的目的是要壓制短通道效應’因此習知用以調整 HV-Tr之Vth的高植入能量無法用於vth調整。因此，HV-Tr 10之Vth的調整是用調整LV-Tr 20之Vth的植入能量。 20 然而，請注意，當Hv-Tr 1〇之Vth的調整是用此一植入 能量時’ HV-Tr 10之Vth與閘極長度的相依性(滾降特性）會 增加。 第3圖圖示一HV-Tr之滾降特性例子。 在第3圖中’水平軸為閘極長度Lg(微米），而垂直軸為 12 1377627 HV-Tr的Vth(伏特第3圖圖示在用於調整HV Tr 1〇之 的植入能量改變時的滾降特性。在此，使用3種植入能量： a、b、C(a>b>c)以及使用相同的摻雜物。 如第3圖所示，當用於調整HV-Tr之Vth的植入能量隨著 5 “a”、“b”、“c”順序減少時，亦即，當用以Vth調整之摻雜物 的濃度峰值位置變淺時，滾降特性會更加惡化，特別是在 短閘極長度的區域，換言之，“b”與“c”的特性會偏離、，，的 特性。 不過’如上述’在有HV-Tr 10與LV-Tr 20混合安裝於其 10中的實際半導體裝置中，與在形成HV-Tr 10時的閘極14相 比’在形成LV-Tr 20時的閘極24有充分小的尺寸偏差 (dimensional variation)。此外，HV_Tr 1〇的偏差決不會 超出標準範圍。因此，即使把用於調整HV_Tr 1〇之Vth的植 入能量設定成是等於用於調整LV_Tr 2〇iVth的，有HV_Tr 15 10與LV.Tr· 20混合安裝於其巾的半導體裝置仍可確保預定 的效能。 為了只增加HV-Tr 1〇中有短閘極長度之區域的Vth，可 離子植人導電型與Vth調㈣之摻雜物相同的摻雜物（導電 型與LDD區16的相反）以在LDD區16附近形成一袋區 20 (P〇Cket regi〇n，第2圖未圖示）。藉由以此方式形成的袋區， 可改善有短閘極長度之區域的滾降特性以改善整個問極長 度區的滾降特性。 如上述，田使用圖示於第1圖的形成方法時，可以低成 本有效地形成具有如第2圖所示之結構同時保證有預定效 13 能的半導體裴置。 心:，述的情形是:為了各自調整請"。與 行離子植rth而在步賴與S6中使用相同轉雜物來進 在此情开^°此外，這兩次離子植人可使用不同的摻雜物。 例 這兩次離子植人可使用不同的植入能量。 有相於步驟S4的離子植人，根據通道類型，使用 量來進 數(例如，B與AS)的摻雜物以及以預定植入能 °對於步哪6的離子植人，根據通道類型， 古 相對大質量數(例如，In與Sb)的摻雜物以及以預定較 ^的植Μ量來進行植人。在這種情形下，兩次離子植入 所植入之摻雜物的濃度峰值位置會有相同的深度，而且可 尚度精確地各自調整HV-Tr 10與LV-TV20的Vth。 當使用此一方法時，HV_Tr 10之Vth的調整只用有小質 量數的摻雜物，而LV-TY20之Vth的調整是用有小質量數的 掺雜物與有大質量數的摻雜物兩種。一般而言，有大質量 數的摻雜物可有效地壓制短通道效應以便壓制微型電晶體 的特性差異（characteristic variation)。因此，有大質量數的 摻雜物適合用於LV-Tr 20。另一方面，有大質量數的摻雜物 容易導致半導體基板1有諸如晶體缺陷之類的損傷而增加 電晶體以高電壓操作時出現洩露電流的可能性。因此，有 大質量數的摻雜物不適合用於HV-Tr 10。在以低電壓操作 的LV-Tr 20中，與HV-Tr 1〇相比，此類損傷不會導致嚴重的 問題。因此，利用上述方法，可壓制LV-Tr 20的短通道效應 以及壓制HV-Tr 10的洩露電流。 以下用第2圖及第4圖至第12圖詳細說明用於形成具有 如第2圖所示之結構的半導體裝置的方法。下文會依序描述 各個步驟》 第4圖的示意橫裁面圖係圖示溝槽形成步驟。 使用-矽基板作為半導體基板丨，首先在半導體基板i 依序形成二氧化矽膜3與氮化矽膜4。然後，圖案化氮化 矽膜4與二氡化矽膜3並且蝕刻半導體基板1的暴露部份。從 % 而’在半導體基板1中形成有例如300奈米深的溝槽la。 在溝槽la形成後，進行氧化或氮氧化(oxynitridation)以 . 〇在溝槽匕的内表面些形成例如5奈米厚的二氧化矽膜或氮氧 * 化發膜2a。形成此一二氧化矽膜或氮氧化矽膜2a的主要目 的是用來復原在形成溝槽1 a時由蝕刻造成的損傷以及增強 與二氧化矽膜(隨後形成以嵌入溝槽丨a)的黏性。 第5圖的示意橫截面圖係圖示溝槽嵌入步驟。 15 使用例如熱化學氣相沉積(CVD)方法，在整個表面上沉 % 積一厚500奈米的二氧化矽膜（埋藏氧化物膜)2b以嵌入溝槽 la。此外，用例如化學機械研磨法(CMP)去除此一埋藏氧化 物膜2b直到氮化矽膜4外露。在此，也可用取代CMP的反應 離子蝕刻法(RIE)來完成埋藏氧化物膜2b的去除。 2〇 之後，例如以進行退火30秒以增加填充溝槽la 之埋藏氧化物膜2b的薄膜密度。此一退火可在cmp或RIE 的去除之前進行。 第6圖的示意橫截面圖係圖示氮化石夕膜及二氧化石夕膜 的去除步騾。 15 1377627 作用區上的氮化矽膜4及二氧化矽膜3都用濕蝕刻法去 除在此濕姓刻期間也部份去除埋藏氧化物膜2b。從而， - 可形成由二氧化矽膜或氮氧化矽膜2a及埋藏氧化物膜2b構 . 成的兀件隔離區2以使HV-Tr形成區1 〇a與LV-Tr形成區20a 5 電氣隔離。 第7圖的示意橫截面圖係圖示用於形成井區的離子植 入步驟。 φ 在凡件隔離區2形成後，首先，利用光蝕刻技術，使用 光罩來形成其中之HV-Tr形成區1 〇a與LV-Tr形成區20a呈敞 10 P幵1的阻劑圖案5。然後，使用用作遮罩的阻劑圖案5來完成 就的料植人’從而分別在HV_Tf形成區1(^LVTr形成 區20a中形成井區Η與21。 此用於形成井區Π、21的離子植入是用以下方式完 成。在形成η型通道之HV_Tr⑺與^。2〇的情形下例如， 15在植入能量等於15〇 keV與劑量等於3χΐ〇Π/平方公分的條 • 件下植入删，藉此—起形成Ρ型井區11與21。在形成ρ型通 道之HV-Tr 10與LV-Tr 20的情形下，例如，在植入能量等於 300 keV與劑量等於3χ1〇ΐ3/平方公分的情形植入填藉此一 起形成η型井區11與21。 20 第8圖的不意橫截面圖係圖示用於調整HV-Tr之Vth的 離子植入步驟。 在井區11、21形成後，繼續使用在離子植入時使用的 阻劑圖案5以及完成調整HV-Tr 10之Vth的HV-Tr形成區l〇a 之離子植入。 16 此一Vth調整離子植入是用以下方式完成。在形成n型 通道之HV-Tr 10與LV-Tr20的情形下，例如，在植入能量等 於10 keV與劑量等於4xl012/平方公分的情形下植入硼，藉 此在HV-Tr形成區10a中形成Vth調整區12。在形成p型通道 之HV-Tr 10與LV-Tr 20的情形下，例如，植入能量等於1〇〇 keV與劑量等於4xl012/平方公分的條件下植入神，藉此在 HV-Tr形成區l〇a中形成Vth調整區12。 在此一離子植入中，係同時形成LV-Tr形成區20a的Vth 調整區22a與HV-Tr形成區l〇a的vth調整區12。因此，此時， 摻雜物濃度是相等的，而且摻雜物濃度峰值位置在vth調整 區12與22a的深度也相等。 與用於形成井區11、21的相比，形成vth調整區12、22a 的離子植入是用充分小的植入能量。因此，摻雜物濃度峰 值位置在Vth調整區12、22a與井區11、21的深度是充分不 同的。因此，井區1卜21内的摻雜物對於HV_Tr忉與^^⑼ 的Vth調整的影響很小。 在以此方式形成Vth調整區12、22a後，去除阻劑圖案5。 第9圖的示意橫截面圖係圖示用於調整LV Tr之Vth的 離子植入步驟^ 在去除用於形成Vth調整區12、22a的阻劑圖案5後，形 成其dLV_Tr·形成區20a呈敞__圖案卜使用阻劑 圖案6作為遮罩，完成調整1^_1>2〇之¥也的1^_1>形成區2〇3 之離子植入。 此-Vth調整離子植人是用以下方式完成4形成n型 1377627 通道之HV-Tr 10與LV-Tr20的情形下，例如，在植入能量等 於10 keV與劑量等於6xl012/平方公分的條件下植入硼里藉 此在LV-Tr形成區20a中形成Vth調整區22。在形成p型通^ 之HV-TM0與LV-Tr20的情形下，例如，在植入能量等於1〇^ 5 keV與劑量等於6χ1012/平方公分的條件下植入砷，藉此在 LV-Tr形成區20a中形成Vth調整區22。 在此一離子植入中，植入摻雜物係與第8圖於形成Vth 調整區12、22a之離子植入時植入的摻雜物相同，而且植入 能量也相同。因此，這使得先前在第8圖形成的vth調整區 10 22a有較高的濃度而不會濃度峰值位置的深度，以及最終形 成用以調整LV-Tr 20之Vth的Vth調整區22。 在以此方式形成Vth調整區22後，去除阻劑圖案6。 在完成由形成井區11' 21(第7圖）到形成vth調整區12、 22(第8圖及第9圖）的加工步驟之後，例如，以1 〇〇〇。〇進行退 15火10秒。藉由做此一退火，可使半導體基板1内因數次離子 植入而產生的晶體缺陷復原，而且可壓制摻雜物因為晶體 缺陷而引起的異常擴散。 第10圖的示意橫戴面圖係圖示閘極絕緣膜及多晶矽膜 的形成步驟。 20 在退火後，分別在HV-Tr形成區10a與LV-Tr形成區20a 中形成閘極絕緣膜13與23。 此時’首先，使用熱氧化法或濕氡化法，在HV_Tr形成 區l〇a與LV-Tr形成區2〇a中形成5奈米厚的第一二氧化矽 膜。接下來，形成其中只有LV-Tr形成區2〇a呈敞開的阻劑 18 1377627 圖案（未圖示），以及使用氫氟酸處理來去除LV-Tr形成區20a 的第一二氧化矽膜。之後，去除該阻劑圖案，以及使用快 速熱氧化法(RTO)在LV-Tr形成區20a中形成例如1.2奈米厚 的第二二氧化矽膜。此時，HV-Tr形成區l〇a的第一二氧化 5矽膜會變厚。因此，可在HV-Tr形成區l〇a與LV-Tr形成區20a 中形成有不同厚度的閘極絕緣膜13與23。 在形成閘極絕緣膜13與23後，使用例如CVD方法，沉 積100奈米厚的多晶石夕膜7於整個表面上。 第11圖的示意橫截面圖係圖示閘極及LDD區的形成步 10 驟。 使用光餘刻技術，把沉積後的多晶矽膜7加工成有預定 的形狀以各自在HV-Tr形成區l〇a與LV-Tr形成區20a中形成 閘極14與24。HV-Tr形成區i〇a的閘極14是做成在閘極長度 方向有大於LV-Tr形成區2〇a之閘極24的寬度。 15 在形成閘極14與24後，各自進行HV-Tr形成區10a與 LV-Tr形成區2〇a的離子植入以形成LDD區16與26。 在形成η型通道之HV-Tr 10與LV-Tr 20的情形下，LDD 區16的形成是用以下方式完成。亦即，首先形成其中只有 HV-Tr形成區i〇a呈敞開的阻劑圖案（未圖示使用該阻劑圖 2〇案作為遮罩’接著，例如在植入能量等於2〇 keV與劑量等 於1x10 /平方公分的條件下植入鱗。此外，LDc^26的形 成是用以下方式完成。亦即，首先形成其中只有LV-Tr形成 區20a呈敞開的阻劑圖案（未圖示）。使用該阻劑圖案作為遮 罩，例如，在植入能量等於3 kev與劑量等於ΐχΐ〇Ι5Ζ平方公 19 1377627 分的條件下植入砷。
在形成p型通道之HV-Tr 10與LV-Tr 20的情形下，LDD 區16的形成是用以下方式完成。亦即，首先形成其中只有 Η V- Tr形成區丨〇 a呈敞開的阻劑圖案（未圖示）。使用該阻劑圖 案作為遮罩，例如，在植入能量等於3 keV與劑量等於 1x10 /平方公分的條件下植入硼。此外，LDD區26的形成 疋用以下方式完成。亦即，首先形成其中只有LV-Tr形成區
20a呈敞開的阻劑圖案（未圖示）。使用該阻劑圖案作為遮 罩，例如，在植入能量等於〇 5 keV與劑量等於1χ1〇15/平方 10公分的條件下植入硼。 在LDD區16與26形成後，在閘極14、24的側壁上形成 側壁15、25 ’如第2圖所示。然後，做離子植人以形成源極 /汲極區17與27。
在這種情形下，首先使用例如CVD方法，沉積60奈米 15厚的二氧化石夕膜於整個表面上。然後，用電⑽刻法在該 二氧化㈣上進行整個表面的喊，以及各自在閘極14、 24的側壁上形成例如60奈米厚的側壁15、25。 之後’對於HV-Tr形成區10a與LV_Tr形成區2〇a，進行 用於形成源錄_17、27雜子植人。在形成n型通道 20之HV-Tr 10與LV_Tr 2〇的情形下，用於形成源極/汲極區 17、27的離子植人是藉由例如在植人能量等於15 keV與劑 量等於2xl〇iV平方公分下植入磷來完成。在形成p型通道之 HV-Tr 10與LV_Tr 20的情形下，用於形成源極/沒極區17、 27的離子植人是藉由例如在植人能量#於5 w與劑量等 20 1377627 於2χ1015/平方公分下植入硼來完成。 在此一離子植入後，例如，以1000°C進行退火3秒以活 化植入的摻雜物。從而，如第2圖所示，可形成有HV-Tr 10 與LV-Tr 20混合安裝於其中的半導體裝置。之後，用一般的 5 方法可完成·層間絕緣膜及配線的形成。 在形成井區11、21的第7圖到形成Vth調整區12、22的 第8圖及第9圖之間，只需要製備兩片用來形成阻劑圖案5、 6的光罩。因此，與使用3片光罩的習知方法相比，可減少 光罩數。此外，只需要形成兩種阻劑圖案5與6。因此，與 10 使用3種阻劑圖案的習知方法相比，可減少一個阻劑去除步 驟。當半導體裝置有CMOS結構時，在η型通道那邊與p型通 道那邊各可減少一個阻劑去除步驟，亦即，總共可減少兩 個阻劑去除步驟。當可以此方式來減少阻劑去除步驟時， 也可得到下列效果。 15 第12圖圖示減少阻劑去除步驟的效果。 第12圖圖示用習知方法（其係使用3種阻劑圖案）形成井 區11、21及Vth調整區12、22(對應至第7圖至第9圖）以及執 行數個步驟直到多晶矽膜7形成為止（對應至第10圖）的狀 態。 20 當使用第7圖至第9圖的上述步驟時，與習知方法相 比，可減少阻劑去除步驟。因此，變成有可能壓制如第12 圖之元件隔離區2的膜厚由於濕式加工（例如，阻劑剝離或 清洗）而減少。此外，變成也有可能壓制元件隔離區2的邊 緣出現凹穴(divot) 2c。 21 1377627 當如第12圖所示的元件隔離區2出現大幅的薄膜縮減 時，會出現以下問題。亦即，當後續進行沉積多晶矽膜7於 元件2上的步驟以藉由光蝕刻技術來完成閘極製作時，在曝 光期間失焦會增加閘極14、24尺寸（閘極長度)起伏變化的可 5 能性。當元件隔離區2中有大凹穴2c形成時，會出現以下問 題。亦即，當後續進行沉積及加工多晶矽膜7的步驟以形成 閘極14、24時，多晶矽膜7容易留在該等部份以及由該等部 份產生不必要的粒子而增加造成效能降級的可能性。在使 用第7圖至第9圖之步驟的情形下，可壓制元件隔離區2的薄 10 膜縮減以及凹穴2c的出現。因此，可避免上述問題。 在圖示於第2圖、第4圖至第11圖的實施例中，可根據 HV-Tr 10之閘極14的閘極長度，在LDD區16附近形成一袋 區以便改善滾降特性。 在這種情形下，例如，在第11圖形成閘極14、24之後 15 到第11圖形成LDD區16之前的中間，首先形成其中只有 HV-Tr形成區10a呈敞開的阻劑圖案。然後，使用該阻劑圖 案作為遮罩，以預定的植入能量及劑量斜向植入導電型與 LDD區16相反的預定摻雜物於HV-Tr形成區10a内。之後， 繼續使用該阻劑圖案，完成LDD區16、26的形成，如第11 20 圖所示。 在圖示於第2圖及第4圖至第11圖的實施例中，使用相 同的摻雜物來形成第8圖及第9圖的Vth調整區12、22a及 22。也可使用不同的摻雜物來形成區域12、22a及22。 在這種情形下，首先使用阻劑圖案5來進行離子植入以 22 1377627
10 15
形成如第8圖所示的Vth調整區I2'22a。士 一私 此一離子植入是在 用於上述實施例的條件下進行。亦即，在形知型通首之 HV-TY Η)與LV-Tr 20的情形下，例如，在植入能量等^ keV與劑量等於4χ1012/平方公分的條件下植入蝴。在來 型通道之HV-Tr 10與LV-TY20的情形下，例如，在植入二旦Ρ 等於H)〇keV與劑量料切們平方公分的條件下植 然後，去除阻劑圖案5,接著進行圖示於第9圖之他調 整區22的形成步驟，其中係使用質量數比前面所用的蝴或 砷大的摻雜物，然後用阻劑圖案6完成離子植入。此—離^ 植入是用下列條件完成。在形成11型通道2Hv_Tr川與 LV-TY2G的情形下，例如，在植人能量等於6QkeV與劑量等 於1Xl〇13/平方公分的條件下植人銦⑽。在形成嫂通道之 HV-Tr 10與LV_Tr20的情形下，例如，在植入能量等於⑶ keV與劑量等於ΐχι〇ΐ3/平方公分植入銻(sb)。 當第9圖之·調整區22的形成步驟以此方式使用有大 質量數的雜㈣，㈣子獻時的條件設定成摻雜物之 濃度蜂值位㈣深度等於先前在第8圖步驟料雜物來形 成Vth調整區22a的情形。 在Vth·區22形成後，可進行阻劑圖案6的去除及預 2〇定退火以依序完成第1〇圖的步驟和後續的步驟。 當在形成·調整區12、22a後以此方式使用質量數較 大的捧雜物來形成Vth調整區22時，可得到抑制短通道效岸 的LV-Tr 20，以及可得到抑制聽電流的HV-Tr i 〇。 如上述’在使用上述形成方法時，可有效地以低成本 23 1377627 形成有HV-Tr l〇與LV-Tr 20混合安裝於其中以及耳有十 效能的半導體裝置。 " ^ 在本發明中，當形成通道類型相同而工 电壤不同的 第一及第二電晶體時，使用供形成井區用之 您卓圖案 來完成第一電晶體的Vth調整離子植入，以及使用第二遮罩 圖案來元成第_電晶體的Vth調整離子植入。纟士 果，可減少 遮罩圖案的形成步驟/去除步驟以及光罩的使用數，科此可
有效地以低成本形纽合安㈣㈣導體裝朗時== 一貫的效能。 “也 10 以上描述只是用來圖解說明本發明的原理。此外，由 於熟諸此藝者還能想出許多修改及改變，因此不希望本發 明受限於圖示及描述於本文的破切結構及應用，因此所 有適當的修改及等價陳述都視為會落在由隨附申請專利範 圍及其等價陳述界定的本發明範_内。 15 【圖式*簡單~ 明】
第1圖的流程圖係圖示一種形成半導體裝置的方法。 第2圖為半導體裝置之一構造實施例。 第 3 圖為 HV-Tr滾降特性(r〇u 〇ff charactedstics)之一範 例。 第4圖的示意橫截面圖係圖示溝槽形成步驟。 第5圖的示意橫截面圖係圖示溝槽嵌入步驟。 第6圖的示意橫戴面圖係圖示氮化石夕膜及二氧化石夕膜 的去除步驟。 第7圖的不意橫截面圖係圖示用於形成井區的離子植 24 1377627 入步驟。 第8圖的示意橫截面圖係圖示用於調整HV-Tr之Vth的 離子植入步驟。 第9圖的示意橫截面圖係圖示用於調整LV-Tr之Vth的 5 離子植入步驟。 第10圖的示意橫截面圖係圖示閘極絕緣膜及多晶矽膜 的形成步驟。 第11圖的示意橫截面圖係圖示閘極及輕度摻雜汲極 (LDD)區的形成步驟。 10 第12圖圖示減少阻劑去除步驟的效果。 【主要元件符號說明】 1...半導體基板 12... Vth調整區 2...元件隔離區 13...閘極絕緣膜 2a...二氧化矽膜或氮氧化矽膜 14...閘極 2b...二氧化矽膜 15...側壁 2c...凹穴 16... LDD 區 3...二氧化矽膜 17...源極/汲極區 4...氮化矽膜 20 …LV-Tr 5...阻劑圖案 20a...LV-Tr 20 形成區 6...阻劑圖案 21...井區 7...多晶碎膜 22... Vth調整區 10...HV-Tr 22a... Vth調整區 10a... HV-Tr 10 形成區 23...閘極絕緣膜 11...井區 24...閘極 25 1377627 25…側壁 26…LDD區 27...源極/汲極區 Vth...臨界電壓
Lg...閘極長度 SI 'S2'S3'S4'S5'S6'S7 ' S8、S9、S10、S11...步驟
26

Claims (1)

1377.627 _ ,I第97108301號申請案申請專利範圍修正本101.03.30. | 101年03月30日修正頁 十、申請專利範圍：日修正替換頁 1. 一種半導體裝置之製造方法，其包含下列步驟： 在一半導體基板上形成之中有一第一區和一第二 區呈敞開的一第一遮罩圖案，該第一區係用於形成操作 5 於一第一電壓的一第一電晶體，且該第二區係用於形成 具有與該第一電晶體相同之通道類型並操作於與該第 一電壓不同之一第二電壓的一第二電晶體； " 進行一第一離子植入動作，以使用該第一遮罩圖案 - 將一第一摻雜物植入於該第一區及該第二區内來形成 10 數個井區； 進行一第二離子植入動作，以使用該第一遮罩圖案 將一第二摻雜物植入於該第一區及該第二區内來調整 該第一電晶體的Vth ; 去除該第一遮罩圖案並形成一第二遮罩圖案，在該 15 第二遮罩圖案中該第一區被遮蓋且該第二區被敞開；以 及 進行一第三離子植入動作，以使用該第二遮罩圖案 將一第三摻雜物植入於該第二區内來調整該第二電晶 體的Vth ; 20 其中，在該等第二及該第三離子植入動作中，該第 二摻雜物與該第三摻雜物相同，且是以相同的能量植 入0 2. 如申請專利範圍第1項之方法，其中： 該第一電壓的絕對值大於該第二電壓的絕對值。 27 5 , 曰㈣換頁丨 .如申請專利範園第丨項^；—」 又万法，其中： 亨并厂Γ _子植人動作中，係將條件設定成使得在 =㈣’在雜物之深度方向上的瀵度峰值位 t該第—摻雜物及該第三摻雜物的深β 申°月專利_第丨項之方法，其在該第三離子植入動 作後更包含下列步驟： 。在該第—11中形成一第-閘極、絕緣膜並在該第二 區中形成-第m輯該第m缘膜比該第 一閘極絕緣膜薄；以及 在忒第一區之該第—閘極絕緣膜上形成—第—閘 極並在该第二區之該第二閘極絕緣膜上形成—第二閘 極，該第二閘極具有比該第一閘極短的閘極長度。 5·如申請專利範圍第4項之方法，其在形成該等第—及第 二閘極之後更包含下列步驟： 15 在該等第一及第二區中形成LDD區； 在該等第—及第二閘極上形成侧壁；以及 在該等第一及第二區中形成源極/汲極區。 6·如申請專利範園第4項之方法，其在形成該等第一及第 二閘極之後更包含下列步驟： 20 101年03月30曰修正頁 在該半導體基板之該第一區中形成一袋區。 7. —種半導體裝置，其係包含： 一半導體基板； 形成於該丰導體基板上方的一第一電晶體，該第一 電晶體係操作於一第一電壓並具有藉由一第—摻雜物 28 1377,627 月Ya修正替換頁1 101年03月30日修正頁 被調整成一第一Vth的Vth;以及 形成於該半導體基板上方的一第二電晶體，該第二 電晶體係操作於低於該第一電壓的一第二電壓並具有 與該第一電晶體相同的通道類型且具有藉由一第二摻 5 雜物被調整成一第二Vth的Vth，該第二摻雜物具有實質 上與該第一摻雜物相等的濃度峰值位置深度並且具有 比該第一摻雜物高的濃度； 其中該第一摻雜物包含一第一構成要素，且該第二 摻雜物包含該第一構成要素。 10 8.如申請專利範圍第7項之半導體裝置，其中： 該等第一及第二電晶體都有具有一第三摻雜物的 井區，該第三摻雜物在深度方向上的濃度峰值位置比該 等第一及第二摻雜物的濃度峰值位置深。 9. 如申請專利範圍第7項之半導體裝置，其中： 15 該第一電晶體具有形成於該半導體基板上方的一 第一閘極絕緣膜、與形成於該第一閘極絕緣膜上方的一 第一閘極，以及 該第二電晶體具有形成於該半導體基板上方且比 該第一閘極絕緣膜薄的一第二閘極絕緣膜、與形成於該 20 第二閘極絕緣膜上方且所具有之閘極長度比該第一閘 極之閘極長度短的一第二閘極。 10. 如申請專利範圍第9項之半導體裝置，其中： 該等第一及第二電晶體分別具有形成於該等第一 及第二閘極之兩側之該半導體基板内的LDD區、形成於 29 1377.627 101年03月30日修正頁 日修正替換頁 ---- 該等第一及第二閘極上的側壁、以及形成於該等側壁之 兩側之該半導體基板内的源極/沒極區。 11. 如申請專利範圍第10項之半導體裝置，其中： 該第一電晶體具有在形成於第一閘極之兩側之該 5 半導體基板内的該等LDD區附近的袋區，該等袋區之導 電型（conductivity type)與該等LDD區相反。 12. —種半導體裝置之製造方法，其係包含： 在一半導體基板上形成一有第一區及第二區在其 中均呈敞開的第一遮罩圖案，該第一區係用於形成一以 10 第一電壓操作的第一電晶體，以及該第二區係用於形成 一通道類型與該第一電晶體相同但以與該第一電壓不 同之第二電壓操作的第二電晶體； 進行第一離子植入以使用該第一遮罩圖案來植入 第一摻雜物於該第一區及該第二區内以形成井區； 15 進行第二離子植入以使用該第一遮罩圖案來植入 第二摻雜物於該第一區及該第二區内以調整該第一電 晶體的Vth ; 去除該第一遮罩圖案以及形成一遮蓋該第一區以 及敞開該第二區的第二遮罩圖案；以及 20 進行第三離子植入以使用該第二遮罩圖案來植入 第三摻雜物於該第二區内以調整該第二電晶體的Vth， 其中在該第三離子植入動作中，該第三摻雜物係具 有大於該第二摻雜物的質量數，並且係以使得該第三摻 雜物之濃度峰值位置之深度等於該第二摻雜物之濃度 30 1377627 *¥°日鉍鉍頁| l·01㈣月30日修正頁 . _ 峰值位置之深度的方式被植入。 13. 如申請專利範圍第12項之方法，其中： 該第一電壓的絕對值大於該第二電壓的絕對值。 14. 如申請專利範圍第12項之方法，其中： 5 在該第一離子植入動作中，係將條件設定成使得在 該井區_，在該第一摻雜物之深度方向上的濃度峰值位 置比該第二掺雜物及該第三摻雜物的深。 15. 如申請專利範圍第12項之方法，其在該第三離子植入動 作後更包含下列步驟： 10 在該第一區中形成一第一閘極絕緣膜並在該第二 區中形成一第二閘極絕緣膜，該第二閘極絕緣膜比該第 一閘極絕緣膜薄；以及 在該第一區之該第一閘極絕緣膜上形成一第一閘 極並在該第二區之該第二閘極絕緣膜上形成一第二閘 15 極，該第二閘極具有比該第一閘極短的閘極長度。 16. 如申請專利範圍第第15項之方法，其在形成該等第一及 第二閘極之後更包含下列步驟： 在該等第一及第二區中形成LDD區； 在該等第一及第二閘極上形成側壁；以及 20 在該等第一及第二區中形成源極/汲極區。 17. 如申請專利範圍第15項之方法，其在形成該等第一及第 二閘極之後更包含下列步驟： 在該半導體基板之該第一區中形成一袋區。 18. —種半導體裝置，其係包含： 31 1377.627 丨如切伪修正替換頁 101年03月30曰修正頁 一半導體基板； 形成於該半導體基板上方的一第一電晶體，該第一 電晶體係操作於一第一電壓並具有藉由一第一摻雜物 被調整成一第一Vth的Vth;以及 10 形成於該半導體基板上方的一第二電晶體，該第二 電晶體係操作於低於該第一電壓的一第二電壓並具有 與該第一電晶體相同的通道類型且具有藉由一第二摻 雜物被調整成一第二Vth的Vth，該第二摻雜物具有實質 上與該第一摻雜物相等的濃度峰值位置深度並且具有 比該第一摻雜物高的濃度； 其中，該第二摻雜物包含一第一構成要素以及與該 第一構成要素不同的一第二構成要素。 19. 如申請專利範圍第如申請專利範圍第18項之半導體裝 置，其中： 15 該等第一及第二電晶體都有具有一第三摻雜物的 井區，該第三摻雜物在深度方向上的濃度峰值位置比該 等第一及第二摻雜物的濃度峰值位置深。 20. 如申請專利範圍第18項之半導體裝置，其中： 20 該第一電晶體具有形成於該半導體基板上方的一 第一閘極絕緣膜、與形成於該第一閘極絕緣膜上方的一 第一閘極；以及 該第二電晶體具有形成於該半導體基板上方且比 該第一閘極絕緣膜薄的一第二閘極絕緣膜、與形成於該 第二閘極絕緣膜上方且所具有之閘極長度比該第一閘 32 137.7627 _ _ 、 叫曰修正替換頁 | 101年03月30日修正頁 極之閘極長度短的一第二閘極。 21. 如申請專利範圍第20項之半導體裝置，其中： 該等第一及第二電晶體分別具有形成於該等第一 及第二閘極之兩側之該半導體基板内的LDD區、形成於 5 該等第一及第二閘極上的側壁、以及形成於該等側壁之 兩側之該半導體基板内的源極/汲極區。 22. 如申請專利範圍第21項之半導體裝置，其中： • 該第一電晶體具有在形成於第一閘極之兩側之該 - 半導體基板内的該等LDD區附近的袋區，該等袋區之導 10 電型（conductivity type)與該等LDD區相反。 33
TW097108301A 2007-03-20 2008-03-10 Method of manufacturing a semiconductor device and semiconductor device TWI377627B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007072905A JP5205779B2 (ja) 2007-03-20 2007-03-20 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
TW200845233A TW200845233A (en) 2008-11-16
TWI377627B true TWI377627B (en) 2012-11-21

Family

ID=39773826

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097108301A TWI377627B (en) 2007-03-20 2008-03-10 Method of manufacturing a semiconductor device and semiconductor device

Country Status (3)

Country Link
US (2) US7906400B2 (zh)
JP (1) JP5205779B2 (zh)
TW (1) TWI377627B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8450808B1 (en) * 2012-01-16 2013-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. HVMOS devices and methods for forming the same
US9768249B2 (en) 2013-06-26 2017-09-19 Intel Corporation Trigate transistor structure with unrecessed field insulator and thinner electrodes over the field insulator

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270466A (ja) * 1996-04-01 1997-10-14 Mitsubishi Electric Corp 半導体装置及びその製造方法
TW434834B (en) * 1996-06-29 2001-05-16 Hyundai Electronics Ind Method of manufacturing a complementary metal-oxide semiconductor device
JP3189819B2 (ja) * 1999-01-27 2001-07-16 日本電気株式会社 半導体装置の製造方法
JP2001127168A (ja) * 1999-10-22 2001-05-11 Nec Corp 半導体装置及びその製造方法
JP4845299B2 (ja) * 2001-03-09 2011-12-28 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2004014779A (ja) 2002-06-06 2004-01-15 Renesas Technology Corp 半導体装置および半導体装置の製造方法
CN100514650C (zh) 2003-04-10 2009-07-15 富士通微电子株式会社 半导体装置及其制造方法
JP5038633B2 (ja) * 2006-02-14 2012-10-03 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP5205779B2 (ja) 2013-06-05
JP2008235567A (ja) 2008-10-02
US20080230850A1 (en) 2008-09-25
US20110121405A1 (en) 2011-05-26
US8178932B2 (en) 2012-05-15
TW200845233A (en) 2008-11-16
US7906400B2 (en) 2011-03-15

Similar Documents

Publication Publication Date Title
US7648868B2 (en) Metal-gated MOSFET devices having scaled gate stack thickness
JP4597531B2 (ja) チャネル領域のドーパント分布がレトログレードな半導体デバイスおよびそのような半導体デバイスの製造方法
US20160155672A1 (en) Simultaneous Formation of Source/Drain Openings with Different Profiles
US20070037326A1 (en) Shallow source/drain regions for CMOS transistors
US20080001227A1 (en) Structure and method for manufacturing double gate finfet with asymmetric halo
US7098099B1 (en) Semiconductor device having optimized shallow junction geometries and method for fabrication thereof
JP2003008012A (ja) 隆起したソース／ドレーン領域を有するトランジスタを形成する方法
US20060001105A1 (en) Semiconductor device having optimized shallow junction geometries and method for fabrication thereof
US7122862B2 (en) Reduction of channel hot carrier effects in transistor devices
US7253066B2 (en) MOSFET with decoupled halo before extension
US6074904A (en) Method and structure for isolating semiconductor devices after transistor formation
US7535077B2 (en) Method for manufacturing a semiconductor device including a shallow trench isolation structure
JP2004508717A5 (zh)
JP4846167B2 (ja) 半導体装置の製造方法
JP4383929B2 (ja) フラッシュメモリ素子の高電圧トランジスタの製造方法
TWI377627B (en) Method of manufacturing a semiconductor device and semiconductor device
US20120231591A1 (en) Methods for fabricating cmos integrated circuits having metal silicide contacts
US20110241127A1 (en) Well implant through dummy gate oxide in gate-last process
US20090114957A1 (en) Semiconductor device and method of manufacturing the same
US6110788A (en) Surface channel MOS transistors, methods for making the same, and semiconductor devices containing the same
US7915128B2 (en) High voltage semiconductor devices
KR101006506B1 (ko) 반도체 소자의 제조방법
US8962410B2 (en) Transistors with different threshold voltages
US20050247976A1 (en) Notched spacer for CMOS transistors
US10438951B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees