TWI375404B - Track and hold amplifiers and analog to digital converters - Google Patents

Track and hold amplifiers and analog to digital converters Download PDF

Info

Publication number
TWI375404B
TWI375404B TW098100818A TW98100818A TWI375404B TW I375404 B TWI375404 B TW I375404B TW 098100818 A TW098100818 A TW 098100818A TW 98100818 A TW98100818 A TW 98100818A TW I375404 B TWI375404 B TW I375404B
Authority
TW
Taiwan
Prior art keywords
signal
node
switch
common
switching circuits
Prior art date
Application number
TW098100818A
Other languages
English (en)
Other versions
TW201014195A (en
Inventor
Zwei Mei Lee
Kang Wei Hsueh
Ya Lun Yang
Hung Sung Li
Pao Cheng Chiu
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Publication of TW201014195A publication Critical patent/TW201014195A/zh
Application granted granted Critical
Publication of TWI375404B publication Critical patent/TWI375404B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1009Calibration
    • H03M1/1033Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H03M1/068Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
    • H03M1/0682Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/124Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245Details of sampling arrangements or methods

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Description

1375404 使得數位信號不能正確代表該類比信號,有鑒於此,本發 明的目的之一是提供一種跟蹤與保持放大器以及類比至數 位轉換器。 - 本發明提供一種跟蹤與保持放大器,包括:一輸入節 _ 點,接收一類比信號;一緩衝器,麵接於一第一節點和一 輸出節點間;一第一切換器,耦接於該輸入節點和該第一 節點間;多個切換電路,每個該切換電路包括一電容器, 該電容器耦接於該第一節點和一第二節點間;以及一電壓 • 產生單元,向該多個切換電路的電容器選擇性地提供一公 用信號和一參考信號,其中該參考信號無關於該類比信號 和該公用信號。 本發明另提供一種類比至數位轉換器,用於將一輸入 信號轉換成一輸出信號,包括:一跟蹤與保持放大器,接 收該輸入信號,產生一取樣信號,包括:一輸入節點,接 收該輸入信號;一缓衝器,耦接於一第一節點和一輸出節 點間;一第一切換器,耦接於該輸入節點和該第一節點間; ® 多個切換電路,每個該切換電路包括:一電容器,耦接於 該第一節點和一第二節點間;一第二切換器,耦接於該第 二節點和一公用節點間;以及一第三切換器,耦接該第二 節點,其中當該第一切換器導通時,該第二切換器導通, 該第三切換器關閉,當該第三切換器導通時,該第一切換 " 器和該第二切換器關閉;以及一電壓產生單元,耦接每一 ' 個該切換電路的該第三切換器,向該切換電路的該第三切 換器選擇性地提供一公用信號和一參考信號,其中該參考 信號無關於該輸入信號和該公用信號;一量化器,量化該 0758-A33621 TWF;MTKI-08-082 5 UV5404 以及一校正處理器,校正該 :樣:號,產生—量化信號 里化k號,產生該輸出信號 本發明另一種跟縱盘俘 點’接收-類比信號;—放=大括:-輸入節 —反向舲L 大态具有—非反向輸入節點、 接—公用節輸出節點,其令該非反向輸入節點麵 該公用節點間:多一個 電衮哭 、電路,母個該切換電路包括:一 切換:,’ίί於該反向輸入節點和一第-節點間;-第二 器;接該第1 該第一節點和該輸入節點間;一第三切換 節點㈣以及—第四切換器,補於該第一 是同點間,其中該第三切換器和該第四切換器 該二、,/該第一切換器導通時’該第二切換器導通, :二切換器關閉’當該第三切換器導通時,該第一切換 :和該第二切換器關閉;以及一電壓產生單元,輕接於每 一個該切換電路的該第三切換器,向該切換電路的該第三 切換器選擇性地提供一公用信號和一參考信號,其中該參 考信號無關於該類比信號和該公用信號。 本發明另一種類比至數位轉換器,用於將一輸入信號 轉換成一輸出信號,包括··一跟蹤與保持放大器,接收該 輸入信號’產生-取樣信號,包括;—輸人節點,接收^ 輸入信號;一放大器,具有一非反向輸入節點、一反向輸 入節點和一輸出節點,其中該非反向輸入節點耦接一公用 節點;一第一切換器,耦接於該反向輸入節點和該公用節 點間;多個切換電路’每個該切換電路包括:一電容器, 柄接於一第一節點和該反向輸入節點間;一第二切換器, 0758-A33621TWF;MTKI-08-082 6 1375404 耦接於該第一節點和該輸入節$間;一第三切換器,耦接 該第一節點;一第四切換器,耦接於該第一節點和該輸出 節點間,其中該第三切換器和該第四切換器同步,當該第 • 一切換器導通時,該第二切換器導通,該第三切換器關閉, 當該第三切換器導通時,該第一切換器和該第二切換器關 閉;以及一電壓產生單元,耦接於每一個該切換電路的該 第三切換器,向該切換電路的該第三切換器選擇性地提供 一公用信號和一參考信號,其中該參考信號無關於該輸入 • 信號和該公用信號;一量化器,量化該取樣信號,產生一 量化信號;以及一校正處理器,校正該量化信號,產生該 輸出信號。 利用本發明可以降低跟蹤與保持放大器的固有非線 性,提高A/D轉換器的解析度,使輸出的數位信號更為準 確。 【實施方式】 • 為了讓本發明之目的、特徵、及優點能更明顯易懂, 下文特舉較佳實施例做詳細之說明。實施例係為說明本發 明之用,並非用以限制本發明。本發明的保護範圍以所附 申請專利範圍為準。 第1圖為一簡單的跟蹤與保持放大器100的示意圖。 跟蹤與保持放大器100包括切換器110、缓衝器120和電 容器130,其中切換器110由信號(Di控制。在跟蹤模式 (track mode)期間(即切換器110為導通狀態),跟蹤與保 持放大器100的輸入接收類比輸入信號X,並將X信號傳 0758-A3362 lTWF;MTKI-08-082 7 電谷器130 ’電容器13〇耦接緩衝器的輸入 m〇de)期間(即切換器n〇為 。在 〇從跟縱與保持放…〇。的輸入二 緩衝器⑽的-輪出·;Π持一充電電壓。接著, m ν y傳达至A/D轉換器的後續電 路在第1圖中,電容器13〇的電容值為Cs。 立第2圖為根據本發明一實施例之A/D轉換器2〇〇的示 思圖。A/D轉換器2GG包括跟蹤與保持放大器21〇,N位元 (N-blt)量化器(quamizer)25〇和校正處理器細。跟縱與保 持放大器210跟蹤和保持一類比輪入信號χ,產生取樣信 號y?然後’Ν位元量化器250量化取樣信號y,以產生一 N位兀數位信號Dy。最後,校正處理器遍接收量化信號 Dy ’並且校正由跟縱與保持放Α|| 21()所導致的量化信號 〇7的非線性,以產生一數位輸出信號%。 如第2圖所示,跟蹤與保持放大器21〇是一開環電 路,包括切換器SW1、多個切換電路22〇ι_22〇η,緩衝器 230以及電壓產生單元240。切換器sw丨由信號①!控制, 輕接於輸入節點Nin和節點Nl間,從輸入節點〜接收類 比輸入信號X。緩衝器230耦接於節點N!和一輸出節點N〇ut 間。在一些實施例中’緩衝器230是一増益放大器。切換 電路22〇ι-220η中每一個均耦接於節點川和電壓產生單元 240間。切換電路220r220n有相似的架構,並且每個切換 電路可包含一電容器和兩個切換器。以切換電路22〇ι作為 例子’切換電路22(^包含電容器Cl、切換器SW2和切換 益SW3 ’其中電容器Cl耦接於節點&和節點a間,切換 0758-A33621TWF;MTKI-〇8-〇82 8 1375404 器SW2輕接於節點&和—公用節點v㈣間,切換器剛 輕接於節點乂和電壓產生單元間。電壓產生單元24〇 向切換電路22Gl_22Qn選擇性地提供公用信號v_和參考
錢~,其中參考信號I可以是無關於類比輸入信號X 和公用信f虎Vcom的任-信號。並且,公用信號v_的電塵 可以與公用節點提供的電壓相等,也可以不等。更進 一步,在跟蹤與保持放大器210中,每個切換器SW2由信 ^虎控制,每個切換器SW3由信號%控制,其中切換 器SW2和切換器SW3非同時導通。第3Α圖和第3Β圖顯 示了信號φΐ3和%間相位關系的不同實施例的波形 圖,其中第3Β圖所示的Φΐ3和%是非重疊時鐘信號。 參考第2圖和第3Α圖,當信號%為一高位準電壓(跟 蹤模式)時,切換器SW1和SW2導通且切換器SW3關閉。 在跟蹤模式間,節點Nl的信號〜與類比輸入信號χ相等。 S心號Φ2為一尚位準電壓(保持模式)時,切換器Swi 和SW2關閉且切換器SW3導通。如第2圖所示,在保持 模式間,電壓產生單元240提供參考電壓Vref至切換電路 22〇i,以及提供公用信號VeQm至其他切換電路(即除切換. 電路22〇i之外的其他切換電路22〇ι_22〇η)。可由下面的方 程式(1)計算信號& :
Xr=X~Kcf 接著信號xr可寫成下面方程式(2): ^ =x~Vrefx~ri— = x-qi ^R^~~i~ = x-qlxRi Σ^* 乞ck 4=1 *=1 0758-A3362 lTWF;MTKI-08-082 (2) 1375404 其中qi是與類比輸入信號x無關的序列,該序列可以
Ri = Rx- C, η 。並且,在本發
Aral 為二進制序列,R為一預定值且 η
Eq 明中,電容器值之和^ 與第1圖中所示的電容器130的 值Cs相等。在一實施例中,電容器(^-(^可具有不等的電 容值,以獲得隨機性來校正非線性。例如,每個電容器的 值可以是單位電容值Cumt或Cunit的2n次冪(η為任意大於 0的整數),即Cunit、Cunit2、Cunit4等。接著,緩衝器230 接收信號xr,產生取樣信號y。由於緩衝器230的非線性, 取樣信號y可以表達成如下面方程式(3)所示的多項式: y = a0 -l· ar X xr + a2 X x^: a3 X xl -l· - ^ (3) 如果缓衝器230的輸入和輸出特性是單調的,則信號 xr可以表達成下面方程式(4)的形式: xr =b0+blxy + b2xy2 + b2xy3 + (4) 然後,N位元量化器250量化取樣信號y,產生N位 元數位信號Dy,並且,校正處理器260校正N位元數位信 號Dy,產生數位輸出信號%,其中數位輸出信號%為信號 xr在數位域的估計,可以表示成如下方程式(5)的形式: (5)
Dcy =bQ+bxxDy+b2xD2y +b3xD3y+·· 因為數位輸出信號%高度近似信號Xr,根據方程式(4) 和(5)信號xr可以表示成如下方程式(6)的形式: xr=D;+(b0-b0) + (b]-b])xDy+(b2-b2)xD2y+(bi-b,)xDl + - (6) 接著,方程式(6)的兩邊與q值相關的期望值可由下面 方程式(7)計算: 0758-A3362 lTWF;MTKI-08-082 10 1375404 ⑺ 一、 其中,q2可以是與q!有相同波形的零均值一進制值序 列。之後,方程式(7)可以寫成如下方程式(8)的形式: R,« W;c + Ab, x w; + δ&2 X W;' + δ&3 X w!" + Δ64 X + · · · M>here Abk =bk-bk, W/c = E{q2xDcy\and W; =E{q2^Dy},Wi" =E{q2^Dl\- (8)
並且,假設在保持模式時,電壓產生單元240提供參 考信號Vref至切換電路220j (圖中未顯示)而非切換電路 22〇ί,提供公用信號vcQm至其他的切換電路(即除切換電 路220j之外的其他切換電路22(^-22(^),Rj可計算和表示 成如下方程式(9)的形式:
Rj « Wjc + Ab, x Wj + Ab2 x Wj1 + Δέ3 x Wj11 + A^xW^ +...⑼ 並且,假设在保持模式時,電壓產生單元240提供參 考信號Vref至切換電路22〇j和切換電路22〇丨,以及提供公 用信號veQm至其他的切換電路(即除切換電路2叫和22〇 之外的其他切換電路22G1_22Gn),RtT計算和表示成1 方程式(10)的形式: (10) +Ab2xWu +'晴广 + 方程式 由於線性特性以及根據方程式(8)、(9)和, (11)可計算如下: 0758-A33621TWF;MTKI-08-082 11 ^ -(Λ,.+')=〇 + Ab4xHirv + -^+Δό,χ/// +Ab2xH!,+AbiXfiw where H'^K~m + w;c),' H; -(w.1 +WJ), H>,=K -(W.11 + W;!), 如上所述’任意的Rt可藉由從切換電路22G「220n中 k擇兩個不同的切換電路而獲得。接著,藉由對聯式差分 方程ί(Π)求解’校正處理器260可獲得差分值Ab以校正 缓衝230 ‘致的非線性。舉例來說,解答兩個差分方程 式⑴河獲仔^和处3,因此可補償由上述方程式的二階 因子和二階因子導致的非線性。 並且 望產生單元24〇依據一預設順序(specific sequence)提供參考信號至切換電路 22(^-22(^。在一實 施例中’電壓產生單元24G在時間段τ内可依序 (sequentially)提供參考信號v时至切換電路22〇1_现,其 中時間段T包含多個子時間段。舉例來説,電财生單^ 240可在子時間段ti間提供參考錢\ef至切換電路, 公用信號1至切換電請2-22〇n,其中子時間 又h匕3如第3A或3B圖所示的信號φ2的多個時鐘週 接下來,電壓產生單元鳩在子時間段k間提供/ Vref至切換電路22〇2,在子時間段^間提供參;就 至切換電路22〇3等,其中子時間段^至tn的長度可以二 同。在另-實施例中,電壓產生單元24〇在時間 供參考信號vref至切換電路22〇r22〇n。例如,電 元在子時間段tlfs1提供參考信號U切換^ 0758-A33621TWF;MTKI-〇8-082 咔叶 B^門 1;^間段t2間提供參考信號vref至切換# π 22 在子時間段t3間提供 刀換電路220n, -實施例,電壓產生、單切換電路22〇1。在另 在子時間段h間提路。例如,電麗產生單元施 2202 ’在子時間段t2二考U?:ef至切換電路22〇1和 和22〇4。 2 β供參考信號Vref至切換電路22〇3 在本發日种’提供至 參考信號Vref的順〃保持放大”切換電路的 據A/D轉換可以相同也可以不同,且可根 且,參考信確度(_啊)來以和調整。並 或振幅可以相同也可° d P⑽d)、工作週期(duty cycle) 計和準確度來不同’且也可根據A/D轉換器的設 保持放大器的所二 =。並且,在一實施例中,跟縱與 電各器的值可以相同也可以不同。 400的/Λ為根據本發明另一實施例之跟蹤與保持放大器 、,^圖。跟縱與保持放大器楊是—閉環⑻。⑽。op) ^立t括切換器SW1、多個切換電路、放大器420和電 堅^單元430。切換器讀麵接於一公用節點v_a 放大°。420的反向輸入節點之間,且可由如第3 a圖或第 3B圖所示的信號%控制。每個切換電路轉接於節點& 和放大器420的反向輸入節點之間,其中從節點Nin接收類 比輸入信號X。切換電路的架構可以相似,並且每個切換 電路可包含一電容器和三個切換器。以切換電路41〇ι為 例’切換電路41〇ι包含電容器Ci、切換器SW2、切換器 SW3和切換器SW4,其中電容器q耦接於節點N3和放大 0758-A33621TWF;MTKI-08-082 13 1375404 器420的反向輸入節點間,切換器SW2耦接於節點〜和 節點Ns間,切換器SW3耦接於節點&和電壓產生單元430 間,切換器SW4耦接於輸出節點N〇ut和節點n3間。 在跟蹤與保持放大器400中,每個切換器SW2可由第 3A圖或第3B圖所示的信號φΐ3控制,每個切換器SW3和 SW4可由第3A圖或第3B圖所示的信號φ2控制,因此切 換器SW3和SW4可以是同步(synchronous)的。並且,放 大器420的非反向輸入節點耦接公用節點,放大器 420的輸出耦接輸出節點N〇ut。類似地,電壓產生單元43〇 向切換電路選擇性地提供公用信號VcQm和參考信號Vw, 且可根據如前所述的預設順序向切換電路提供參考信號 vref。公用信號vcom的電壓可以與公用節點¥。〇1〇1提供的的 電壓相等,也可以不等。 第5圖為根據本發明另一實施例之跟蹤與保持放大器 5〇〇的示意圖。跟蹤與保持放大器是一閉環電路,包括兩 個切換器SW1、多個切換電路、放大器52〇和兩個電壓產 生單元530A和530B。與第4圖所示的放大器420相比, 放大器 520 是全差動放大器(fuilydifferentialamplifier)。 以切換電路510A!和510^為例,切換電路510A!耦接於 節點Nin+和放大器520的反向輸入節點間,從節點接 收類比輪入信號X,切換電路510B〗耦接於節點Nin_和放大 器520的非反向輸入節點間,從節點Nin接收類比輸入信 號X。並且,放大器520的非反向輸出節點和反向輪出節 點为別輕接輸出卽點Nout+和Nout_。電壓產生單元53〇a向 耦接於節點Nin+的切換電路選擇性地提供公用信號Vc⑽和 〇758-A33621TWF;MTKI-08-082 14 1375404 » 。號電[產生單元5通向輕接於節點Nin-的切 換電路選賴祕供/相錢U參考㈣V。在本 实施例中’臟與保持敌大器可跟縱和保持類比J入信號 X’產生兩個取樣信號付”-。接著,如上所述,一連續 (successlonal)量化器(圖中未顯示)可量化取樣信號y+ 或y·以產生數位信號Dy。 雖然本發明已以較佳實施例揭露如上,然其並非用以
限定本發明,任何所屬技術領域中具有通常知識者,在不 脫離本發明之精神和範圍内,當可作些許之更動與潤飾, 因此本發明之保護範圍當視後附之申請專利範圍所界定者 為準。 【圖式簡單說明】 第1圖為簡單的跟蹤與保持放大器示意圖; 第2圖為根據本發明一實施例之A/D轉換器示意圖; 第3A圖和第3B圖所示為信號巾丨、Φ1&和Φ2的波形 •圖; 第4圖為根據本發明另一實施例之跟蹤與保持放大器 的示意圖; 第5圖為根據本發明另一實施例之跟縱與保持放大器 的不意圖。 【主要元件符號說明】 100〜跟蹤與保持放大器; 110〜切換器; 0758-A33621TWF;MTKJ-〇8-〇82 15 120- ^緩衝器; 130- -電容器; 200- -A/D轉換器; 210- -跟蹤與保持放大器; 230- -緩衝器; 240- -電壓產生單元; 250- -N位元量化器; 1375404 260〜校正處理器; SW1、SW2、SW3、SW4〜切換器; 22(^-220。〜切換電路; CVCn〜電容器; 400、500〜跟蹤與保持放大器; 420〜放大器; 41(^〜切換電路; 430〜電壓產生單元; 510A!、SlOBi〜切換電路; 520〜放大器; 530A、530B〜電壓產生單元。 0758-A33621TWF;MTKI-08-082 16

Claims (1)

  1. • if 1375404 七、申請專利範圍: ar 1. —種跟蹤與保持放大器,包括: 一輸入節點,接收一類比信號; • 一緩衝器,耦接於一第一節點和一輸出節點間; 一第一切換器,耦接於該輸入節點和該第一節點間; 多個切換電路,該每個切換電路包括一電容器,該電 容器耦接於該第一節點和一第二節點間;以及 一電壓產生單元,向該多個切換電路的電容器選擇性 • 地提供一公用信號和一參考信號,其中該參考信號無關於 該類比信號和該公用信號。 2. 如申請專利範圍第1項所述之跟蹤與保持放大器, 其中該每個切換電路,包括: 一第二切換器,耦接於該第二節點和一公用節點間; 以及 一第三切換器,耦接於該第二節點和該電壓產生單元 間; • 其中,當該第一切換器導通時,該第二切換器導通, 該第三切換器關閉;當該第三切換器導通時,該第一切換 器和該第二切換器關閉。 3. 如申請專利範圍第2項所述之跟蹤與保持放大器, 其中當該第三切換器導通時,該電壓產生單元提供該參考 信號至該多個切換電路其中之一,提供該公用信號至已接 收該參考信號的切換電路以外的其他切換電路。 4. 如申請專利範圍第2項所述之跟蹤與保持放大器, 其中該公用信號的電壓位準與該公用節點的電壓位準相 0758-A33621TWF;MTKI-08-082 17 1375404 等。 5.如申請專利範圍第1項所述之跟蹤與保持放大器, 其中該電壓產生單元在一時間段内根據一預設順序提供該 • 參考信號至該多個切換電路,該時間段包括多個子時間段。 _ 6.如申請專利範圍第5項所述之跟蹤與保持放大器, 其中在該子時間段内,該電壓產生單元提供該參考信號至 該多個切換電路其中之一,提供該公用信號至已接收該參 考信號的切換電路以外的其他切換電路。 • 7.如申請專利範圍第1項所述之跟蹤與保持放大器, 其中該多個電容器的電容值之和為一預設值。 8. 如申請專利範圍第1項所述之跟蹤與保持放大器, 其中該緩衝器是一增益放大器。 9. 一種類比至數位轉換器,用於將一輸入信號轉換成 一輸出信號,包括: 一跟蹤與保持放大器,接收該輸入信號,產生一取樣 信號,包括: ® —輸入節點,接收該輸入信號; 一緩衝器,耦接於一第一節點和一輸出節點間,並於 該輸出節點輸出該取樣信號; 一第一切換器,耦接於該輸入節點和該第一節點間; 多個切換電路,該每個切換電路包括: 一電容器,耦接於該第一節點和一第二節點間; 一第二切換器,耦接於該第二節點和一公用節點間; 以及 一第三切換器,耦接該第二節點,其中當該第一切換 0758-A33621TWF;MTKI-08-082 18 ^75404 :導通k,該第二切換器導通, 第三切換界導補拄^姑 -π 關闭,田該 以及 ° 、,Sx第一切換器和該第二切換器關閉; 槌5|產生早凡’補每—個該切換電路的該第三切 作;和二:切換電路的該第三切換器選擇性地提供-公用 ^用产號考信號’其中該參考信號無關於該輸入信號和
    二量化器,量化該取樣信號’產生一量化信號;以及 一校正處理器’校正該量化信號,產生該輸出信號。 ^如申4專利範㈣9項所述之類比至數位轉換 益’當該第三切換器導通時,該電壓產生單元提供該 參考信號至衫個切換電路其巾之―,提供該公用信號^ 接收該參考彳5號的切換電路以外的其他切換電路。 〇〇 U.如申請專利範圍第9項所述之類比至數位轉換 裔’其中該電壓產生單元在-時間仙根據1設順序提 供該參考信號至該多個切換電路,該時間段包括多個 間段。 12.如申請專利範圍第u項所述之類比至數位轉換 器其中在該子時間段内,該電壓產生單元提供該參考信 號至該多個切換電路其中之一,提供該公用信號至已接收 該參考信號的切換電路以外的其他切換電路。 13 ·如申請專利範圍第9項所述之類比至數位轉換 器,其中該多個電容器的電容值之和為一預設值。 14.如申請專利範圍第9項所述之類比至數位轉換 器’其中該缓衝器是一增益放大器。 〇758^A33621 TWF;MTKI-08-082 19 1375404 琴料利範圍第9項所述之類比至數位轉換 相等了中該么用信號的電麗位準與該公用節點的電愿位準 16. —種跟蹤與保持放大器,包括: 一輸入節點,接收一類比信號; 和-二反向輸入節點、一反向輸入節點 輸出二點,其中該非反向輸入節_接-公用節點; 間;一弟一切換器’輕接於該反向輸入節點和該公用節點 多個切換電路,每個該切換電路包括: 一電容器,耦接於該反向輸入節點和一 二切換器’耦接於該第-節點和該輸入節點;: 第一切換器,輕接該第一節點;以及 1中;ί四:Γ器’耦接於該第一節點和該輪出節點間, ^ 。第一切換态和該第四切換器是同步的,且軎兮笛一 當”U 通’該第三切換器關閉, 閉了以^ ’該第—切換器和該第二切換器關 電壓產生單TL,耦接於每一個該切換電路的节 向該切換電路的該第三切換器選擇性地提供:―: 和==考信號’其中該參考信號無關於該類比信號 17.如申料㈣圍第16項料之 2中當該第三切換器導通時,帽產生單 考以至該多個切換電路其中之…提供該公用信號^ 〇758-A33621TWF;MTKI-〇8-〇82 2〇 已接收該參考信號的切換電路以外的其他切芦電路。 讀專利範圍第】6項所述之跟縱與保持放大 :該參考單元:-時間段内根據-預設順序提 間段。,該時間段包括多個子時 哭H如申凊專利範圍第18項所述之跟蹤與保持放大 L 在該子時間段内,該電壓產生單元提供該參考信 個城電路其巾之-,提供該公用信號至已接收 Μ >考信號的切換電路以外的其他切換電路。 οο 2〇·如申請專利範圍第16項所述之跟蹤與保持放大 。八中°亥夕個電容器的電容值之和為一預設值。 21.如申凊專利範圍第16項所述之跟蹤與保持放大 ° *其中該公用信號的電壓位準與該公用節點的電壓位準 相等。 22. —種類比至數位轉換器,用於將一輸入信號轉換成 一輸出信號,包括: 一跟蹤與保持放大器,接收該輸入信號,產生 一取樣 信號,包括; 一輸入節點,接收該輸入信號; —放大器,具有一非反向輸入節點、一反向輸入節點 和輪出節點,其中該非反向輸入節點耗接一公用節點, 該輸出節點輸出該取樣信號; 一第一切換器’耦接於該反向輸入節點和該公用節點 間; 多個切換電路,每個該切換電路包括: 0758^A33621TWF;MTKI-08-082 21
    節點和該反向輸入節點間; 第郎點和該輸入節點間; 一節點和該輸出節點間, 四切換器同步,當該第一切換器 通,該第三切換器關閉,當該第 切換器和該第二切換器關閉;以 電[產生單元,麵接於每-個該切換電路的該第三 城器,向該切換電路的該第三⑽器選擇性地提供一: =號和#考㈣,其巾該參考信號無關於該輪入信號 和該公用信號; 一篁化器,量化該取樣信號,產生__量化信號;以及 一权正處理器,校正該量化信號,產生該輸出信號。 23·如申請專利範圍第22項所述之類比至數位轉換 裔’其中當該第三切換H導料,該f壓產生單元提供該 參考信號至該多個切換電路其中之―,提供該公用信號至 已接收該參考信號的切換電路以外的其他切換電路。 24, 如申請專利範圍第22項所述之類比至數位轉換 器,其中該電壓產生單元在一時間段内根據一預設順序提 供遠參考信號至該多個切換電路,該時間段包括多個子時 間段。 25. 如申請專利範圍第24項所述之類比至數位轉換 器,其中在該子時間段内,該電壓產生單元提供該參考信 號至該多個切換電路其中之一,提供該公用信號至已接收 〇758-A33621TWF;MTKI-08-082 22 1375404 該參考信號的切換電路以外的其他切換電路。 Λ" 26. 如申請專利範圍第22項所述之類比至數位轉換 器,其中該多個電容器的電容值之和為一預設值。 27. 如申請專利範圍第22項所述之類比至數位轉換 器,其中該公用信號的電壓位準與該公用節點的電壓位準 相等。
    0758-A33621TWF;MTKI-08-082 23
TW098100818A 2008-09-24 2009-01-10 Track and hold amplifiers and analog to digital converters TWI375404B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/236,755 US7741984B2 (en) 2008-09-24 2008-09-24 Track and hold amplifiers and analog to digital converters

Publications (2)

Publication Number Publication Date
TW201014195A TW201014195A (en) 2010-04-01
TWI375404B true TWI375404B (en) 2012-10-21

Family

ID=42037077

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098100818A TWI375404B (en) 2008-09-24 2009-01-10 Track and hold amplifiers and analog to digital converters

Country Status (3)

Country Link
US (2) US7741984B2 (zh)
CN (1) CN101686058B (zh)
TW (1) TWI375404B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7924062B2 (en) * 2009-07-15 2011-04-12 Mediatek Inc. Sampling circuits
JP5383426B2 (ja) * 2009-10-23 2014-01-08 ルネサスエレクトロニクス株式会社 異常検出時急速放電回路
US8531324B2 (en) * 2011-07-19 2013-09-10 Freescale Semiconductor, Inc. Systems and methods for data conversion
CN104467840B (zh) * 2013-09-17 2017-09-29 上海信朴臻微电子有限公司 用于校正模数转换器中级间放大器非线性的系统及方法
CN110531296B (zh) * 2019-08-09 2022-05-10 格威半导体(厦门)有限公司 电池管理系统的增益校准方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5305004A (en) 1992-09-29 1994-04-19 Texas Instruments Incorporated Digital to analog converter for sigma delta modulator
US6281717B1 (en) 1999-12-08 2001-08-28 Linear Technology Corporation Dynamic error compensation in track-and-hold circuits
US6529049B2 (en) * 2001-05-10 2003-03-04 National Semiconductor Corporation Pre-charged sample and hold
JP2003133954A (ja) 2001-10-26 2003-05-09 Agilent Technologies Japan Ltd インターリーブa/d変換器の校正方法
US7084795B2 (en) 2004-06-02 2006-08-01 Mstar Semiconductor, Inc. Video signal processing system with a dynamic ADC calibration loop and related methods
US7161512B1 (en) * 2005-06-16 2007-01-09 Qualcomm Inc. Gain error correction in an analog-to-digital converter

Also Published As

Publication number Publication date
US7948411B2 (en) 2011-05-24
US20100073209A1 (en) 2010-03-25
US7741984B2 (en) 2010-06-22
US20100225515A1 (en) 2010-09-09
CN101686058B (zh) 2012-02-15
CN101686058A (zh) 2010-03-31
TW201014195A (en) 2010-04-01

Similar Documents

Publication Publication Date Title
TWI375404B (en) Track and hold amplifiers and analog to digital converters
Pelgrom et al. Analog-to-digital conversion
KR101199574B1 (ko) 아날로그 디지털 변환기
US20120212356A1 (en) Tracking analog-to-digital converter (ADC) with a self-controlled variable clock
US9154151B1 (en) Analog-to-digital converter circuits and methods
JP6114390B2 (ja) アナログデジタル変換器
CN102484478A (zh) 用于加速模数转换器的方法和系统
CN108964664B (zh) 自激振荡多斜率变换器以及用于将电容变换为数字信号的方法
Hedayati A study of Successive Approximation Registers and implementation of an ultra-low power 10-bit SAR ADC in 65nm CMOS technology
KR100845323B1 (ko) 아날로그-디지털 변환기
KR101644999B1 (ko) 시간 영역 다단 인터폴레이션 기법을 이용한 저전력 아날로그 디지털 변환기
US20100073206A1 (en) Analog-to-digital conversion circuits and method for calibrating thereof
Macpherson et al. A 2.5 GS/s 3-bit time-based ADC in 90nm CMOS
Keramat et al. A capacitor mismatch and gain insensitive 1.5-bit/stage pipelined A/D converter
Taillefer Analog-to-digital conversion via time-mode signal processing
JP6131102B2 (ja) 逐次比較型a/d変換器及びその駆動方法
Khan et al. 1.2 gs/s hadamard transform front-end for compressive sensing in 65nm cmos
Hiremath et al. A 6-bit low power folding and interpolating ADC
CN219304823U (zh) 一种全动态的Delta-Sigma调制器电路
JP2008067269A (ja) デジタルアナログ変換装置及び直流試験装置
US20240120935A1 (en) Successive approximation register based time-to-digital converter using a time difference amplifier
Goyal Power Management and Switching Scheme for SAR ADCs
Hameed DESIGN OF SAR ADC FOR LOW ENERGY RADIO APPLICATIONS IN NANOMETER CMOS TECHNOLOGY
Chan Design of 6-bit 2.5 b/stage pipelined analog-to-digital converter with redundancy algorithm
Abe et al. R&D status of a large-aperture hybrid avalanche photo-detector

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees