TWI364821B - Package structures - Google Patents
Package structures Download PDFInfo
- Publication number
- TWI364821B TWI364821B TW096112850A TW96112850A TWI364821B TW I364821 B TWI364821 B TW I364821B TW 096112850 A TW096112850 A TW 096112850A TW 96112850 A TW96112850 A TW 96112850A TW I364821 B TWI364821 B TW I364821B
- Authority
- TW
- Taiwan
- Prior art keywords
- parallel
- pair
- die
- sides
- substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06589—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Semiconductor Memories (AREA)
- Wire Bonding (AREA)
- Structure Of Printed Boards (AREA)
Description
九、發明說明: 【發明所屬之技術領域】 struct 本發明係關於半導體、结構(semiconductor
Ure) ’且特別是關於封裝結構(package structure)。 【先前技術】 制著電子產品的發展,半導體科技已廣泛地應用於 记憶體、中央處理器(cpu)、液晶顯示裝置(LCD)、 用、'令一極體(LED)、雷射二極體以及其他裝置或晶片組等 電^為了達到兩積集度與高速度之目標,半導體基底 之尺寸持績縮減。此外,亦研發出了多種不同之封 技術以改善積體電路之表現。 照第^ 1Α 了 1習知封裝結構之上視情形。請參 圖’於一印刷電路板(PCB)100上安裝有一晶粒 形。印η ¥刷電路板1〇0與晶粒110具有正方形之外 103。a I電路板_具有兩對相互平行之侧* 101與 晶粒1曰1 曰(Γ 11〇具有兩辦相互平行之侧邊111與113。於 結其仙+ 、丨开^成有複數個凸塊(bumps,未顯示),藉以連 行於相,丨i1禾圖不)。側邊111與113係分別平 則沿著對fe01與ι〇3。此外,印刷電路板100之邊角105 葬A方向Μ而對準於晶粒110之邊角115。 错由如第1A圖所示 11〇 , . ^ 下之封裝結構的使用,形成於晶粒 義形成於印刷電路板10〇 “路可透過複數個凸塊(未顯示)而電性連結於定 上之電路繞線。因此,於晶粒 0503-A32824TWF/ShawnChang 1364821 110上之電路所產生之訊號可因而傳遞至印刷電路板100 處並接著傳遞至電性連結於印刷電路板100之另一基板 或印刷電路板(未顯示)。然而,於可靠度測試時或測試之 後,可發現形成於晶粒110與基板1〇〇間凸塊(未顯示) 之剝落情形(delamination)。如此之剝落凸塊通常稱為”白 凸塊(white bump)”。 第1B圖則顯示了另一習知封裝結構之上視情形。請 參照弟1B圖,於印刷電路板120之一邊角區處安裝有一 _ 靜態隨機存取記憶體(簡稱為SRAM)130。於印刷電路板 120之中央部則安裝有一中央處理器(簡稱為CPU)140。 印刷電路板120、SRAM130與CPU140皆具有正方形之 外形。印刷電路板120具有兩對相互平行之侧邊121與 123。SRAM 130與CPU140則分別具有兩對相互平行之 側邊131、133與141、143。於SRAM130與印刷電路板 120之間則形成有複數個凸塊(未顯示),而於CPU140與 印刷電路板120之間則形成有複數個凸塊(未顯示),藉以 籲 分別連結另一晶粒與基板(未顯示)。側邊131與133分別 平行於侧邊121與123。此外,印刷電路板120之邊角 125係沿著對角線方向而對準於晶片130之邊角135。 藉由如第1B圖所示之封裝結構,形成於SRAM130 • 與CPU140上之電路可電性耦接於定義形成於印刷電路 板120上之繞線線路。換句話說,SRAM130與CPU140 上產生之電路訊號可傳輸至印刷電路板120且接著傳輸 至電性耦接於印刷電路板120之另一基板或印刷電路 0503-A32824TWF/ShawnChang 6 1364821 板。如此具有經過旋轉並設置於印刷電路板120邊角之 CPU140之封裝結構之尺寸可小於具有邊緣平行於 SRAM130邊緣而設置之CPU(未顯示)之封裝結構之尺 寸。然而,於可靠度測試時,仍可發現到於SRAM130與 印刷電路板120之間之凸塊及/或介於CPU140與印刷電 路板間之凸塊可能自封裝結構處而剝落掉落。 因此,便需要一種較佳之封裝結構。 【發明内容】 有鑑於此,本發明提供了較佳之封裝結構。 依據一實施例,本發明之封裝結構包括: 一基底,包括一對第一平行邊以及一對第二平行 邊;一第一晶粒,裝置於該基底上,該第一晶粒包括一 對第三平行邊與一對第四平行邊,其中該對第三平行邊 與該對第四平行邊分別不平行於該對第一平行邊與該對 第二平行邊;以及至少一第二晶粒,裝置於該第一晶粒 上。 依據另一實施例,本發明之封裝結構包括: 一基底,包括一對第一平行邊以及一對第二平行 邊,其中該基底包括至少一邊角區與至少一中央區;至 少一第一晶粒,裝置於該基底之該中央區上,該第一晶 粒包括一對第三平行邊與一對第四平行邊;以及至少一 第二晶粒,裝置於該基底之該邊角區上,該第二晶粒包 括一對第五平行邊與一對第六平行邊,其中該對第五平 0503-A32824TWF/ShawnChang 7 1364821 行邊與該對第 對第二平行邊 平仃邊不平行於該對第一 平行邊以及該 實施例’本發明之封裝結構包括: -曰路二至少一第—晶粒’裝置於該基底上,兮第 行邊與—對第二平行邊;… -第一曰曰粒’裝置於該第一晶粒上 2第三平行邊與-對第四平行邊,
第四平行邊不平行於該對第—平行邊 更明發明之上述和其他目的、特徵、和優點能 月』易懂’下文特舉一較佳實施例,並配合所附圖示, 作詳細說明如下: 【實施方式】 第2A圖為一示意圖,顯示了依據本發明一實施例之 封裝結構之上視情形。請參照第2A圖,於基底2〇〇上安 裝有一晶粒210。基底200可包括兩對相互平行之側邊 201與203。晶粒210可包括兩對相互平行之侧邊2丨丨與 213。在此,侧邊211與213則不平行於側邊2〇 1與203。 基底200可包括數個邊角2〇5,而晶粒210包括數個邊角 215。於部份之實施例中,基底2〇〇之邊角2〇5此時不對 準於晶粒210之邊角215,即通過基底200之邊角205之 對角線並不通過晶粒210之邊角215。 基底200可為如印刷電路板、塑膠基板、陶瓷基板、 〇503-A32824TWF/ShawnChang 8 1364821 矽基板、三五(ΙΙΙ-ν)族化合物基板、如液晶顯示裝置、電 * 漿裝置、電激發光裝置或發光二極體基板之顯示基板(於 下文中統稱為基板200)。 於部份實施例中,當基底200上裝置有晶粒210時, 基底200可包括設置於對應於晶粒210表面之基底200 ^ 表面上之數個球栅陣列封裝物(BGA,未顯示)。 晶粒210可為或具有複數個裝置、二極體、電晶體 及/或電路形成於其上之矽基板、三五族基板、如液晶顯 _ 示裝置、電激發光裝置或發光二極體基板之顯示基板。 晶粒210可經由打線接合及/或覆晶接合方式裝置於基底 200之上。藉由覆晶程序形成之封裝結構通稱為一覆晶球 柵陣列封裝物(FCBGA)。換句話說,上述覆晶球柵陣列 封裝物包括設置於基底200與晶粒210間之複數個凸 塊。於部份實施例中,基底200與晶粒210兩者間具有 不同之熱膨脹係數。 第2Β圖與第2D圖顯示了如第1圖所示之習知封裝 • 結構中所裝置之晶粒110沿著al與bl方向之應力模擬 結果,而第2C圖與第2E圖則顯示了如第2A圖所示之 實施例之封裝結構中所裝置之晶粒210沿著a2-b2方向之 應力模擬結果。 可發現到,由於基底200與晶粒210間熱膨脹係數 上的差異,當晶粒210安裝於基底200上之後,晶粒210 與基底200分別處於不同之應力(如膨脹或壓縮)狀態。 請參照第2B圖與第2C圖,裝置於基底100上之晶 0503-A32824TWF/ShawnChang 9 1364821 .粒U〇於方向al之側邊111處遭遇了約為124MPa最大 應力。裝置於基底200上之晶粒21〇則於方向b2上之晶 粒210之中央區處遭遇了約為815Mpa之一最大應力。 而如第2C圖與第2E圖所示,晶粒11〇於方向H :晶粒 11〇之中央區處遭遇了約為107MPa之最大應力,而晶粒 .210則於方向a2上接近邊角215與中央區等區域處遭遇 了約為80.3MPa之最大應力。 基於前述模擬結果,可發現晶粒21〇之側邊211與 • 213較佳地不平行於基底200之側邊201與203。此外, 晶粒210之邊角215於對角線方向上較佳地不對準於基 底200之邊角205。藉由如第2八圖所示之非對角線型態 - 設置晶粒210於基底200上,位於邊角、如第2A圖所^ - 之211、213及/或晶粒210之邊角215處之應力可因而降 低。 於部份實施例中,至少基底2〇〇之側邊2〇1與2〇3 之一的尺寸dl約為42毫米(mm)或更多,而至少晶粒21〇 之側邊211與213之一的尺寸d2約為2〇毫米或更多。 於其他實施例中,基底200具有約為42*42平方毫米之 尺寸,而晶粒210具有約為20*2〇平方毫米之尺寸。於 其他實施例中,至少基底200與晶粒21〇之一為矩形。' 熟悉此技藝者當能瞭解,基板與晶粒其中之一可為正方 形,而基板與晶粒之另一則具有一非正方形、矩形之外 形,當晶粒之邊緣係平行於基底之各別邊緣時,晶粒與 基板可視為相互對準,而當晶粒之邊緣並不平行於基底 0503-A32824TWF/ShawnChang 10 1364821 之邊緣時’晶粒與基板可視為相互不對準。 於部份實施例中,此些基底200之平行側邊2〇1與 203之一與晶粒210之平行側邊211與213之一之間具有 介於約15〜45度之一夾角0。 弟3圖續' 示了依據本發明另一實施例之一封裝結構 之上視情形。請參照第3圖,基底300包括一對相互平 行之側邊301與303,其中基底300包括至少一邊角區 307與至少一中央區3〇9。於基底300之中央區309處則 至少裝置有一晶粒320。晶粒320可包括一對相互平行之 側邊321與323。於基底300之邊角區307處則裝置有至 少一晶粒310。晶粒310包括一對相互平行之側邊311與 313’其中晶粒310之侧邊311與313並不平行於基底300 之側邊301與303。此外,晶粒310包括複數個邊角315, 而基底300包括複數個邊角305。於其他實施例中,晶粒 310之邊角315並不對準於基底310之邊角305。 在此’基底300與晶粒310、320間之關係類似於先 前於第2A圖内所示之基底200與晶粒210間之關係。可 發現到由於基底300與晶粒310、320間之熱膨脹係數差 異於基底300之邊角區307處較於基底300之中央區309 處來的嚴重。因此於設置晶粒310時,晶粒310之側邊 311與313並不平行於基底301與303之邊緣,以期望降 低於基底300之邊角區307處之晶粒310的應力。於其 他實施例中’晶粒310之設置中,晶粒310之邊角315 並不對準於基底300之邊角,以期望地降低晶粒310之 0503-A32824TWF/ShawnChang 11 1364821 應力。 於部份實施例中,晶粒320之側邊321、323可分別 不平行於基底300之側邊,以期望降低晶粒320之應力。 於其他實施例中,沿著對角方向上,晶粒320之邊角325 可不對準於基底300之邊角。 第4A圖則顯示了依據本發明之又一實施例之封裝 結構之上視情形。請參照第4A圖,於晶粒210上則裝置 有至少一晶粒420。如第4A圖所示之堆疊結構通常稱為 堆疊模組封裝物(stacked-module package, SMP)。晶粒 420 可小於如第2A圖所示之晶粒210。晶粒420可包括一對 相互平行之侧邊421與423。於部份實施例中,側邊421 與423晶粒420分別不平行於晶粒210之側邊211與 213。再者,於部份實施例中,晶粒420的側邊421、423 之一與基底200的側邊211、213之一之間具有介於約 15〜45度之一夾角Φ。 於部份實施例中,晶粒420之邊角425並不對準於 晶粒210之邊角215。於其他實施例中,晶粒420之側邊 421與423則分別平行於基底200之邊201與203。於另 一實施例中,晶粒420之邊角425則沿對角方向上對準 於基底之邊角205。 第4B圖顯示了依據本發明又一實施例之堆疊結構 之上視情形。請參照第4B圖,於晶粒210上裝置有一晶 粒430。晶粒430可相似於如第2B圖所示之晶粒210。 於如第4B圖所示之實施例中,晶粒430可包括一對相互 0503-A32824TWF/ShawnChang 12 1364821 平行之側邊431與433,其分別平行於侧邊211與213。 ' 於部份之實施例中,晶粒430之邊角435不對準於基底 200之邊角205。如此安置於晶粒210上之晶粒430為期 望的,晶粒430及/或210之應力於可靠度測試時及/或測 試之後將不會造成封裝結構之毁損。 第4C圖顯示了依據本發明又一實施例之堆疊結構 之上視情形。請參照第4C圖,於基底400上安置有至少 * 一晶粒440與至少一晶粒450。基底400、晶粒440與450 • 可分別相似於如第2A圖所示之基底200與晶粒210。基 底400可包括一對相互平行之側邊401與403,晶粒440 則可包括一對相互平行之側邊441與443,晶粒450可包 括一對相互平行之側邊451與453。於部份實施例中,侧 邊451與453不平行於側邊441與443。於部份實施例中, 晶粒450之側邊451與453之一與晶粒440之側邊44卜 443之一之間具有介於約15〜45度之一夾角Θ。於部份之 實施例中,當基底400與晶粒440之應力為重要時,晶 • 粒440之側邊441與443係分別平行於基板400之側邊 401 與 403 ° 於部份之實施例中,晶粒450之側邊451、453分別 不平行於基底400之側邊401、403。於部份之實施例中, 晶粒450之邊角455不對準於基底400之邊角405。 雖然本發明已以較佳實施例揭露如上,然其並非用 以限定本發明,任何熟習此技藝者,在不脫離本發明之 精神和範圍内,當可作各種之更動與潤飾,因此本發明 0503-A32824TWF/ShawnChang 13 1364821 之保護範圍當視後附之申請專利範圍所界定者為準。
0503-A32824TWF/ShawnChang 14 【圖式簡單說明】 =ΙΑ’圖顯示了習知封 第2A圖為一示意圖偁之上視,月形, 封裂結構的±視情形; 、了㈣本發明-實施例之 第2Β圖與第2D圖為 農結構上之晶粒η。沿著二方二, 果; ~ bl方向上之應力模擬結 第2C圖與第2E圖為安裝 封裝結構上之曰敕21〇 、如弟2A圖所示之習知 結果;#上之日日粒21〇沿者aqb2方向上之應力模擬 弟3圖為一上視圖,顯+ 7 /·»· 之一封裝結構; …、了依據本發明另-實施例 之為—上_,顯示了依據本發明又-實施例 之㈣了域本糾^實施例 第4C圖為一上視圖,顯示了依據本發明又一實施例 之一封裝結構之上視情形。 【主要元件符號說明】 100〜印刷電路板; 110〜晶粒; 115〜晶粒之邊角; 101、103〜印刷電路板之侧邊 105〜印刷電路板之邊角; 111、113〜晶粒之側邊; 0503-A32824TWF/ShawnChang 15 1364821 120〜印刷電路板; 121、123〜印刷電路板之側邊; 125〜印刷電路板之邊角; 131、133〜SRAM之側邊; 135〜SRAM之邊角; 141、143〜CPU之側邊; 200〜基底;
201、203〜基底200之側邊; 205〜基底200之邊角; 211、213〜晶粒210之側邊; 215〜晶粒210之邊角; dl〜基底200之側邊之一的尺寸; d2〜晶粒210之側邊的尺寸; al、a2〜方向; bl、b2〜對角線; 0〜基底之侧邊之一與晶粒之侧邊之一的夾角; 3 00〜基底,
130〜SRAM ; 140〜CPU ; 145〜CPU之邊角; 210〜晶粒; 301、303〜基底300之側邊; 305〜基底300之邊角; 307〜基底300之邊角區; 309〜基底300之中央區; 310〜晶粒; 311、313〜晶粒310之側邊; 315〜晶粒310之邊角; 320〜晶粒; 321、323〜晶粒320之側邊; 325〜晶粒320之邊角; 420〜晶粒; 0503-A32824TWF/ShawnChang 16 1364821 421、423〜晶粒420的側邊; 425〜晶粒420的邊角; Φ〜晶粒420的侧邊之一與基底200的側邊之一的夾 43 0〜晶粒, 431、433〜晶粒430之侧邊; 435〜晶粒430之邊角;
440〜晶粒; 450〜晶粒; 441、443〜晶粒440之側邊; 445〜晶粒440之邊角; 451、453〜晶粒450之側邊; 455〜晶粒450之邊角。
0503-A32824TWF/ShawnChang 17
Claims (1)
- ί36、4821.第96丨丨285〇琴申請專利範圍修正本 十、申請專利範圍: 1. 一種封裝結構,包括: 基底’包括一對第一承;i- j ,、,τ, -第-晶粒’裝置於亨美丁 一對第二平行邊; 對第三平行邊盥一斟笙 ^ 弟日日粒包括一 與該對第四平行邊分 :千仃邊 第二平行邊;以及 伙料$—传邊與該對 2少-第二晶粒,裝置於該第一晶粒上 曰 -對苐五平行邊與—對第六平 』^曰 平行邊與該對第六平行邊分別平行於該對第—二 == 該對第二平行邊。 了罘十仃邊與 針筮專利範圍第1項所述之封裝結構,1中該 對第一平㈣與該對第二平行叙— 平= 以及該對第四平行邊之一,門目士人 ί弟一千订邊 角。 丁遺之之間具有介於15〜45度之一夾 3.如申請專利範圍第!項所述 Ζ五平行邊與該對第六平行邊不平行“ 邊與該對第四平行邊。 了弟一千仃 對第I.二申Γ專利範圍第3項所述之封裝結構,其中該 與該對第丄卓荇邊 -、該對第五平行邊 5由t: 之間具有介於15〜45度之-夾角。 •申明專利範圍第1項所述之封士禮,甘士 — 基底包括複數個第一邊角,兮第 ,、中該 邊角,而該…邊角不針晶粒包括複數個第二 乐瓊角不對準於該些第二邊角。 〇503-A32824TWFl/mul| 18。參。1?瓣換頁 請專纖料 . • t 一種封裝結構,包括\ 邊,’包括—對第一平行邊以及一對第二平行 2小〜基底包括至少―邊角區與至少-中央區; 第一曰i二第—晶粒’裝置於該基底之該中央區上,該 該對第—正 士第二平行邊與一對第四平行邊,其中 邊以及騎第邊對第;;平行邊平行於該對第一平行 « 第一曰粒,裝置於該基底之該邊角區上,該 弟-4包括—對第 該對第五平行邊㈣Μ理…冑弟”千仃邊’其中 行邊以及㈣帛平行衫平躲㈣第一平 對第封裝結構,其中該 與該對第二平行邊:ϋ于有邊入之=該對第一平行邊 至少6销狀封裝轉,更包括 日日祖,裝置於該第二晶粒上。 第三裝結構,其令該 對第七平行邊與該對第八二第八平行邊,而該 ‘邊與該對第六平行邊。T 、’仃於该對第五平行 對第七平t _第9項所述之封«結構’ 1中今 對第七千仃邊與該對第八平行邊之一 m 與該對第六平行叙— 平行邊 角。 啕"於15〜45度之一夾 〇503-A32824TWFl/mull B34821 ίΡ替捧! fmm- 、第96112850號申請專利範圍修正本 .U.如申請專利範圍第9項所述之抽… α如中請專利範圍第6項所述之封裝結構,盆中該 括複數個第-邊角,該第二晶粒包括複數個第: 邊角,該些第一邊角不對準於該些第二邊角。 I3. 一種封裝結構,包括: 一基底; 括-一晶粒,裝置於該基底上,該第-晶粒包 括對第一平行邊與一對第二平行邊;以及 至少一第二晶粒,裝置於該第一晶粒上,i 二晶粒無凸出於該第—晶粒邊緣之外,該第二晶粒包括Χ — 對第三平行邊與-對帛四平行邊,其+ 第四平行邊不平行於該對第一平行邊與射= 14:如中請專利範圍第13項所述之封裝結構, 該對第三平行邊與該對第四平行邊之—與該對第 f與該對第二平行邊之—之間具有介於15〜45度之一^ 15. 如中請專·㈣13項所述之封裝結構, 括—對第五平行邊與—對第六平行邊,而;少 該對第五平行邊與該對第六平行狀— _ 第一平行邊與該對第二平行邊之一。 至"該對 16. 如申請專利範圍第13項所述之封裝結構,其中 〇503-A32824TWFl/mull 20 Y 13648^- 99年12月13曰修正替換頁 年9裘換頁 ~~—第9bli‘28~50號!申請專利範圍修正本 該第一晶片更包括複數個第一邊角,該第二晶粒包括複 數個第二邊角,該第一邊角不對準於該第二邊角。0503-A32824TWFl/mull 21
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/619,095 US7859092B2 (en) | 2007-01-02 | 2007-01-02 | Package structures |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200830485A TW200830485A (en) | 2008-07-16 |
TWI364821B true TWI364821B (en) | 2012-05-21 |
Family
ID=39582703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096112850A TWI364821B (en) | 2007-01-02 | 2007-04-12 | Package structures |
Country Status (3)
Country | Link |
---|---|
US (3) | US7859092B2 (zh) |
CN (2) | CN102522395B (zh) |
TW (1) | TWI364821B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8110929B2 (en) * | 2007-05-31 | 2012-02-07 | Sanyo Electric Co., Ltd. | Semiconductor module |
US20130256883A1 (en) * | 2012-03-27 | 2013-10-03 | Intel Mobile Communications GmbH | Rotated semiconductor device fan-out wafer level packages and methods of manufacturing rotated semiconductor device fan-out wafer level packages |
CN102842574A (zh) * | 2012-07-03 | 2012-12-26 | 日月光半导体制造股份有限公司 | 用于堆叠的半导体封装构造 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3142047A (en) * | 1960-12-14 | 1964-07-21 | Columbia Broadcasting Systems | Memory plane |
US4868634A (en) * | 1987-03-13 | 1989-09-19 | Citizen Watch Co., Ltd. | IC-packaged device |
US4990462A (en) * | 1989-04-12 | 1991-02-05 | Advanced Micro Devices, Inc. | Method for coplanar integration of semiconductor ic devices |
KR0149798B1 (ko) * | 1994-04-15 | 1998-10-01 | 모리시다 요이치 | 반도체 장치 및 그 제조방법과 리드프레임 |
US5994166A (en) * | 1997-03-10 | 1999-11-30 | Micron Technology, Inc. | Method of constructing stacked packages |
JPH11186326A (ja) * | 1997-12-24 | 1999-07-09 | Shinko Electric Ind Co Ltd | 半導体装置 |
US6118670A (en) * | 1998-06-30 | 2000-09-12 | Hewlett-Packard Company | PCB mounting arrangement for two components requiring high-speed connections to a third component |
US6531782B1 (en) * | 2001-06-19 | 2003-03-11 | Cypress Semiconductor Corp. | Method of placing die to minimize die-to-die routing complexity on a substrate |
US20030006493A1 (en) * | 2001-07-04 | 2003-01-09 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and manufacturing method thereof |
DE10202878A1 (de) * | 2002-01-25 | 2003-08-07 | Infineon Technologies Ag | Schaltungsplatine mit integrierter Schaltung zur Hochgeschwindigkeitsdatenverarbeitung |
TW527672B (en) | 2002-02-08 | 2003-04-11 | United Test Ct Inc | Stacked semiconductor device and method of manufacture |
US6747331B2 (en) * | 2002-07-17 | 2004-06-08 | International Business Machines Corporation | Method and packaging structure for optimizing warpage of flip chip organic packages |
US20040021230A1 (en) * | 2002-08-05 | 2004-02-05 | Macronix International Co., Ltd. | Ultra thin stacking packaging device |
JP2004140079A (ja) * | 2002-10-16 | 2004-05-13 | Canon Inc | エリアアレイ型半導体装置とそれを用いた電子回路基板 |
US6927498B2 (en) * | 2003-11-19 | 2005-08-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bond pad for flip chip package |
US7341887B2 (en) * | 2004-10-29 | 2008-03-11 | Intel Corporation | Integrated circuit die configuration for packaging |
US8110929B2 (en) * | 2007-05-31 | 2012-02-07 | Sanyo Electric Co., Ltd. | Semiconductor module |
JP2009283835A (ja) * | 2008-05-26 | 2009-12-03 | Elpida Memory Inc | 半導体装置及びその製造方法 |
KR100997787B1 (ko) * | 2008-06-30 | 2010-12-02 | 주식회사 하이닉스반도체 | 적층 반도체 패키지 및 이의 제조 방법 |
-
2007
- 2007-01-02 US US11/619,095 patent/US7859092B2/en active Active
- 2007-04-12 TW TW096112850A patent/TWI364821B/zh active
- 2007-04-29 CN CN201110461267.7A patent/CN102522395B/zh active Active
- 2007-04-29 CN CN2007101021679A patent/CN101217140B/zh active Active
-
2010
- 2010-11-16 US US12/946,930 patent/US8237253B2/en active Active
-
2012
- 2012-07-02 US US13/539,775 patent/US8618673B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TW200830485A (en) | 2008-07-16 |
US8618673B2 (en) | 2013-12-31 |
US20110062597A1 (en) | 2011-03-17 |
US20120267799A1 (en) | 2012-10-25 |
US20080157315A1 (en) | 2008-07-03 |
CN102522395A (zh) | 2012-06-27 |
CN102522395B (zh) | 2016-03-30 |
CN101217140A (zh) | 2008-07-09 |
US7859092B2 (en) | 2010-12-28 |
US8237253B2 (en) | 2012-08-07 |
CN101217140B (zh) | 2012-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9633975B2 (en) | Multi-die wirebond packages with elongated windows | |
US8093726B2 (en) | Semiconductor packages having interposers, electronic products employing the same, and methods of manufacturing the same | |
KR20050048323A (ko) | 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지 | |
TW200812448A (en) | Flexible electronic assembly | |
US20150048524A1 (en) | Stacked microelectronic packages having at least two stacked microelectronic elements adjacent one another | |
TW201626541A (zh) | 半導體裝置封裝、封裝層疊以及包含封裝層疊的計算裝置 | |
US11764121B2 (en) | Semiconductor packages | |
US9397052B2 (en) | Semiconductor package | |
TWI364821B (en) | Package structures | |
US20030057540A1 (en) | Combination-type 3D stacked IC package | |
TW201308530A (zh) | 雙面覆晶封裝 | |
US9472539B2 (en) | Semiconductor chip and a semiconductor package having a package on package (POP) structure including the semiconductor chip | |
TWI230447B (en) | Multi-chips package | |
US20040104475A1 (en) | [high density semiconductor package] | |
TW200937540A (en) | Integrated circuit package system with package integration | |
US9806064B2 (en) | Package with multiple plane I/O structure | |
US20090057916A1 (en) | Semiconductor package and apparatus using the same | |
WO2024031812A1 (zh) | 一种半导体封装结构及其制备方法 | |
WO2024031745A1 (zh) | 一种半导体封装结构及其制备方法 | |
US20230317630A1 (en) | Package structures with collapse control features | |
US20050146050A1 (en) | Flip chip package structure and chip structure thereof | |
US20090166879A1 (en) | Semiconductor package | |
TW200304692A (en) | Stress reduction in flip-chip PBGA packaging by utilizing segmented chips and/or chip carriers | |
TW484221B (en) | A dual chip package and the wafer level packaging method | |
TW200818416A (en) | SIP package with small dimension |