CN101217140A - 封装结构 - Google Patents

封装结构 Download PDF

Info

Publication number
CN101217140A
CN101217140A CNA2007101021679A CN200710102167A CN101217140A CN 101217140 A CN101217140 A CN 101217140A CN A2007101021679 A CNA2007101021679 A CN A2007101021679A CN 200710102167 A CN200710102167 A CN 200710102167A CN 101217140 A CN101217140 A CN 101217140A
Authority
CN
China
Prior art keywords
crystal grain
parallel edges
substrate
parallel
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101021679A
Other languages
English (en)
Other versions
CN101217140B (zh
Inventor
刘豫文
陈宪伟
郑心圃
蔡豪益
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN201110461267.7A priority Critical patent/CN102522395B/zh
Publication of CN101217140A publication Critical patent/CN101217140A/zh
Application granted granted Critical
Publication of CN101217140B publication Critical patent/CN101217140B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Memories (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种封装结构，包括：一基底，其包括一对第一平行边以及一对第二平行边；一第一晶粒，其设置于该基底上，该第一晶粒包括一对第三平行边与一对第四平行边，其中所述第三平行边与所述第四平行边分别不平行于所述第一平行边与所述第二平行边；以及至少一第二晶粒，其设置于该第一晶粒上，或该基底上。根据本发明的封装结构，可降低基底边角区处的应力，以及晶粒的应力。

Description

封装结构
技术领域
本发明涉及一种半导体结构，特别涉及一种封装结构。
背景技术
随着电子产品的发展，半导体科技已广泛地应用于制造内存、中央处理器(CPU)、液晶显示装置(LCD)、发光二极管(LED)、激光二极管以及其它装置或芯片组等。为了达到高集成度与高速度，半导体基底电路的尺寸持续缩减。此外，还研发出了多种不同的封装技术以改善集成电路的性能。
图1A示出了一种已知的封装结构的俯视情形。请参照图1A，在一印刷电路板(PCB)100上安装有一晶粒(die)110。印刷电路板100与晶粒110具有正方形的外形。印刷电路板100具有两对相互平行的侧边101与103。晶粒110具有两对相互平行的侧边111与113。在晶粒110上则形成有多个凸块(bumps，未示出)，藉以连接其它的晶粒或基板(未图示)。侧边111与113分别平行于侧边101与103。此外，印刷电路板100的边角105则沿着对角方向b1而与晶粒110的边角115对准。
通过如图1A所示的封装结构的使用，形成于晶粒110上的电路可通过多个凸块(未示出)而电性连接于形成于印刷电路板100上的电路绕线。因此，晶粒110上的电路所产生的信号可因而传递至印刷电路板100处，并接着传递至电性连接于印刷电路板100的另一基板或印刷电路板(未示出)。然而，在可靠度测试时或测试之后，可发现形成于晶粒110与基板100间的凸块(未示出)发生剥落(delamination)。该剥落的凸块通常称为“白凸块”。
图1B则示出了另一已知封装结构的俯视情形。请参照图1B，在印刷电路板120的一边角区处安装有一静态随机存取器(简称为SRAM)130。在印刷电路板120的中央部则安装有一中央处理器(简称为CPU)140。印刷电路板120、SRAM 130、与CPU 140均具有正方形的外形。印刷电路板120具有两对相互平行的侧边121与123。SRAM 130与CPU 140则分别具有两对相互平行的侧边131、133与141、143。在SRAM 130与印刷电路板120之间则形成有多个凸块(未示出)，而在CPU 140与印刷电路板120之间则形成有多个凸块(未示出)，藉以分别连接另一晶粒与基板(未示出)。侧边131与133分别平行于侧边121与123。此外，印刷电路板120的边角125沿着对角线方向而与芯片130的边角135对准。
通过如图1B所示的封装结构，形成于SRAM130与CPU140上的电路可电性耦接于形成于印刷电路板120上的绕线线路。换句话说，SRAM 130与CPU 140上产生的电路信号可传输至印刷电路板120且接着传输至电性耦接于印刷电路板120的另一基板或印刷电路板。如此，经过旋转并设置于印刷电路板120边角的CPU 140的封装结构的尺寸可小于边缘平行于SRAM130边缘而设置的CPU(未示出)的封装结构的尺寸。然而，在可靠度测试时，仍可发现到在SRAM130与印刷电路板120之间的凸块及/或介于CPU140与印刷电路板间的凸块可能自封装结构处剥落掉落。
因此，需要提供一种较佳的封装结构。
发明内容
有鉴于此，本发明的目的在于提供一种较佳的封装结构。
根据本发明的一实施例，本发明的封装结构包括：
一基底，其包括一对第一平行边以及一对第二平行边；一第一晶粒，其设置于该基底上，该第一晶粒包括一对第三平行边与一对第四平行边，其中所述第三平行边与所述第四平行边分别不平行于所述第一平行边与所述第二平行边；以及至少一第二晶粒，其设置于该第一晶粒上。
根据本发明的另一实施例，本发明的封装结构包括：
一基底，其包括一对第一平行边以及一对第二平行边，其中该基底包括至少一边角区与至少一中央区；至少一第一晶粒，其设置于该基底的该中央区上，该第一晶粒包括一对第三平行边与一对第四平行边；以及至少一第二晶粒，其设置于该基底的该边角区上，该第二晶粒包括一对第五平行边与一对第六平行边，其中所述第五平行边与所述第六平行边不平行于所述第一平行边以及所述第二平行边。
根据本发明的又一实施例，本发明的封装结构包括：
一基底；至少一第一晶粒，其设置于该基底上，该第一晶粒包括一对第一平行边与一对第二平行边；以及至少一第二晶粒，其设置于该第一晶粒上，该第二晶粒包括一对第三平行边与一对第四平行边，其中所述第三平行边与所述第四平行边不平行于所述第一平行边与所述第二平行边。
根据本发明的封装结构，可降低基底边角区处的应力，以及晶粒的应力。
为了使得本发明的上述和其它目的、特征、和优点能够更加明显易懂，下文中特举一较佳实施例，并结合附图详细说明如下：
附图说明
图1A-图1B示出了已知封装结构的俯视情形；
图2A为一示意图，示出了根据本发明一实施例的封装结构的俯视情形；
图2B与图2D为安装于如图1所示的已知封装结构上的晶粒沿着a1与b1方向上的应力模拟结果；
图2C与图2E为安装于如图2A所示的封装结构上的晶粒沿着a2与b2方向上的应力模拟结果；
图3为一俯视图，示出了根据本发明另一实施例的一封装结构的俯视情形；
图4A为一俯视图，示出了根据本发明又一实施例的一封装结构的俯视情形；
图4B为一俯视图，示出了根据本发明另一实施例的一封装结构的俯视情形；以及
图4C为一俯视图，示出了根据本发明又一实施例的一封装结构的俯视情形。
其中，附图标记说明如下：
100～印刷电路板；      101、103～印刷电路板的侧边；
105～印刷电路板的边角；110～晶粒；
111、113～晶粒的侧边； 115～晶粒的边角；
120～印刷电路板；      121、123～印刷电路板的侧边；
125～印刷电路板的边角；130～SRAM；
131、133～SRAM的侧边； 135～SRAM的边角；
140～CPU；                  141、143～CPU的侧边；
145～CPU的边角；            200～基底；
201、203～基底200的侧边；   205～基底200的边角；
210～晶粒；                 211、213～晶粒210的侧边；
215～晶粒210的边角；        d1～基底200的侧边之一的尺寸；
d2～晶粒210的侧边的尺寸；   a1、a2～方向；
b1、b2～对角线；            θ～基底的侧边之一与晶粒的侧边之一的夹角；
300～基底；                 301、303～基底300的侧边；
305～基底300的边角；        307～基底300的边角区；
309～基底300的中央区；      310～晶粒；
311、313～晶粒310的侧边；   315～晶粒310的边角；
320～晶粒；                 321、323～晶粒320的侧边；
325～晶粒320的边角；        420～晶粒；
421、423～晶粒420的侧边；   425～晶粒420的边角；
Φ～晶粒420的侧边之一与基底200的侧边之一的夹角；
430～晶粒；                 431、433～晶粒430的侧边；
435～晶粒430的边角；        440～晶粒；
441、443晶粒440的侧边；     445～晶粒440的边角；
450～晶粒；                 451、453～晶粒450的侧边；
455～晶粒450的边角。
具体实施方式
图2A为一示意图，示出了根据本发明一实施例的封装结构的俯视情形。请参照图2A，在基底200上安装有一晶粒210。基底200可包括两对相互平行的侧边201与203。晶粒210可包括两对相互平行的侧边211与213。在此，侧边211与213与侧边201与203不平行。基底200可包括多个边角205，而晶粒210包括多个边角215。在部分的实施例中，基底200的边角205与晶粒210的边角215不对准，即通过基底200的边角205的对角线并不通过晶粒210的边角215。
基底200可为如印刷电路板、塑料基板、陶瓷基板、硅基板、三五(III-V)族化合物基板、如液晶显示装置、等离子装置、电激发光装置或发光二极管基板的显示基板(在下文中统称为基板200)。
在部分实施例中，当基底200上装置有晶粒210时，基底200可包括设置于对应于晶粒210表面的基底200表面上的多个球栅阵列封装物(BGA，未示出)。
晶粒210可为其上形成有多个装置、二极管、晶体管及/或电路的硅基板、三五族化合物基板、如液晶显示装置、电激发光装置或发光二极管基板。晶粒210可经由打线接合及/或覆晶接合方式设置于基底200之上。通过覆晶程序形成的封装结构通称为一覆晶球栅阵列封装物(FCBGA)。换句话说，上述覆晶球栅阵列封装物包括设置于基底200与晶粒210间的多个凸块。在部分实施例中，基底200与晶粒210两者间具有不同的热膨胀系数。
图2B与图2D示出了如图1所示的已知封装结构中所设置的晶粒110沿着a1与b1方向的应力模拟结果，而图2C与图2E则示出了如图2A所示的封装结构中所设置的晶粒210沿着a2-b2方向的应力模拟结果。
可发现，由于基底200与晶粒210间热膨胀系数上的差异，当晶粒210安装于基底200上之后，晶粒210与基底200分别处于不同的应力(如膨胀或压缩)状态。
请参照图2B与图2C，设置于基底100上的晶粒110在方向a1的侧边111处承受约为124MPa的最大应力。设置于基底200上的晶粒210在方向b2上的中央区处承受约为81.5MPa的最大应力。如图2C与图2E所示，在方向b1上，晶粒110的中央区处承受约为107MPa的最大应力，在方向a2上，晶粒210接近边角215与中央区等区域处承受约为80.3MPa的最大应力。
基于前述模拟结果，可发现优选地，晶粒210的侧边211与213与基底200的侧边201与203不平行。此外优选地，晶粒210的边角215在对角线方向上与基底200的边角205不对准。通过如图2A所示，以非对角线型态在基底200上设置晶粒210，如图2A所示位于边角的侧边211、213及/或晶粒210的边角215处的应力可因而降低。
在部分实施例中，至少基底200的侧边201与203之一的尺寸d1约为42毫米(mm)或更多，而至少晶粒210的侧边211与213之一的尺寸d2约为20毫米或更多。在其它实施例中，基底200具有约为42×42平方毫米的尺寸，而晶粒210具有约为20×20平方毫米的尺寸。在其它实施例中，至少基底200与晶粒210之一为矩形。本领域的普通技术人员可以了解，基板与晶粒的其中之一可为正方形，而基板与晶粒的其中的另一个则具有一非正方形、矩形的外形，当晶粒的边缘平行于基底的各别边缘时，晶粒与基板可视为相互对准，而当晶粒的边缘与基底的边缘并不平行时，晶粒与基板可视为相互不对准。
在部分实施例中，所述基底200的平行侧边201与203之一与晶粒210的平行侧边211与213之一之间具有介于约15～45度的一夹角θ。
图3示出了根据本发明另一实施例的一封装结构的俯视情形。请参照图3，基底300包括一对相互平行的侧边301与303，其中基底300包括至少一边角区307与至少一中央区309。在基底300的中央区309处则至少设置有一晶粒320。晶粒320可包括一对相互平行的侧边321与323。在基底300的边角区307处则设置有至少一晶粒310。晶粒310包括一对相互平行的侧边311与313，其中晶粒310的侧边311与313并与基底300的侧边301与303不平行。此外，晶粒310包括多个边角315，而基底300包括多个边角305。在其它实施例中，晶粒310的边角315不与基底310的边角305对准。
在此，基底300与晶粒310、320间的关系类似于先前图2A中所示的基底200与晶粒210间的关系。可发现，由于基底300与晶粒310、320间的热膨胀系数差异在基底300的边角区307处较在基底300的中央区309处更严重。因此在设置晶粒310时，晶粒310的侧边311与313并与基底301与303的边缘不平行，以期望降低于基底300的边角区307处的晶粒310的应力。在其它实施例中，晶粒310的设置中，晶粒310的边角315并不与基底300的边角对准，以期望地降低晶粒310的应力。
在部分实施例中，晶粒320的侧边321、323可分别与基底300的侧边不平行，以期望降低晶粒320的应力。在其它实施例中，沿着对角方向，晶粒320的边角325可与基底300的边角不对准。
图4A则示出了根据本发明的又一实施例的封装结构的俯视情形。请参照图4A，在晶粒210上则设置有至少一晶粒420。如图4A所示的堆栈结构通常称为堆栈模块封装物(stacked-module package，SMP)。晶粒420可小于如图2A所示的晶粒210。晶粒420可包括一对相互平行的侧边421与423。在部分实施例中，晶粒420的侧边421与423分别与晶粒210的侧边211与213不平行。另外，在部分实施例中，晶粒420的侧边421、423之一与基底200的侧边211、213之一之间具有介于约15～45度的一夹角Φ。
在部分实施例中，晶粒420的边角425并不与晶粒210的边角215对准。在其它实施例中，晶粒420的侧边421与423则分别平行于基底200的边201与203。在另一实施例中，晶粒420的边角425则沿对角方向上与基底的边角205对准。
图4B示出了根据本发明的又一实施例的堆栈结构的俯视情形。请参照图4B，在晶粒210上装置有一晶粒430。晶粒430可相似于如图2B所示的晶粒210。在如图4B所示的实施例中，晶粒430可包括一对相互平行的侧边431与433，其分别平行于侧边211与213。在部分的实施例中，晶粒430的边角435不与基底200的边角205对准。如此将晶粒430安置于晶粒210上，可使得晶粒430及/或210的应力在可靠度测试时及/或测试之后不会造成封装结构的毁损。
图4C示出了根据本发明的又一实施例的堆栈结构的俯视情形。请参照图4C，在基底400上安置有至少一晶粒440与至少一晶粒450。基底400、晶粒440与450可分别相似于如图2A所示的基底200与晶粒210。基底400可包括一对相互平行的侧边401与403，晶粒440则可包括一对相互平行的侧边441与443，晶粒450可包括一对相互平行的侧边451与453。在部分实施例中，侧边451与453与侧边441与443不平行。在部分实施例中，晶粒450的侧边451与453之一与晶粒440的侧边441、443之一之间具有介于约15～45度的一夹角θ。在部分的实施例中，当基底400与晶粒440的应力重要时，晶粒440的侧边441与443分别平行于基板400的侧边401与403。
在部分的实施例中，晶粒450的侧边451、453分别与基底400的侧边401、403不平行。在部分的实施例中，晶粒450的边角455与基底400的边角405不对准。
尽管本发明已以较佳实施例的方式进行披露如上，然而，其并非用来限制本发明，本领域的普通技术人员在不脱离本发明的精神和范围的前提下，可以对本发明进行各种修改与润饰，因此本发明的保护范围应当以所附的权利要求书界定的范围为准。

Claims (14)

1.一种封装结构，包括：
一基底，其包括一对第一平行边以及一对第二平行边；
一第一晶粒，其设置于该基底上，该第一晶粒包括一对第三平行边与一对第四平行边，其中所述第三平行边与所述第四平行边分别不平行于所述第一平行边与所述第二平行边；以及
至少一第二晶粒，其设置于该第一晶粒上。
2.如权利要求1所述的封装结构，其中所述第一平行边与所述第二平行边之一与所述第三平行边以及所述第四平行边之一之间具有介于15～45度的一夹角。
3.如权利要求1所述的封装结构，其中该第二晶粒包括一对第五平行边与一对第六平行边，而所述第五平行边与所述第六平行边不平行于所述第三平行边与所述第四平行边。
4.如权利要求3所述的封装结构，其中所述第三平行边与所述第四平行边之一与所述第五平行边与所述第六平行边之一之间具有介于15～45度的一夹角。
5.如权利要求3所述的封装结构，其中至少所述第五平行边与所述第六平行边之一平行于至少所述第一平行边与所述第二平行边之一。
6.一种封装结构，包括：
一基底，其包括一对第一平行边以及一对第二平行边，其中该基底包括至少一边角区与至少一中央区；
至少一第一晶粒，其设置于该基底的该中央区上，该第一晶粒包括一对第三平行边与一对第四平行边；以及
至少一第二晶粒，其设置于该基底的该边角区上，该第二晶粒包括一对第五平行边与一对第六平行边，其中所述第五平行边与所述第六平行边不平行于所述第一平行边以及所述第二平行边。
7.如权利要求6所述的封装结构，其中所述第五平行边与所述第六平行边之一与所述第一平行边与所述第二平行边之一之间具有介于15～45度的一夹角。
8.如权利要求6所述的封装结构，还包括至少一第三晶粒，其设置于该第二晶粒上。
9.如权利要求8所述的封装结构，其中该第三晶粒包括一对第七平行边与一对第八平行边，而所述第七平行边与所述第八平行边不平行于所述第五平行边与所述第六平行边。
10.如权利要求9所述的封装结构，其中所述第七平行边与所述第八平行边之一与所述第五平行边与所述第六平行边之一之间具有介于15～45度的一夹角。
11.如权利要求9所述的封装结构，其中所述第七平行边与所述第八平行边之一平行于所述第一平行边与所述第二平行边之一。
12.一种封装结构，包括：
一基底；
至少一第一晶粒，其设置于该基底上，该第一晶粒包括一对第一平行边与一对第二平行边；以及
至少一第二晶粒，其设置于该第一晶粒上，该第二晶粒包括一对第三平行边与一对第四平行边，其中所述第三平行边与所述第四平行边不平行于所述第一平行边与所述第二平行边。
13.如权利要求12所述的封装结构，其中所述第三平行边与所述第四平行边之一与所述第一平行边与所述第二平行边之一之间具有介于15～45度的一夹角。
14.如权利要求12所述的封装结构，其中该基底包括一对第五平行边与一对第六平行边，而至少所述第五平行边与所述第六平行边之一平行于至少所述第一平行边与所述第二平行边之一。
CN2007101021679A 2007-01-02 2007-04-29 封装结构 Active CN101217140B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110461267.7A CN102522395B (zh) 2007-01-02 2007-04-29 封装结构

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/619,095 2007-01-02
US11/619,095 US7859092B2 (en) 2007-01-02 2007-01-02 Package structures

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201110461267.7A Division CN102522395B (zh) 2007-01-02 2007-04-29 封装结构

Publications (2)

Publication Number Publication Date
CN101217140A true CN101217140A (zh) 2008-07-09
CN101217140B CN101217140B (zh) 2012-05-30

Family

ID=39582703

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2007101021679A Active CN101217140B (zh) 2007-01-02 2007-04-29 封装结构
CN201110461267.7A Active CN102522395B (zh) 2007-01-02 2007-04-29 封装结构

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201110461267.7A Active CN102522395B (zh) 2007-01-02 2007-04-29 封装结构

Country Status (3)

Country Link
US (3) US7859092B2 (zh)
CN (2) CN101217140B (zh)
TW (1) TWI364821B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102842574A (zh) * 2012-07-03 2012-12-26 日月光半导体制造股份有限公司 用于堆叠的半导体封装构造
CN103367294A (zh) * 2012-03-27 2013-10-23 英特尔移动通信有限责任公司 旋转的半导体器件扇出型晶圆级封装及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008149508A1 (ja) * 2007-05-31 2008-12-11 Sanyo Electric Co., Ltd. 半導体モジュールおよび携帯機器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3142047A (en) * 1960-12-14 1964-07-21 Columbia Broadcasting Systems Memory plane
US4868634A (en) * 1987-03-13 1989-09-19 Citizen Watch Co., Ltd. IC-packaged device
US4990462A (en) * 1989-04-12 1991-02-05 Advanced Micro Devices, Inc. Method for coplanar integration of semiconductor ic devices
KR0149798B1 (ko) * 1994-04-15 1998-10-01 모리시다 요이치 반도체 장치 및 그 제조방법과 리드프레임
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
JPH11186326A (ja) * 1997-12-24 1999-07-09 Shinko Electric Ind Co Ltd 半導体装置
US6118670A (en) * 1998-06-30 2000-09-12 Hewlett-Packard Company PCB mounting arrangement for two components requiring high-speed connections to a third component
US6531782B1 (en) * 2001-06-19 2003-03-11 Cypress Semiconductor Corp. Method of placing die to minimize die-to-die routing complexity on a substrate
US20030006493A1 (en) * 2001-07-04 2003-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
DE10202878A1 (de) * 2002-01-25 2003-08-07 Infineon Technologies Ag Schaltungsplatine mit integrierter Schaltung zur Hochgeschwindigkeitsdatenverarbeitung
TW527672B (en) * 2002-02-08 2003-04-11 United Test Ct Inc Stacked semiconductor device and method of manufacture
US6747331B2 (en) * 2002-07-17 2004-06-08 International Business Machines Corporation Method and packaging structure for optimizing warpage of flip chip organic packages
US20040021230A1 (en) * 2002-08-05 2004-02-05 Macronix International Co., Ltd. Ultra thin stacking packaging device
JP2004140079A (ja) * 2002-10-16 2004-05-13 Canon Inc エリアアレイ型半導体装置とそれを用いた電子回路基板
US6927498B2 (en) * 2003-11-19 2005-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad for flip chip package
US7341887B2 (en) * 2004-10-29 2008-03-11 Intel Corporation Integrated circuit die configuration for packaging
WO2008149508A1 (ja) * 2007-05-31 2008-12-11 Sanyo Electric Co., Ltd. 半導体モジュールおよび携帯機器
JP2009283835A (ja) * 2008-05-26 2009-12-03 Elpida Memory Inc 半導体装置及びその製造方法
KR100997787B1 (ko) * 2008-06-30 2010-12-02 주식회사 하이닉스반도체 적층 반도체 패키지 및 이의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367294A (zh) * 2012-03-27 2013-10-23 英特尔移动通信有限责任公司 旋转的半导体器件扇出型晶圆级封装及其制造方法
CN102842574A (zh) * 2012-07-03 2012-12-26 日月光半导体制造股份有限公司 用于堆叠的半导体封装构造

Also Published As

Publication number Publication date
US20120267799A1 (en) 2012-10-25
TWI364821B (en) 2012-05-21
CN102522395A (zh) 2012-06-27
TW200830485A (en) 2008-07-16
CN101217140B (zh) 2012-05-30
US20110062597A1 (en) 2011-03-17
CN102522395B (zh) 2016-03-30
US8237253B2 (en) 2012-08-07
US20080157315A1 (en) 2008-07-03
US7859092B2 (en) 2010-12-28
US8618673B2 (en) 2013-12-31

Similar Documents

Publication Publication Date Title
US9633975B2 (en) Multi-die wirebond packages with elongated windows
US7989950B2 (en) Integrated circuit packaging system having a cavity
US8890327B2 (en) Stacked microelectronic packages having at least two stacked microelectronic elements adjacent one another
TW200611389A (en) Integrated circuit package device and method for manufacturing the same
JP2006324665A (ja) オフセット集積回路パッケージオンパッケージ積層システム
KR20010014856A (ko) 반도체장치 및 제조방법
CN102163595A (zh) 堆叠半导体封装
KR20080058929A (ko) 플러그 앤 소켓 형상의 와이어 연결을 갖도록 형성된적층형 반도체 패키지
US20070210428A1 (en) Die stack system and method
TW201517216A (zh) 具有多個封裝元件堆疊的模組
US7755083B2 (en) Package module with alignment structure and electronic device with the same
CN101217140B (zh) 封装结构
KR20150019537A (ko) 반도체 패키지
TW201308530A (zh) 雙面覆晶封裝
US8493765B2 (en) Semiconductor device and electronic device
US8736075B2 (en) Semiconductor chip module, semiconductor package having the same and package module
US6512293B1 (en) Mechanically interlocking ball grid array packages and method of making
KR20120096754A (ko) 인터포저를 이용한 웨이퍼 칩의 3차원 스택 구조
US8026598B2 (en) Semiconductor chip module with stacked flip-chip unit
US6949826B2 (en) High density semiconductor package
US20050231929A1 (en) Board mounting method and mounting structure
US8222722B2 (en) Integrated circuit package and device
JP2008135772A (ja) 半導体装置
CN100481358C (zh) 芯片封装及芯片封装方法
US7508058B2 (en) Stacked integrated circuit module

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant