TWI362711B - Method for making a socket to perform testing on integrated circuits and socket made - Google Patents

Description

1362711 ⑴ 玖、發明說明 【發明所屬之技術領域】 本發明係針對用於積體電路的插槽。更特別而言，此 插槽爲測試或預燒（burn-in)插槽，用以將積體電路連接至 用以最終測試的測試器，或用以預燒的預燒板。 ’ 【先前技術】 在半導體製造中，半導體晶片的測試爲重要的工作。 # 在半導體晶片製造程序的不同階段，會執行不同型式的測 試。例如，當半導體晶片已於晶圓上製造而成，但尙未切 成小塊及封裝時，在晶圓規模（s c a 1 e)上，會執行初始測 試。在執行較爲昂貴且耗時的封裝步驟之前，這些初始測 試會有助於識別缺陷的晶片。在初始測試之後，會將晶圓 切成小塊，並且會封裝個別的半導體晶片。然後，在晶片 規模上，會執行更精密的測試及預燒運作，以評估個別的 半導體晶片或數群多種晶片。 ® 執行測試及預燒運作的一種技術係將個別晶片置於插 槽中。不幸的是，傳統插槽會有所限制。對於製品及不可 靠的某物，傳統插槽或許是昂貴的。某些傳統插槽也已使 用彈簧針（f»〇g〇 pin)，當作接觸元件。這樣的彈簧針是不 可靠且不可去除的。彈簧針還會限制插槽中的互連結構之 間距。例如，間距低於4 0密爾（m i 1)的彈簧針在機構上會 變的很困難，並且會過於昂貴。 因此，需要一種具有簡單可插入的互連結構之預燒插 (2) (2)1362711 槽測試裝置’其係經由落入（drop-in)、插入（plug-in)、或 類似的連接方式而耦接。互連結構還需要經由便宜的製造 程序而製造出來。 【發明內容】 本發明的實施例提出一種方法，包括製造犧牲基底中 的元件（例如，凹處）、利用犧牲基底中的元件來製造接點 結構、利用接點結構來製造互連結構、以及利用互連結構 來製造測試板之步驟。本發明的另外實施例提出一種藉由 此方法所製造的預燒插槽。 本發明之又另外的實施例提出一種用以測試積體電路 板的系統。此系統包括插槽。此插槽包括板子，製造用來 插入此插槽的互連結構，此互連結構係耦接至板子。此互 連結'構包括基底，以及第一焊墊與第二焊墊，耦接至基 底，並且經由通過基底的貫孔而相互耦接，第二焊墊係使 此互連結構耦接至板子。此互連結構還包括耦接至第一焊 塾的彈力（r e s i 1 i e n t)接點’在測試期間’彈力接點會與積 體電路互相作用。此插槽還包括耦接至板子的支持結構， 用以在測試期間，確定積體電路板與彈力接點之間的連 接。 本發明的另外實施例、特性、與優點，以及本發明之 各種不同實施例的結構及運作在底下會配合附圖，做更詳 細地說明。 (3) (3)1362711 【實施方式】 本發明的實施例係提出一種可便宜製造且易於插入插 槽之互連結構。互連結構係藉由形成具有凹處（cavity)的 犧牲（sacrificial)基底（其藉由具有對應於凹處的開口之遮 罩材料所覆蓋）而製造出來。第一佈植製程係進行沈積導 電材料’緊接著爲耦接開口內的接線，並且進行沈積更多 的導電材料之另一佈植製程。互連結構係藉由最初移除遮 罩材料及犧牲基底而完成。接線的端點現在會相對耦接· 形成至板子的接點結構。爲了完成插槽，支持裝置會耦接 至板子’以維持測試積體電路。 積體電路半導體 圖1 A · 1 B係分別顯示根據本發明的實施例之欲做測 試的半導體晶片100(例如，積體電路（IC))之側視圖及底 視圖。半導體晶片]〇 0可爲已封裝或未封裝。半導體晶片 1〇〇可爲（但不受限於）具有錫球接點〗〇2 (例如，「受控的 、 折暨晶片連接（control丨 ed co 丨lapse chip connection)」（也 稱爲C4))的覆晶（flip-chip)半導體。—般而言，可使用 任何型式的半導體晶片及接點。 互連結構製造程序 ^ 圖2 - 6係繪示製造根據本發明的實施例之用於插槽 600(圖6)的互連結構（例如’瓦溝（ti]e))5〗4(圖5)之程序。 圖2 A-2B係分別顯示根據本發明的實施例之犧牲 -7 - (4) (4)1362711 (sacrificial)基底200的截面圖及底視圖。犧牲基底200 可爲能進入可形成爲元件（例如’凹處（cavity))202的任何 和材料。如其名所意含，犧牲基底200可溶解 '蝕刻消 失、或用其他方式，從最後結構中移除。在某些實施例 中，銅或鋁薄片，或金屬薄片（foil)可用於犧牲基底2 00。 在另外的實施例中，矽、陶瓷 '鈦-鎢、以及類似之物可 用於犧牲基底200。如所示，凹處202係形成於犧牲基底 200之中。在各種不同的實施例中，凹處202可藉由浮雕 (e m b o s s)、蝕刻、或類似的方式而形成。如將會見到的， 凹處2 00係對應於半導體晶片1〇〇上的接點102。 圖3 A - 3 B係分別顯示根據本發明的實施例之具有加 入遮罩材料3 00的犧牲基底200之截面圖及底視圖。在某 些實施例中’遮罩材料3 0 0可爲光阻材料。如所示，開口 302係形成於遮罩材料300之中。這些開口 302會使圖2 中所形成的凹處202曝光。 圖4 A · 4 D係顯示根據本發明的實施例之額外的程序 步驟。在圖4A中，導電材料4〇〇係沈積或鍍於開口 3〇2 之中。在某些貫施例中，導電材料4〇〇可爲堅硬、金屬' 及/或電子導電材料。例如，導電材料4〇〇可爲錢材料及 紀銘合金。如將見到的，導電材料4〇〇會形成接點尖端 4〇2 ’其在測試期間，係用來連接半導體晶片1〇〇。雖然 所顯示的具有二個延伸部份，但是接點尖端402可因爲不 同的說明書及實施例所需要，而具有—個或多㈣伸部 份。在另外的實施例中，接勖4、to_____ .. ^ ~ 8 - (5) (5)1362711 層的材料（例如軟金層、鎳層、以及硬金層）所組成。在另 外的實施例中’其他材料的非消耗淸單可包括：銀記、 鉑、錢 '導電氮化物、導電碳化物 '鎢、鈦、鉬、銶、 銦、餓、耐火金屬、或類似之物。遍及說明書的其餘部 份’將會使用項目（導電材料400)’而此項目係意謂包括 一種或多種材料，而若超過一種材料，則爲堆積成層的材 料。導電材料4 00可使用任何適合的方法’而沈積於開口 302中。在各種不同的實施例中，沈積方法可爲電鍍、物 理或化學氣相沈積、濺鍍、或類似的方法。形成接點尖端 4 02的層可以類似的方式而沈積。 雖然未顯示，但是在各種不同的實施例中，釋放 (release)材料可在沈積導電材料4〇〇之前，沈積於開口 302中。使用釋放材料可便於由來自於犧牲基底2〇〇的導 電材料4 0 0所形成的接點結構5 〇 6 (圖5 B )的最後移除。在 某些實施例中’釋放層可爲一層鋁。在更另外的實施例 中，雖然也未顯示，但是由導電材料所組成的晶層（seed layer)也可在沈積導電材料 4〇〇之前，沈積於開口 3〇2 中。在更另外的實施例中，晶層可在沈積遮罩材料300之 前’沈積當作整個犧牲基底2 00上的覆蓋層。若使用電鍍 來沈積導電材料400，則晶層可便於電鍍。 圖4 B係顯示根據本發明的實施例之每個開口 3 0 2至 導電材料400所接合的接線4 04。接線404可使用熟知的 打線接合技術（w i r e b ο n d i n g t e c h n i q u e)來接合。打線接合 技術的一例係出現於Eldridge等的美國專利第5 601740 (6) (6)1362711 號’其全部在此倂入做爲參考。在某些實施例中，接線 4 04可由相當軟，容易成形的材料所組成，而在另外的實 施例中’可使用其他型式的材料。可用於接線4〇4的材料 之例子包括金 '鋁、銅 '鉑、鉛、錫、銦、其合金 '或類 似之物。在某些實施例中，接線4 0 4的直徑可位於〇 . 2 5 至]0密爾（mil)的範圍內。可知道的是，接線404可具有 其他形狀的截面，如長方形或任何其他的形狀。 圖4C係顯示鍍上第二導體材料406的接線404及導 電材料400。在某些實施例中，導體材料4〇6會比構成接 線4 0 4的材料堅固，以強化接點結構5 〇 6 (圖5 B )。適合材 料的某些例子包括鎳、銅、焊錫、鐵、鈷、錫、硼、磷、 銘 '鎢、鉬、鉍、銦、鉋、銻、金、鉛、錫 '銀、铑、 鈀、鉑、釕、其合金、或類似之物。在某些實施例中，導 體材料406可爲0.2至10密爾厚。導體材料406可使用 任何適合的方法而沈積於接線4 0 4上。在各種不同的實施 例中’沈積方法包括電鍍、物理或化學氣相沈積、濺鍍、 或類似的方法。接合接線，然後於其上，將接線電鍍之用 於接線的例子方法係敘述於Khandros的美國專利第 5476211號、Khandros等的美國專利第5917707號、 Eldridge等的美國專利第6336269號，其全部在此倂入做 爲參考。 圖4D係繪式在已移除遮罩材料300之後的程序。 匱I 5 A - 5 B係顯示根據本發明的實施例之額外的程序 步驟。圖5A係顯示具有導電塗層（coating)4〇6的接線404 -10- (7) 1362711 之未固定（free)端5 00係經由使用耦接材料504，而耦接 至接線基底5 02。在各種不同的實施例中，耦接可藉由打 線 '焊接 '銅鋅合金焊接（braze)、或類似的方式來達成。 在耦接具有導電塗層4 06的接線4 04之未固定端5 00之步 驟的實施例中，包括加熱，接線404及接點結構506(圖 5 B)也可以加熱來處理。這種的其他例子係出現於陳（Chen) 等的美國專利第6 1 5 0 1 86號，其全部在此會倂入做爲參 考’而其係揭露將.彈力接點結構加熱處理的方法。 書 圖5 B係顯示根據本發明的實施例之接線基底5 〇2的 配置。接線基底5 0 2可爲具有位於接線基底5 0 2的對側之 焊墊508及510之陶瓷基底。焊墊508及510可經由使用 通過接線基底5 02的貫孔（Vias)5 12而耦接。在另外的實 施例中，接線基底502可爲印刷電路板或印刷接線板。如 圖5B中亦顯示的，犧牲基底200會移除（其可由蝕刻、溶 解、或其他的方式來達成）形成犧牲基底200的材料。具 有接點結構5 06、焊墊5 0 8，5 1 0、以及貫孔5 1 2的接線基 β 底502之另一項目爲互連結構514。在某些實施例中，互 連結構514可用來進行測試或預燒插槽600(圖6)。在各 種不同的實施例中，互連結構5 1 4可爲模組互連結構 '落 下（drop-in)互連結構、插入（plUg-in)互連結構、或類似的 結構，其易於插入插槽600，或任何其他的插槽。 根據本發明之製造互連結構5 ] 4的程序之另外的優點 爲此程序可以是便宜的，並且可在互連結構上分開進行。 以此方式，缺陷的互連結構可在形成插槽之前，識別出來 -11 - 1362711

且移除。此程序的另外優點爲具有配置低於4 0密爾（包括 約1 0密爾或更低）的細微間距之接點元件的互連結構可以 便宜製造且大量製造。因此，對於製造細微間距的插槽， 此程序是可靠且便宜的技術。 插槽形成程序 圖6係顯示根據本發明的實施例之插槽6 0 0，其中互 連結構5 1 4係耦接且電性接線至板子602(例如，測試板 或插槽板）。在某些實施例中，板子602會包括具有有鏈 (h i n g e d )密合裝置6 0 6的支持結構6 0 4，用以在測試期 間，維持積體電路（IC)IOO。在各種不同的實施例中，板 子6 0 2可爲測試板或預燒板。互連結構5 1 4可以任何適合 的方式，電性連接至板子602，如藉由焊接608、接腳（未 顯示）、或任何其他型式的接點。例如，接腳會與對應的 孔洞（未顯示）形成恰當的摩擦力。在另一實施例中，板子 602可爲插槽板’其本身會插入，或者是附著於較大的測 試系統（未顯示）。 圖7係顯示根據本發明之耦接至板子7 0 2的多種互連 結構700之實施例。雖然以多個1C 1 00來顯示，但是在 另外的實施例中，可測試具有許多球狀接點1 〇 2的一個 1C 1〇〇。在此實施例中，用以連接1C ]〇〇的彈力接點704 之陣列係藉由以取決於球狀接點1 02的配置之各種不同的 配置’將複數種互連結構7 0 0耦接至板子7 0 2而建造出 來。如以上所討論，在各種不同的實施例中，板子702可 -12- (9) (9)1362711 爲測試板或預燒板，而與6〇4類似的複數種支持結構（爲 便於起見，未顯示於圖7中）可緊接於互連結構700周圍 的板子7 0 2。 製造互連結構及插槽的方法 圖8係顯示根據本發明的實施例之製造插槽的方法 8〇〇。在步驟802，犧牲基底係以形成於如想要的基底中 之任何型式或數量的元件來形成。例如，可將凹處形成爲 如圖2中所繪示。在步驟804，電鍍接線係基於犧牲基底 而形成。這可經由如配合圖3 - 4所述的各種方法來達成。 在步驟8 06，互連結構係基於電鍍接線而形成。這可經由 配合圖5所述的各種方法來達成。在步驟8〇8，插槽係基 於互連結構而形成。這可經由配合圖6及7所述的各種方 法來達成。 圖9係顯示根據本發明的實施例之製造插槽個更詳細 方法900。在步驟902，凹處（例如，元件或凹處2〇2)係形 成於犧牲基底（例如’基底2〇〇)之中。在步驟9〇4，製造 材料（例如，製造材料3〇〇)係沈積於犧牲基底之上。在步 驟906，開口（例如，開口 3〇2)係形成於對應於凹處的遮 罩材料之中。在步，驟9〇8，導電材料(例如，導電材料4〇〇) 係沈積或艘於開口之中。在步驟9】〇,接線（例如，接線 4〇4)係親接至導電材料。在步驟912,第二導電材料(例 如，導電材料4〇6)係沈積或鍍於接線及第一導電材料之 上在^驟9丨4，會移除遮罩材料。在步驟9 1 6，耦接材 -13- (10) (10)1362711 料（例如，耦接材料504)係用來使具有導電材料的接線之 尖端（例如，尖端5 00)耦接至接線基底（例如，接線基底 5〇2)。在步驟918，會移除犧牲基底，而形成互連結構（互 連結構5 1 4或7 00)。在步驟920，互連結構會耦接至板子 (例如’板子602或702)，而形成插槽（例如，插槽600)。 結論 雖然本發明的各種實施例已敘述於上，但是應該了解 到的是，其只是藉由例子來呈現，而不是限制。對於熟習 相關技術者而言，顯然可知的是，在不脫離本發明的精神 及範圍之下，可做形式及細節的各種改變。因此，本發明 的廣度及範圍不應該由任何上述的範例實施例來做限制， 而應該只根據以下的申請專利範圍及其等效來做定義。 【圖式簡單說明】 倂入於此且形成說明書的一部份之附圖係繪式本發明 的範例實施例，並且伴隨說明，係進一步用來解釋本發明 的原理，以及使熟習有關技術者能達成及使用本發明。 圖1 A及1 B係分別繪示根據本發明的實施例之測試 的覆晶（flip-chip)半導體之側視圖及底視圖； 圖2 A及2 B係分別繪示根據本發明的實施例之犧牲 (sacrificial)基底的截面圖及底視圖； 圖3A及3B係分別繪示具有遮罩材料之圖2A及2B 的犧牲基底之截面圖及底視圖； * 14 - (11) (11)1362711 圖4A、4B、4C、以及4D係顯示形成根據本發明的 實施例之測試插槽的程序步驟； 圖5 A及5 B係顯示形成根據本發明的實施例之測試 插槽的進一步程序步驟； 圖6係顯示形成根據本發明的實施例之測試插槽的更 進一步程序步驟， 圖7係顯示根據本發明的實施例之用來測試晶圓上的 複數個裝置之複數個插槽； 圖8係顯示描述根據本發明的實施例之製造插槽的全 部方法之流程圖；以及 圖9係顯示描述圖8的方法之更詳細的方法步驟之流 程圖。 現在，本發明的範例實施例將會配合附圖做說明°在 圖式中，相似的參考標號係表示相同或功能相似的元件。 此外，參考標號之最左邊的數字係用來分辨參考標號第一 次出現的圖式。 主要元件對照表 100半導體晶片 ]02錫球接點 2 00犧牲基底 2〇2元件 3 00遮罩材料 3 02 開口 (12) (12)1362711 400導電材料 4 0 2接點尖端 4 0 4 接線 4 0 6第二導體材料 5 00 未固定端 5 0 2 接線基底 5 04耦接材料 5 0 6接點結構 5 0 8 焊墊 5 1 0 焊墊 5 ] 2貫孔 5 1 4互連結構 600插槽 602板子 604支持結構 606有鏈密合裝置 608焊接 700互連結構 702板子 7〇4彈力接點

Claims (1)

1362711 公告本 第92134227號專利申請案申請專利範圍修正本拾、申請專利範圍 1 · 一種用以製造供執行積 法，包含下列步驟：

100.06.29. 體電路測試之插槽的方 製造一犧牲基底中的接點元件’該犧牲基底包括用以 形成該等接點元件之尖端之凹處； 藉由將該等接點元件附接於支撐電氣路徑選擇線之一 接線基底、將該等電氣路徑選擇線連接至相對於該等尖端 之該等接點元件、及於其後移除該犧牲基底來製造一互連 結構；以及 製造一組構爲可維持自一供測試用之晶圓切割之一半 導體晶片的插槽板，其中製造該插槽板包括將該互連結構 附接於該插槽板。 2 ·如申請專利範圍第1項所述之方法，其中該製造 接點元件步驟包含下列步驟： 於該犧牲基底製造供每一接點元件用的多個凹處；以 及 設置一導電材料於該等凹處內，以形成該等接點元件 之該等尖端。 3 ·如申請專利範圍第2項所述之方法，更包含浮雕 該犧牲基底’以執行該製造凹處步驟之步驟。 4 _如申請專利範圍第2項所述之方法，更包含蝕刻 該犧牲基底’以執行該製造凹處步驟之步驟。 5 _如申請專利範圍第1項所述之方法，更包含從銅 中’形成該犧牲基底之步驟。 1362711 第92134227號專利申請案申請專利範圍修正本 6.如申請專利範圍第1項所述之方法， 中，形成該犧牲基底之步驟。 7 ·如申請專利範圍第1項所述之方法， 中，形成該犧牲基底之步驟。 8 ·如申請專利範圍第1項所述之方法， 瓷中，形成該犧牲基底之步驟。 9 ·如申請專利範圍第1項所述之方法， 鎢中，形成該犧牲基底之步驟。 10·如申請專利範圍第1項所述之方法， 接點元件步驟包含下列步驟： 將遮罩材料沈積於該犧牲基底之上； 將開口形成於對應於該等元件的該遮罩材 將第一導電材料沈積於該等開口之中； 將一接線與該等開口中之每一者的該導電 將第二導電材料沈積於該等接線之上；以 移除該遮罩材料。 11.如申請專利範圍第1 0項所述之方法 用光阻材料當作該遮罩材料之步驟。 1 2 .如申請專利範圍第1 〇項所述之方法 用堅硬金屬材料當作該第一導電材料之步驟。 1 3 .如申請專利範圍第1 〇項所述之方法 用铑材料當作該第一導電材料之步驟。 1 4 ·如申請專利範圍第〗〇項所述之方法 積第一導電材料步驟包含下列步驟： 100.06.29. 更包含從鋁 更包含從矽 更包含從陶 €包含從鈦-其中該製造 料之中； 材料接合； 及 ，更包含利 ，更包含使 ，更包含使 ，其中該沈 -18- 1362711 第92134227號專利申請案申請專利範圍修正本 100-06.29. 沈積一軟金層； 沈積一鎳層；以及 沈積一硬金層。 1 5·如申請專利範圍第1 〇項所述之方法，其中該沈 積第一導電材料步驟包含使用電鍍來執行該沈積之步驟。 1 6 .如申請專利範圍第1 0項所述之方法’其中該沈 積第一導電材料步驟包含使用氣相沈積來執行該沈積之步 驟。 1 7 _如申請專利範圍第1 0項所述之方法，其中該沈 積第一導電材料步驟包含使用濺鍍來執行該沈積之步驟。 1 8 .如申請專利範圍第1 〇項所述之方法，更包含在 執ίτ該沈積第-導電材料步驟之前，將一釋放材料沈積於 該等開口中之步驟。 1 9·如申請專利範圍第〗8項所述之方法，其中該沈 積一釋放材料步驟包含使用鋁當作該釋放材料之步驟。 2〇·如申請專利範圍第1 〇項所述之方法，更包含在 執行該沈積第一導電材料步驟之前’將一種晶層沈積於該 等開口中之步驟。 2 1 ·如申請專利範圍第1 0項所述之方法，更包含在 執行Μ沈積遮罩材料步驟之前，將一種晶層沈積於該犧牲 基底之上的步驟。 22 .如申請專利範圍第1 0項所述之方法，其中該接 合一接線步驟包含使用軟式，可成形材料當作該接線之步 驟。 -19- 1362711 第92134227號專利申請案申請專利範圍修正本 100.06.29. 23 ·如申請專利範圍第1 〇項所述之方法，其中該接 合一接線步驟包含使用金當作該接線之步驟。 24. 如申請專利範圍第1〇項所述之方法，其中該接 合一接線步驟包含使用鋁當作該接線之步驟。 25. 如申請專利範圍第1〇項所述之方法，其中該接 合一接線步驟包含使用銅當作該接線之步驟。 2 6 _如申請專利範圍第1 0項所述之方法，其中該接 合一接線步驟包含使用鉑當作該接線之步驟。 2 7 ·如申請專利範圍第1 〇項所述之方法，其中該接 合一接線步驟包含使用鉛當作該接線之步驟。 2 8 ·如申請專利範圍第1 〇項所述之方法，其中該接 合一接線步驟包含使用錫當作該接線之步驟。 29.如申請專利範圍第10項所述之方法，其中該接 合一接線步驟包含使用銦當作該接線之步驟。 3 0 ·如申請專利範圍第1 〇項所述之方法，其中該接 合一接線步驟包含使用合金當作該接線之步驟。 3 1 .如申請專利範圍第1 0項所述之方法，更包含將 比用於該接線的材料更爲堅固的一材料用於該第二導電材 料，以強化一接點結構之步驟。 3 2 .如申請專利範圍第1 0項所述之方法，其中該製 造一互連結構步驟包含下列步驟： 將該等接線的未固定端耦接至該接線基底。 33.如申請專利範圍第32項所述之方法，其中該耦 接步驟包含使用接線，使該等接線的該等未固定端耦接至 -20- 1362711 第92134227號專利申請案申請專利範圍修正本 100.06.29. 該接線基底之步驟。 34.如申請專利範圍第32項所述之方法，其中該耦 接步驟包含使用銅鋅合金焊接，使該等接線的該等未固定 端親接至該接線基底之步驟。 3 5 如申請專利範圍第3 2項所述之方法，其中該耦 接步驟包含使用加熱技術，使該等接線的該等未固定端耦 接至該接線基底之步驟。 36.如申請專利範圍第32項所述之方法，更包含藉 由下列步驟形成該接線基底之步驟： 將第一焊墊與第二焊墊耦接至一基底的相對側；以及 以一通過該基底的貫孔，將該第一焊墊與該第二焊墊 互連以形成該等電氣路徑選擇線。 3 7.如申請專利範圍第3 6項所述之方法，其中該形 成步驟包含使用一陶瓷材料，而形成該基底之步驟。 38·如申請專利範圍第1項所述之方法，其中該製造 測試板步驟更包含將該互連結構耦接至一板子之步驟。 39·如申請專利範圍第38項所述之方法，更包含將 一支持結構耦接至該板子，以將該半導體晶片完全地維持 於一藉由該插槽板形成之插槽內之步驟。 40·如申請專利範圍第1項所述之方法，其中該製造 一互連結構步驟包含製造複數個互連結構，每一互連結構 包括具有接點元件之一接線基底，並且其中該製造一插槽 驟包含組構該插槽板，以支持自一晶圓切割之複數個 半導體晶片，以同時接觸該等複數個互連結構。 -21- 1362711 第92134227號專利中請案中請專利範圍修正本 100.06.29. 41-如申請專利範圍第1項所述之方法，更包含將一 支持結構附接於該插槽板以於測試期間頂住該等接點元件 而將該半導體晶片維持於該插槽之步驟，該支持結構係藉 由一鉸鏈連接於該插槽板。 42.如申請專利範圍第1項所述之方法，更包含下列 步驟： 將該互連結構容置於藉由該插槽板形成之一凹處內， 該插槽板包含一底部構件及二附接於該底部構件之側部構 件，以形成該凹處；以及 於測試期間使用藉由一鉸鏈附接於該插槽之一側部 構件之一頂部構件’將該半導體晶圓維持於該插槽板之該 凹處內，以獲得與該等接點元件之尖端之接觸。 43 ·如申請專利範圍第42項所述之方法，其中該半 導體晶片包含一設置於含有一封裝體之一晶粒上之積體電 路。 44.如申請專利範圍第1項所述之方法，更包含在該 半導體晶片係藉由該插槽板支持之情形下，執行該半導體 晶片之預燒測試之步驟。 -22-