TWI359480B - Semiconductor package structure, applications ther - Google Patents
Semiconductor package structure, applications ther Download PDFInfo
- Publication number
- TWI359480B TWI359480B TW096121418A TW96121418A TWI359480B TW I359480 B TWI359480 B TW I359480B TW 096121418 A TW096121418 A TW 096121418A TW 96121418 A TW96121418 A TW 96121418A TW I359480 B TWI359480 B TW I359480B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor
- carrier
- cover member
- semiconductor package
- package structure
- Prior art date
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00269—Bonding of solid lids or wafers to the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0257—Microphones or microspeakers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19042—Component type being an inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Description
1359480 年明1销修纟组 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一種半導體封裝構造與製造方法及其 應用·,且特別是有關於一種包含有微機電系統 (Micro..Electro-Mechanical Systems ; MEMS)的半導體封裝 構造與製造方法及其應用。 【先前技術】 為了因應消費者對於行動電話輕薄短小的設計需求, 行動電話製造商莫不致力於微小化行動電話的主要元件。 由於麥克風是影響行動電話外觀厚度的關鍵元件之一,因 此如何減少麥克風的厚度已成為目前設計行動電話的重要 課題之一。 傳統所採用之電子電容麥克風(Electret Condenser Microphone ; ECM)的尺寸,扣除防塵罩(Acoustic Boot)雖 然已可縮小至4mmx 1.5mm的水準。然而受限於電子電容麥 克風的技術特性,進一步縮小的空間有限,習知技術遂開 始採用微機:電系統技術將構成麥克風的主要機構直接微小 化地形成在矽基板的表面,再藉由半導體封裝製程加以封 裝。 ,參照第1圖,第1圖係繪示一種傳統包含有微機電 系統麥克風之半導體封裝構造100的剖面示意圖。傳統微 機電系統麥克風102係固裝且電性連結於基板104或封裝 用導線架(Leadframe )上,四周再由封膠體106與上蓋108 加以封裝。 然而,在微機電系統元件ι〇2 - ^ Α ^ μ ^ ^ t 们封裝製程中,必須針 對基板上的每一個皁位封膠體丨 跡 上 6進行點膠及壓合的步 驟’工序相S繁複。而且封膠體 抽芏/Λ七斗-i , 丹上盍1〇8係藉由點 黏著的方式進行連結,結合效果 + *造成上蓋脫落。 因此有需要提供一種,製程步 衣往艾驛簡早且結合效果良好 的封裝構造與方法。 【發明内容】 本發明的目的就是在提供一種半導體封裝構造與製造 方法及其運用,此半導體封裳構包括:承載件、半導體元 件、第—封膠體、蓋件以及封膠體。半導體元件半導體元 件具有-主動面及-背面,且經由第—導電元件電性連接 於承載件上。第-封膠體,設於承載件上,並置立於第— 半導體元件之周gj 蓋件設於第—封膠體頂部,且蓋件具 有-突出部。第二封膠體設置於承載件上且包覆突出部了 且突出部被包埋在第:封膠體中,藉此增加蓋件與第二封 膠體之間的結合力。藉此使蓋件之突出部突出至第二封膠 體之内,以幫助將蓋件固接於第二封膠體内。 夕 本發明的另一目的就是在提供一種用以製造複數個半 導體封裝構造之製程,此-製程至少包括下述步驟: 首先提供一承載件,其包含複數個第一封膠體,藉以 於承載件上定義出呈陣列排列之複數個單元。 接著,將複數個第一半導體元件分別固設於每一單元 内的承载件上,且以複數個第—導電元件,分別將每—個 第一半導體元件電性連接於每一單元内的承載件上。 1359480
然後,將一蓋件置於這些第一封膠體之頂部使這些第 封膠體抵錄件之下表面^並使突出於蓋件之下表面的 複數個突出部分別對應每一單元而設置且使每一單元所 對應的突出部位於每—第—封膠體所定義的範圍之外。 敢使用封谬包覆蓋件之突出部,而在每一單元外側形成 ^立於承載件上的第二封膠體,其中蓋件之突出部,係由 蓋件之下表面突出至第二封勝體之内,藉此將蓋件固接於 第一封膠體之中。 再進行切成單顆步驟(singulation step)而製得半導體 封裝構造。 — 導體ί:::又一目的就是在提供另外一種製造複數個半 、、 &之製程’此一製程至少包括下述步驟: 首先提供—承載件’其包含呈陣列排列之複數個單元. 接著,將複數個第-半導體元件分別固設於承 ::個早兀内’且以複數個第一導電元件將每—個第一 +導體讀分別電性連接於每—單元㈣承載件上。 …使用封膠包覆這些第—半導體元件,藉以分別在每一 成—第—封膠體,並使位於每-單元内的第-封 膠體具有至少—開孔,用以裸露出一部分的承载件。封 再將複數個第二半導體元件,分別固設於每 的第一封膠體、 軍凡內 由每一個第一封並且藉由複數個第二導電元件,經 封膠體的開孔’分別將每一 件電輯接於承载件裸露出來的部分。 +導體兀 將蓋件置於這些第—封膠體之 體抵住蓋件的下矣㊉* 便&些第-封膠 下表面。並使突出蓋件之下表面的複數個突 1359480
出1分別對應於承載件上的每—個單元而設置,且使每 一早兀所對應的突出部位於每—個第—封膠體的外側。 進行一封谬製程,封膠包覆蓋件之突出部,而在承载 件的每-單元上形成第二封膠體置立於承载件上, 件之些突出部,係由蓋件之下表面突出至第二封移體之 内,藉此將蓋件固接於第二封膠體上;以及 進行-切成單顆㈣而製得該些半導體封裝構造。 根=上所述之較佳實施例,本發明之技術特徵係採 用第-封膠體在基材上定義出半導體封裝構造單元的範 圍,在採用具有突出部的上蓋抵著第一封踢體,並且讓突 出部突出於半導體封裝構造單元的範^卜 =_:在t導體封裝構造單元的第-封夥體外側再形^ f -封㈣,並且使上蓋的突出部包覆於第二封膠體之 中,以加強上蓋與第二封膠體的結合。 使用本發明所提供的封裝方法有下述優點,藉由一次 製程在半導體封裝構造統單元外側進行二次封膠,使上蓋 與封谬體結合’不僅可以減少製程步驟,而且也可以增加 j =膠體結合效果,解決習知技術製程繁複且上蓋容 易脫洛的問題。 [實施方式] 實施例係提供—種製程步驟簡單且結合效果 良好的封裝構造與方法。 ==明之上述和其他㈣、特徵、優點與實施例 月匕更月』易Μ ’本說明書將特舉出數種採用上述半導體封 1359480 年场11領觀翁)_織1 裝構造與方法所製造的微機電系統麥克風作為較佳實施例 加以說明。但值得注意的是,此實施例係用以說明而非用 • 以限定本發明。 請參照第2A圖和第2B圖,第2A圖係根據本發明的 • 第一較佳實施例所繪示的一種包含有微機電系統麥克風的 半導體封裝構造200剖面圖。第2B圖係根據本發明的第二 較佳實施例所繪示的另一種包含有微機電系統麥克風的半 φ 導體封裝構造200剖面圖。在本實施例之中,微機電系統 麥克風半導體封裝構造200包括:承載件2〇2、微機電系統 麥克風204、第一封膠體206、第二封膠體2〇8以及、蓋件 212 ° 承載件202係一種線路基板或導線架。微機電系統麥 克風204係固設且電性連接於承載件2〇2上的一種半導體 元件,可用來將聲音轉換成電子訊號,再由承载件2〇2中 的内連線211,將訊號傳送至内建有此一微機電系統麥克風 • 204之電子裝置的主機(未繪示)進行後續處理。其中微機電 系統麥克風2〇4具有一主動面“仏及一背面2〇4b。 在本發明的較佳實施例之中,半導體封裝構造2〇〇還 . $括有其他的電子元件,例如是半導體元件或是電阻、電 谷或電感等被動元件。例如在本發明的較佳實施例之中(請 參第2A圖)’電子元件係—半導體元件2 i 〇係以覆晶接 口的方式’藉由&塊201b,以主動面21〇a固設於承載件 202上,而微機電系統麥克風2〇4的背面2〇仆則固設於半 導體元件210之背面210b,並且藉由打線2〇1&電性連接於 承載件202上。在本發明的另一較佳實施例之中(請參照第 1359480 年 2〇fl 年 2B圖),半導體元件21〇係以覆晶接合的方二藉由巧塊 2〇ib,以主動面贏固設於承載件2〇2上,而微機電系統 麥克風204則以背面204b直接固設於承載件2〇2上並且 藉由打線20la與承載件202電性連接。 /第-封膠體206設於承載件2〇2上並且豐立於微機電 系統麥克風204與半導體元件21〇之周圍。 蓋件212設於第一封膠體206頂部,且蓋件212的尺 寸大於第一封膠體206所涵蓋的範圍。藉由蓋件212的、 第一封移體206以及承載件202可以定義出一個容置微機 電系統麥克風204和半導體元件21〇的腔室2〇5。另外,蓋 件212還具有至少一個突出部,例如外觀為[形的突出部 212a和突出部21215,突出於蓋件212的下表面2〇9用來形 成腔室205以外的部份。 由於微機電系統麥克風204必需與半導體封裝構造 200之外的環境交流,因此蓋件具有一個貫穿孔2〇7,用以 讓微機電系統麥克風204得以感測半導體封裝構造2〇〇之 外部環境的聲音。 封膠體208没置於承载件2〇2上,包圍第一封膠體 206 ’且包覆突出部212a和突出部212b。藉此使蓋件212 之突出部212a和突出部212b突出至封膠體208之内,以 幫助將蓋件212固接於封膠體208内。另外,蓋件212還 具有至少一個孔洞(或凹部)203,可容許封膠體208之一部 分形成在孔洞203之中,藉此強化蓋件212與封膠體208 之間的結合。例如在本發明的較佳實施例之中,孔洞203 係楔形貫穿孔貫穿蓋件212,其中孔洞203遠離下表面209 11 年20¾年9顧勤翁龜^資 — — — 、〜端的開口尺寸大於靠進下表面之一端的開口尺寸,藉 乂卡擎蓋件212與封膠體208使兩者免於分離。 而製造如第2A圖和第2B圖之半導體封裝構造的製 程咕參照第3A圖和第3B圖。第3A圖係根據本發明的 較佳實施例所繪製的一種用以製造複數個半導體封裝構造 之製造流程圖。第3B圖至第3F圖係繪示製造第2B圖之 半導體封裝構造的製程結構圖。 首先請參照步驟S31及第3B圖,提供一承載件302 使其包含複數個第一封膠體3〇6a、3〇6b和3〇6c,藉以於承 栽件302上定義出呈陣列排列之複數個單元(區域),例如單 元 320a、320b 和 320c。 接著請參照步騾S32及第3C圖,將複數個微機電系統 麥克風,例如微機電系統麥克風3〇4a、304b和304c以及 複數個半導體元件,例如半導體元件31〇a、31〇b和3l〇c 分別固設且電性連接於每一單元32〇a、32〇b或32〇c内的 承載件302上。在本實施例之中,可藉由覆晶接合或打線 的方式將微機電系統麥克風304a、304b和304c以及半導 體元件310a、310b和310c固設並電性連接於承載件3〇2 上。 然後請參照步驟S33及第3D圖,將具有複數個突出部 312a、312b、312c、312d、312e 和 312f 的蓋件 312 置於這 些第一封耀·體306a、306b和306c之頂部,使得這此第一 封膠體306a、306b和306c抵住蓋件312之下表面309,並 使蓋件 312 的突出部 312a、312b、312c、3I2d、312e 和 3l2f 分別對應每一單元320a、320b或320c而設置。例如突出 1359480 丨5貝發咖έ雜貪頁 —— -----—, 部3 12a和3 12b所突出的位置係對應單元320a;突出部3 12c 和312d所突出的位置係對應單元320b;突出部312e和312f 所突出的位置係對應單元320c。且使每一單元320a、320b 或 320c 所對應的突出部 312a、312b、312c、312d、312e 和312f位於每一第一封膠體306a、306b和306c所定義的 單元320a、320b或320c範圍之外。 清參照步錄S34及第3E圖’進行二次封朦製程,以封 谬包覆蓋件312之突出部312a、312b、312c、312d、312e 和312f,在每一單元32〇a、320b或320c所涵蓋之區域外 側形成第一封膠體308豎立於承載件302上,使蓋件312 之突出部 312a、312b、312c、312d、312e 和 312f 由蓋件 312之下表面309突出至第二封膠體3〇8之内,藉此將蓋件 312固接於第二封膠體308之中。 再進行一切成單顆步驟(singUlati〇n step)而製得複數個 半導體封裝構造300a、300b和300c(請參照步輝S35及第 3F 圖)。 請參照第4圖,第4圖係根據本發明的第三較佳實施 例所繪示的一種包含有微機電系統麥克風的半導體封裝構 造400剖面圖。在本實施例之中,微機電系統麥克風半導 體封裝構造400包括:承載件4〇2、微機電系統麥克風4〇4、 第一封膠體406、第二封膠體4〇8、以及蓋件412。 承載件402係一種線路基板或導線架。電子元件係固 設於承載件402上,並電性連接至承載件上,電子元件例 如是其他半導體元件或是被動元件,而其電性連接的方式 例如覆晶接合或打線接合,在本實施例中電子元件係一半 13
^01¾ 51 I 導體元件410 ’電性連接方式係以覆晶接合為例。 第一封蔡體406係包覆並豎立於半導體元件41〇之週 圍,且具有至少一個開孔421用以裸露出承載件4〇2的一 部分。微機電系統麥克風404則固設於第一封膠體4〇6之 背面,並且經由開孔421與承載件402之裸露部分電性連 接。 蓋件412設於第一封膠體406頂部,且蓋件412的尺 寸大於第一封膠體406所涵蓋的範圍。另外,蓋件412還 具有至少一個突出部,例如外觀為L形的突出部4i2a和突 出部412b,突出於蓋件412的下表面4〇9,遮蓋第一封膠 體406以外的部份。 由於微機電系統麥克風4〇4必需與半導體封裝構造 彻之外的環境交流,因此蓋件具有一個貫穿孔術,用以 讓微機電系統麥克風4〇4得以感測半導體封裝構造4〇〇之 外部環境的聲音。 第二封膠體408設置於承載件4〇2上且包覆突出部 412a和突出部412b。藉此使蓋件412之突出部μ。和突 出邛412b犬出至第二封膠體4〇8之内以幫助將蓋件々η 固接於第二封膠體彻卜另外,蓋件412還具有至少一 個孔洞(或凹部)4〇3,可容許第二封膠體彻之一部分係形 成在孔洞403之中’藉此強化蓋件412與第二封膠體侧 的、5。例如在本發明的較佳實施例之中,孔洞 係楔:貫穿孔貫穿蓋件412,其中孔洞4〇3遠離下表面— 端的開口尺寸大於靠進下表面之一端的開口尺寸藉 以卡掣蓋件412與第二封膠體4〇8,使二者免於分離。 1359480 --- +2011¾ 5將丨轻礙Αί昇 ‘ 而製造如第4圖之半導體封裝構造的製程,請參照第 ‘ 5Α圖至第5G圖。第5Α圖係根據本發明的較佳實施例所繪 _ 製的另一種用以製造複數個半導體封裝構造之製造流程 - 圖。第5Β圖至第5G圖係繪示製造第4圖之半導體封裝構 \ 造的製程結構圖。 首先請參照步驟S51及第5Β圖,提供一承載件502, 使承載件502包含複數個呈陣列排列之單元(區域)例如單 元 520a、520b 和 520c 〇 • 接著請參照步驟S52,將複數個半導體元件,例如半導 體元件510a、510b和510c分別固設且電性連接於承載件 502上的每一個單元520a、520b和520c之内。在本實施例 之中,可藉由覆晶接合或打線的方式將半導體元件510a、 510b和510c固設並電性連接於承載件502上。 之後請再參照步驟S53及第5C圖,使用封膠包覆這些 半導體元件510a、51 Ob和510c並且分別在每一單元52〇a、 520b和520c上形成一個第一封膠體506a、506b或506c。 Φ 例如在單元520a上形成第一封膠體5〇6a ;在單元52〇b上 形成第一封膠體506b ;在單元520c上形成第一封膠體 506c。並使每一單元520a、520b或520c内的第一封膠體 ' 506a、506b或506c都具有至少一個開孔,例如開孔521a、 - 521b或521c用以裸露出承載件502的一部分。 請再參照步驟S54及第5D圖,將複數個微機電系統麥 克風,例如微機電系統麥克風504a、504b和504c,分別固 : 設於每一個單元52〇a、52〇b或52〇c的第一封膠體5〇6a、 . 506b或506c之上。接著再藉由打線的方式使每一個微機電 15 1359480 年2。/年5¾¾々修吉顧 系統麥克風504a ' 5〇4b和504c與承載件502之裸露部分 電性連接。(請再參照步驟S55)。 然後請參照步驟S56及第5E圖,將具有複數個突出部 512a、512b、512c、512d、512e 和 512f 的蓋件 512 置於這 些第一封朦體506a、506b和506c之頂部,使得這些第一 封膠體506a、506b和506c抵住蓋件512之下表面509,並 使蓋件512的突出部512&、5121)、512〇、512£1、5126和512€ 分別對應每一單元520a、520b或520c而設置。例如突出 部512a和512b所突出的位置係對應單元52〇a;突出部512〇 和512d所突出的位置係對應單元52〇b;突出部512e和512f 所突出的位置係對應單元520c。且使每一單元520a、52〇b 或 520c 所對應的突出部 512a' 512b、512c、512d、512e 和512f位於每一個第一封膠體5〇6a、5〇6b和5〇&以外的 部份。 請參照步驟S57及第5F圖,進行二次封膠製程,以封 膠包覆蓋件512之突出部512a、512b、512c、512d、512e 和512f ’在每一單元52〇a、52〇b或52〇c上形成一第二封 膠體508豎立於承載件502上,使蓋件512之突出部512&、 512b、512c、512d、512e 和 512f 由蓋件 52 之下表面 5〇9 突出至第二封膠體508之内,藉此將蓋件512固接於第二 封膠體508之中。 再進行一切成單顆步驟而製得複數個半導體封裝構造 500a、500b和50〇c(請參照步驟S58,及第5G圖)。 根據以上所述之較佳實施例,本發明之技術特徵係採 用第一封膠體在基材上定義出半導體封裝構造單元的範 16 1359480 年 =在採用具有突出部的上蓋抵著第一封踢體並# 出部突出於半導體封裝構造單元的範圍以外讓: 體封裝構造單元的第—_外側再形成: 且使上蓋的突出部包覆於第二封膠體之 Ύ 以加強上蓋與封膠體的結合。 使用本發明所提供的封裝方法有下述優點 製程在半導體封裝構造統單元外㈣行二欠㈣ =
與=膠體結合’不僅可以減少製程㈣,而且也可以辦加 上蓋與封膠體結合效果,解決習知技術製程繁複二 易脫落的問題。 合 、雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明,任何相關技術領域具有通常知識者,在不脫 離本發明之精神和範_,當可作各種之更動與潤飾,因 此本發明之賴範圍當視後附之中請專利範圍所界定者為 【圖式簡單說明】 為讓本發明之上述和其他目的、特徵、優點與實施例 月b更明顯易懂,所附圖式之詳細說明如下: 第1圖係繪示一種傳統包含有微機電系統麥克風之半 導體封裝構造100的剖面示意圖。 第2A圖係根據本發明的第一較佳實施例所繪示的一 種包含有微機電系統麥克風的半導體封裝構造2〇〇剖面圖。 第2B圖係根據本發明的第二較佳實施例所繪示的另 17 1359480 __ 气0lA5貝發·頁 ' 一種包含有-微機電系統麥克風的半導體封裝構造200剖面 t 圖。 第3A圖係根據本發明的較佳實施例所繪製的一種用 • 以製造複數個半導體封裝構造之製造流程圖。 第3B圖至第3F圖係繪示製造第2B圖之半導體封裝 構造的製程結構圖。 第4圖係根據本發明的第三較佳實施例所繪示的一種 包含有微機電系統麥克風的半導體封裝構造4〇〇剖面圖β. # 第5Α圖係根據本發明的較佳實施例所繪製的另一種 用以製造複數個半導體封裝構造之製造流程圖。 第5Β圖至第5G圖係繪示製造第4圖之半導體封裝構 造的製程結構圖。 為了清楚繪示起見,圖示中的元件並未按照比例尺加 以續示。在不同圖示之中,元件參照號碼可能會有重複, 用以標示相對應或相似的元件。 【主要元件符號說明】 100 :半導體封裝構造 104 ·基板 1〇8 :上蓋 201a :打線 201 c .凸塊 201e :打線 202 :承載件 2 〇 3 :孔洞 102 :微機電系統麥克風 106 :封膠體 200 :半導體封裝構造 201b :凸塊 201d :凸塊 201f :打線 2 0 4 .微機電糸統麥克風 18 1359480 年201¾年躺翻綠
204a :微機電系統麥克風的主動面 2〇4b·微機電系統麥克風的背面 205 :腔室 207 :貫穿孔 209 :下表面 210a :半導體元件的主動面 210b :半導體元件的背面 211 :内連線 212 :蓋件 212b :突出部 300b :半導體封裝構造 3 01 a :打線 3 01 c :打線 3 0 4 a .微機電系統麥克風 3 0 4 c .微機電系統麥克風 305b:腔室 306a :第一封膠體 306c :第一封膠體 309 :下表面 310b :半導體元件 312 :蓋件 312b :突出部 312d :突出部 312f :突出部 320b :單元 206 :第一封膠體 208 :第二封膠體 21〇 :半導體元件 212a :突出部 300a.半導體封裝構造 300c :半導體封裝構造 3〇lb :打線 302 :承載件 304b :微機電系統麥克風 305a:腔室 305c:腔室 306b :第一封膠體 3〇8 :第二封膠體 310a :半導體元件 310c :半導體元件 312a :突出部 312c :突出部 312e :突出部 320a :單元 320c :單元 19 1359480
400 :半導體封裝構造 401 :打線 402 ··承載件 403 :孔洞 404 :微機電系統麥克風 406 :第一封膠體 4〇7 :貫穿孔 408 :第二封膠體 409 :下表面 410 :半導體元件 411 :内連線 412 :蓋件 412a :突出部 412b :突出部 421 :開孔 500a :半導體封裝構造 500b :半導體封裝構造 500c :半導體封裝構造 5 〇 1 a :打線 501b :打線 5 〇 1 c :打線 502 :承載件 5〇4a :微機電系統麥克風 5〇4b :微機電系統麥克風 5〇4c :微機電系統麥克風 506a :第一封膠體 506b :第一封膠體 506c :第一封膠體 508 :第二封膠體 509 .下表面 5 10a .半導體元件 510b :半導體元件 510c :半導體元件 521a :開孔 5 21 b ·開孔 521c :開孔 512 :蓋件 512a :突出部 512b :突出部 512c :突出部 512d :突出部 512e :突出部 512f :突出部 520a :單元 520b :單元 520c :單元 S31:提供—承載件使其包含複數個第-封膠體’藉以於承 20
1359480 載件上定義出呈陣列排列之複數個單元。 S32 :將複數個微機電系統麥克風以及複數個半導體元件, 分別固設且電性連接於每一單元内的承載件上。 S33:將具有複數個突出部的蓋件置於第一封膠體之頂部使 \ 第一封膠體抵住蓋件之下表面,並使突出於蓋件下表 面的突出部分別對應每一單元而設置,且使每一單元 所對應的突出部位於每一第一封膠體所定義的單元範 圍之外。 • S34:進行二次封膠製程,以封膠包覆蓋件之突出部,在每 一單元所涵蓋之區域外側,形成第二封膠體豎立於承 載件上,使蓋件之突出部由蓋件之下表面突出至第二 封膠體之内。 S35:進行一切成單顆步驟而製得複數個半導體封裝構造。 S51 :提供一承載件,使承載件包含複數値呈陣列排列之單 元。 S52:將複數個半導體元件分別固設且電性連接於承載件上 # 的每一個單元。 S53:使用封膠包覆這些半導體元件並且分別在每一單元上 形成一個第一封膠體,並使每一單元内的第一封膠體 ' 都具有至少一個開孔用以裸露出承載件的一部分。 - S54:將複數個微機電系統麥克風分別固設於每一個單元的 第一封膠體之上。 555 :藉由打線方式,使每一個微機電系統麥克風與承載件 之裸露部分電性連接。 556 :將具有複數個突出部的蓋件置於第一封膠體之頂部, 21 1359480 ___ 年201¾年更修庄簪^· V 使第一封膠體抵住蓋件之下表面,並使突出於蓋件的 * 突出部分別對應每一單元而設置,且使每一單元所對 應的突出部位於每一個第一封膠體以外的部份。 - S57:進行二次封膠製程,以封膠包覆蓋件之突出部,在每 一單元外側形成第二封膠體豎立於承載件上,使蓋件 之突出部由蓋件之下表面突出至第二封膠體之内,藉 此將蓋件固接於第二封膠體之中。 S58:進行一切成單顆步驟而製得複數個半導體封裝構造。
22
Claims (1)
- 2011年10月27日修正替換頁十 申請專利範圍 月1曰修(更)正替換頁 1. 一種半導體封裝構造,至少包括: —承载件; -半導體元件’具有-主動面及一背面,固設於該承 件上,且經由一第-導電元件電性連接於該承載件; -第-封膠體,設於該承載件上,並豎立於該半導體 件之周圍’其中該第—封夥體係包覆該半導體元件,且 /、有至少一開孔用以裸露出該承載件之一部分; -蓋件,設於該第一封膠體頂部,且該蓋件具有一突 部; 一第二封膝體’設置於該承载件上且包覆該突出部,. ^該突出部被包埋在該第二⑽體,藉此增加該蓋㈣ Μ第二封膠體之間的結合力; 一 -電子it件,固設於該第—封膠體之表面;以及 體-第二導電元件’電性連接該電子元件及該第一封膠 < δ亥開孔裸露出之該承載件。 少 2. 如申請專㈣圍^項所述之 中該蓋件之突㈣係“。. 料構造,其 3. 如申請專利範圍第1項所述之半導h壯 十該突出部係設於該第一封夥體之外圍體=裝構造,其 係包圍該第一封膠體β ~第二封膠體 申4利乾圍第〗:所述之半導體封裝構造,其 1359480 έϊ 务11邊10縣41操鱗 中該蓋件具有至少一凹部’並且哕坌_ 3弟一封膠體之一部分係 形成在該凹部之内。 5·如申請專利範圍第4項所述之半導體封裝構造,其 中該凹部係一貫通孔。 6.如申請專利範圍第!項所述之半導體封裝構造,其 中該第一導電元件係凸塊。 7·如申請專利_第丨項料之半導體 該第—導電元件係金屬導線。 8.如中請專利範圍第i項所述之半導體封裝構造,其中 該第二導電元件係凸塊。 =如中請專利範圍第i項所述之半導體封裝構造,其 甲該第二導電元件係金屬導線。 邊*申請專利範圍第i項所述之半導體封裝 /、中該電子元件係一微機電元件。 封裝構造, 孔洞 11.如申請專利範圍第ίο項所述之半導體 其中該電子元件係一微機電元件,並且該蓋件具有一 12.如申請專利範圍第11項所述之半導體封 24 x構造, 1359480 I '201丨f丨娜職_ 其中該微機電元件係一微機電系統了 --—^ 13. —種用以製造複數個半導體封裝構造之製程,.至 少包括: 提供一承載件; 形成複數個第-封耀體於該承戴件上’並於該承裁件 上定義出呈陣列排列之複數個單元; 分別固設複數個半導體元件於每一該些單元内; 電性連接該些半導體元件與該承載件; 將-蓋件置於該些第一封膠體之上,使該些第—封膠 體抵住該蓋件之—下表面,並使突設料蓋件之該下表面 的,些突出部分別對應每-該些單元而設置,且使每一該 些單兀所對應的該些突出部位於該單元之外; 、封膠包覆該蓋件之該些突出部,而在每一單元的外側 形成-第二封膠體豎立於該承載件上,並使該蓋件之該些 突出部’由該蓋件之該下表面突出至該第二封膝體了 以及 1, 進行一切成單顆步驟(singulati〇n step)而製 體封裝構造。 —千¥ 道辦L4,如巾請專利範圍第13項所述之用以製造複數個半 詩笛裝構造之製程,#中該蓋件具有至少—凹部,於形 =:::體之步驟中,使該第二封膠體之-部分形成 25 ;初1序賴雜 15·如申請專利範圍第13項所述之用以 導體封裝構造之製程,更包含: 將複數個電子元件分別固設於該些半導體元件之 面;及 電性連接該些電子元件與該承載件; ,、中該半導體元件係以覆晶接合的方式固設於該承栽 16·如申凊專利範圍第13項所述之半導體封裝構造, 其另包含: 將複數個電子元件分別設於該些半導體元件之旁 電性連接該些電子元件與該承載件。 種用以製造複數個半導體封裝構造之製程,至 17. 少包括: 提供承载件,其包含呈陣列㈣之複數個^ ; 將複數個半導體元件分別固設於該承載件上; 性連導電元件分別將每一該些半導體元件電 連接於該承載件的每-該些單元内; 封膠包覆該些第—半導體元件,藉以在每—單 成一第一封膠體,1中 形 孔用以裸露出該承载件之一部分; /、有至/開 將複數個電+ + >、 上; 牛为別固設於每一該些第一封膠體之 以複數個第二導電元件, 分別經由每一該些開孔, 將 26 1359480 2011年10月27 ΰ修正香換頁 每該些電子7C件電性連接至該承載件之每—該些裸露 分; 將—蓋件置於該些第一封膠體之上,使每一該些第一 封膠體之—部分抵住該蓋 _ 命 心下表面,並使該盍件具有 ^ 1下表面的複數個突出部’分別對應每—該些單元 ::置,且使且使每一該些單元所對應的該些突出部位於 母一該些第—封膠體之外; 封:包覆該蓋件之該些突出部,而在每一單 第二封膠體豎立於該承載件上,1 ❿珉 部係由該蓋件之竹^ ^ Ί該盍件之該些突出 進~_^至該第二封膠體之内;以及 體封^造切成早顆步驟(SillgUlati〇n卿)而製得該些半導 18·如申請專利範圍第17 導體封裝構造之製程,其中該蓋件造複數個半 部,於形忐笼_ 八有至J —孔洞或一凹 、形成第二封膠體之步驟中 分形成在該孔洞^部之内。以―輯體之-部 η 27 Λ七指定代表圖: 指定代表圖為··第(2· (-)、本案代表圖之元件符號簡單說明: :半導體封裝構造 201a:打線 201b :凸塊 202 :承載件 2〇4:微機電系統麥克風 2〇5 2〇乜:微機電系統麥克風的主動面 2〇仆:微機電系統麥克風的背面 206 :第一封膠體 208 :第二封膠體 210 :半導體元件 210a :半導體元件的主動面 210b :半導體元件的背面 212 :蓋件 212b :突出部 203 :孔洞 腔室 2〇7 :貫穿孔 2〇9 :下表面 211 :内連線 212a :突出部 八、本案若有化學式時 特徵的化學式: 請揭示最能顯示發明
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW096121418A TWI359480B (en) | 2007-06-13 | 2007-06-13 | Semiconductor package structure, applications ther |
US12/137,979 US20090140413A1 (en) | 2007-06-13 | 2008-06-12 | Semiconductor package structure, applications thereof and manufacturing method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW096121418A TWI359480B (en) | 2007-06-13 | 2007-06-13 | Semiconductor package structure, applications ther |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200849505A TW200849505A (en) | 2008-12-16 |
TWI359480B true TWI359480B (en) | 2012-03-01 |
Family
ID=40674900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096121418A TWI359480B (en) | 2007-06-13 | 2007-06-13 | Semiconductor package structure, applications ther |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090140413A1 (zh) |
TW (1) | TWI359480B (zh) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8208662B2 (en) * | 2008-09-16 | 2012-06-26 | United Microelectronics Corp. | Microelectromechanical system microphone structure and microelectromechanical system microphone package structure |
JP5481852B2 (ja) * | 2008-12-12 | 2014-04-23 | 船井電機株式会社 | マイクロホンユニット及びそれを備えた音声入力装置 |
ITTO20100449A1 (it) * | 2010-05-28 | 2011-11-29 | St Microelectronics Srl | Dispositivo dotato di incapsulamento e relativo procedimento di fabbricazione |
US9420378B1 (en) * | 2010-07-12 | 2016-08-16 | Amkor Technology, Inc. | Top port MEMS microphone package and method |
US8900927B2 (en) * | 2010-08-16 | 2014-12-02 | International Business Machines Corporation | Multichip electronic packages and methods of manufacture |
US8921955B1 (en) * | 2011-02-24 | 2014-12-30 | Amkor Technology, Inc. | Semiconductor device with micro electromechanical system die |
TW201250947A (en) * | 2011-05-12 | 2012-12-16 | Siliconware Precision Industries Co Ltd | Package structure having a micromechanical electronic component and method of making same |
JP5633493B2 (ja) * | 2011-09-16 | 2014-12-03 | オムロン株式会社 | 半導体装置及びマイクロフォン |
DE102011086722A1 (de) * | 2011-11-21 | 2013-05-23 | Robert Bosch Gmbh | Mikromechanische Funktionsvorrichtung, insbesondere Lautsprechervorrichtung, und entsprechendes Herstellungsverfahren |
US8597985B1 (en) * | 2012-02-01 | 2013-12-03 | Sandia Corporation | MEMS packaging with etching and thinning of lid wafer to form lids and expose device wafer bond pads |
US9102511B2 (en) | 2012-06-08 | 2015-08-11 | Texas Instruments Incorporated | Hermetic plastic molded MEMS device package and method of fabrication |
US8809973B2 (en) * | 2013-01-23 | 2014-08-19 | Infineon Technologies Ag | Chip package comprising a microphone structure and a method of manufacturing the same |
TWI538113B (zh) * | 2014-02-14 | 2016-06-11 | 南茂科技股份有限公司 | 微機電晶片封裝及其製造方法 |
US9701534B2 (en) * | 2015-01-28 | 2017-07-11 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming MEMS package |
CN107539943A (zh) * | 2016-06-23 | 2018-01-05 | 黄卫东 | 微机电芯片与集成电路芯片的混合封装结构及其封装方法 |
US10665765B2 (en) | 2017-02-10 | 2020-05-26 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and a method of manufacturing the same |
US20210013375A1 (en) * | 2019-07-11 | 2021-01-14 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method of manufacturing the same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4855868A (en) * | 1987-01-20 | 1989-08-08 | Harding Ade Yemi S K | Preformed packaging arrangement for energy dissipating devices |
US7617946B2 (en) * | 2003-05-22 | 2009-11-17 | Bway Corporation | Transportation ring |
US7576427B2 (en) * | 2004-05-28 | 2009-08-18 | Stellar Micro Devices | Cold weld hermetic MEMS package and method of manufacture |
JPWO2006132193A1 (ja) * | 2005-06-06 | 2009-01-08 | 松下電器産業株式会社 | コンデンサマイクロホンのエレクトレット化方法、エレクトレット化装置およびこれを用いたコンデンサマイクロホンの製造方法 |
TWI296147B (en) * | 2006-04-28 | 2008-04-21 | Advanced Semiconductor Eng | Semiconductor device package |
-
2007
- 2007-06-13 TW TW096121418A patent/TWI359480B/zh active
-
2008
- 2008-06-12 US US12/137,979 patent/US20090140413A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20090140413A1 (en) | 2009-06-04 |
TW200849505A (en) | 2008-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI359480B (en) | Semiconductor package structure, applications ther | |
US9584889B2 (en) | System and method for packaged MEMS device having embedding arrangement, MEMS die, and grille | |
US9346667B2 (en) | Lead frame based MEMS sensor structure | |
CN102659069B (zh) | 具有至少一个mems组件的部件及其制造方法 | |
CN104254045A (zh) | 用于麦克风组件的预制模及其制造方法 | |
JP5769964B2 (ja) | Memsデバイス | |
TWI327357B (en) | Mems microphone package and method thereof | |
US20100164025A1 (en) | Method and structure of monolithetically integrated micromachined microphone using ic foundry-compatiable processes | |
CN106331966A (zh) | 微机电麦克风和用于制造微机电麦克风的方法 | |
US20060046351A1 (en) | Methods for packaging image sensitive electronic devices | |
JP2015517745A (ja) | ワイヤボンド相互接続を用いた基板レス積層可能パッケージ | |
JP2002062462A (ja) | レンズ一体型固体撮像装置の製造方法 | |
US20090002961A1 (en) | Packaging system with hollow package | |
TW201003876A (en) | Lead frame and package of semiconductor device | |
JP4528100B2 (ja) | 半導体装置及びその製造方法 | |
US20140246738A1 (en) | Top Port MEMS Cavity Package and Method of Manufacture Thereof | |
KR20200094127A (ko) | 저 프로파일 트랜스듀서 모듈 | |
US7269897B2 (en) | Manufacturing process of a stacked semiconductor device | |
CN105493520B (zh) | 完全晶片级封装的mems麦克风及其制造方法 | |
CN102804363B (zh) | 半导体装置及半导体装置的制造方法 | |
TW200822779A (en) | Microphone package | |
US20210013137A1 (en) | Semiconductor device with lead frame that accommodates various die sizes | |
CN215072978U (zh) | 麦克风芯片、mems麦克风及电子设备 | |
CN111510835B (zh) | 固传导mems麦克风的封装结构、制造方法及移动终端 | |
JP5167963B2 (ja) | 樹脂封止型半導体装置とそれに用いられるエッチング加工部材、および積層型樹脂封止型半導体装置 |