TWI357613B - Semiconductor device - Google Patents

Description

九、發明說明： 【發'明所屬·技_術·々貝域^ 半導體元件係用於各式電子元件當中。舉例來說，薄 膜電晶體技術可用於液晶顯示(LCD)螢幕。某些種類的薄膜 電晶體由於載流子遷移率低的緣故具有相當慢的轉換速 度。在一些應用中，例如LCD螢幕，使用轉換速度相當慢 的薄膜電晶體會使得很難精確地回應動作。 發明背景 本揭示内容的例示具體例包括含有鎵氧化物的半導體 元件，例如電晶體。此外，本揭示内容的例示具體例說明 包含蘇氧化物的半導體元件所擁有的特性，譬如光學透明 性與電性能。例示具體例包括含有鎵氧化物通道的半導體 元件。在一些例示具體例中，鎵氧化物可包括非晶形、單 相晶態或混相晶態。 除非另有指明，否則在說明書及申請專利範圍内所有 表示成份用量、反應條件等等的數字係欲被理解為在所有 情況下皆可以「約」-詞來修飾。因此’除非另有相反表 示，否則在以下說明書及隨附申請專利範圍中所列的數值 多數為可隨著本揭示内容企圖獲得的所欲特性而改變的估 計值。極不希望且並不試圖限制均等論應用至申請專利範 圍之範疇，但各數值參數應至少以記述的有意義位數且應 用常見的四捨五入技術來解讀。 應理解到各式半導體元件可被運用在本揭示内容的不 同具體例中’亦即，場效電晶體（包括薄膜電晶體）、主動矩 陣式顯示器、邏輯反向器與放大器。m1F圖例示薄膜電 晶體的例示具體例。該等薄膜電晶體可為任何種類，舉例 來說，包括但不限於：水平、m㈣極、交錯電極、 頂閘極、底閘極、單閘極與雙閘極。 【明内溶_】 本文所使用之共面電極構形指的是源極與汲極電極係 位於作為_之通道的同側上的電晶體結構。交錯電極構 七相的疋源極與汲極電極係位於作為閘極之通道的反側上 的電晶體結構。 第1A與1B圖例示底閘極電晶體的具體例，第…與⑴ 圖例示頂閘極電晶體的具體例，第1E與1F圖例示雙閘極電 晶體的具體例。在第1A-1D圖的各圖中，電晶體包括基材1〇2 、閘極104、閘極介電層1〇6、通道108、源極no與汲極112 在第1A-1D圖的各圖中，閘極介電層106係位於閘極104 和源極與汲極110、112之間，以便閘極介電層106將閘極104 和源極與汲極110、112完全隔開。此外，在第1A-1D圖的各 圖中，源極與汲極110、112係分開設置，藉此形成一位於 源極與汲極110、112之間可插入通道1〇8的區域。因此，在 第1A-1D圖的各圖中，閘極介電層06係毗鄰通道108且將閘 極104和源極與汲極11〇、112完食隔開。此外，在第1A-1D 圖的各圖中，通道108係b比鄰閘極介電層106並和源極與沒 極110、112接觸。 在不同具體例中，例如在第lE與1F圖所示的雙閘極電 1357613 晶體具體例中，係例示兩閘極104-卜104_2及兩閘極介電層 106-1、106-2。在該具體例中，閘極介電層106-1、106-2相 對於通道108和源極與汲極110、112的位置以及閘極104-1 、104-2相對於閘極介電層106-1、106-2的位置係依照與上 5 述例示一閘極介電層與一閘極者相同的定位原則。即，閘 極介電層106-1、106-2係設置於閘極104-1、104-2和源極與 汲極110、112之間，以便閘極介電層106-1、106-2將閘極 104-1、104-2和源極與汲極110、112完全隔開。 在第1A-1F圖的各圖中，插入源極與汲極110、112之間 10 的通道108提供了源極與汲極110、112間一可控制的電路通 道，所以當電壓施加至閘極104時，電荷可經由通道108而 在源極與汲極110、112之間移動。施加於閘極104的電壓可 改變通道108傳導電荷的能力，因此，通道108的電特性可 經由施加電壓於閘極104來—至少部分地一控制。 15 一薄膜電晶體具體例更詳細的說明係例示於第2圖。第 2圖例示一例示底閘極薄膜電晶體200的截面圖。將可暸解 到的是構成第2圖所描述的薄膜電晶體的不同部件的材料 及其形成方法可同樣地應用到描述於本文中的任何電晶體 具體例，包括該等以第1A-1F圖描述者。 20 而且，在不同具體例中，薄膜電晶體200可包括在許多 元件一包括主動矩陣式顯示螢幕裝置、邏輯反向器與放大 器一當中。薄膜電晶體200亦可包括於紅外線元件當中，其 中亦使用透明組件。 如第2圖所示，薄膜電晶體200可包括基材202、毗鄰基 7 1357613 材202的閘極204、毗鄰閘極2〇4的閘極介電層2〇6以及和閘 極電層206接觸的通道208、源極210與汲極212。在不同 具體例中，通道208可位於源極21〇與汲極212之間並電性偶 合源極210與汲極212。 5 在第2圖所示的具體例中，基材202包括玻璃。然而， 基材202可包括任何適宜的基材材料或組成物以實施不同 的具體例一將參照第3圖來更充份地討論。 例不於第2圖中的基材2〇2可包括一ITO(即銦_錫氧化 物）塗層以形成閘極2〇4層。然而，閘極2〇4可使用任何數目 ίο的材料。該種材料可包括透明材料，例如η型摻雜Ill2〇3、 Sn〇2或ΖηΟ等等。其他適宜的材料包括例如In、Sn、Ga、 Zn、A卜Τι、Ag、Cu等等金屬。在第2圖所示的具體例中 ，閘極204厚度大約為2〇〇 nm。閘極厚度可隨所使用的材料 、元件種類及其他因素而有所不同。 15 第2圖所示的閘極介電層206亦可被塗覆塗層。雖然第2 圖所示的閘極204與閘極介電層206係以未圖案化層塗覆， 但閘極204與閘極介電層2〇6可被圖案化。在不同的具體例 中，閘極介電層206可包括各種具有可代表閘極介電質之絕 緣特性的材料。該種材料可包括五氧化二钽(Ta2〇5)、鈦酸 20錕（ST)、鈦酸鏍鋇(BST)、鈦酸鉛錯(ρζτ)、钽酸鎇鉍(SBT) 與组酸銘錯(BZT)、二氧化矽（Si〇2)、氮化矽（Si3N4) '氧化 鎂（MgO)、氧化鋁(A丨2〇3)、氧化铪(iv) (Hf〇2)、氧化錯(IV) (Zr02)、各式各樣的有機介電材料等等。 圖式簡單說明 8 1357613 第1A -1F圖例示各種半導體元件的具體例，例如薄膜電 晶體。 第2圖例示一薄膜電晶體具體例的截面圖。 第3圖例示一製造薄膜電晶體具體例的方法具體例。 5 第4A-4B圖例示第2圖所例示之薄膜電晶體具體例的電 特性。 第5圖例示一主動矩陣式顯示區域的具體例。 I：實施方式3 在不同的具體例中，源極210與汲極212係毗鄰閘極介 10 電層206分開地設置。在第2圖所示的具體例中，源極與汲 極210、212可用該等在討論閘極204時的相同材料來形成。 在第2圖中，源極與汲極210、212係具厚度大約為200 nm。 然而，厚度可隨所使用的材料組成、使用該材料的應用及 其他因素而有所不同。源極與汲極材料的挑選可隨著使用 15 該源極與汲極的應用、元件、系統等而有所不同。整體元 件效能很可能隨著源極與汲極材料而有所改變。舉例來說 ，在實質上透明的薄膜電晶體係為所欲的元件中，源極、 汲極與閘極的材料可依該效用來挑選。 在不同的具體例中，通道208可由含有鎵與氧的二元材 20 料來形成，以形成鎵氧化物（譬如GaxOy，其中x=l或2且y=l 或3)。在不同的具體例中，該等材料可取決於組成、處理 條件及其他因素而包括各式形態。各式形態可包括非晶態 與複晶態。複晶態可包括單相晶態或混相晶態。形成通道 2 0 8的材料的各式形態將參照第3圖來更充份地討論於下。 1357613 此外，在不同的具體例中，源極、汲極與閘極可包括實質 上透明的材料。藉由使用實質上透明的材料來形成源極、 汲極與閘極，薄膜電晶體區域可穿透電磁光譜中人眼可視 的部份。在電晶體領域中，熟習此藝者可理解到具有顯示 5元素（像素）的裝置—例如主動矩陣式液晶顯示器一偶合至 具有實質上透明材料的薄膜電晶體(TFT，S)以供選擇或選址 該像素使其開啟或關閉將容許更多的光透射入顯示器而有 利於顯示性能。 再回到第2圖，通道208係由鎵氧化物所形成且厚卢約 10 為50 nm，然而，在不同的具體例中，通道厚度可隨著包括 通道材料係非晶或複晶以及通道欲併入的元件等各種因素 而有所不同。 在本具體例中，通道208係®比鄰閘極介電層206且位於 源極與汲極210、212之間，以便和電極210與212接觸並電 15 性偶合該二電極。一施加於閘極204之電壓可有助於電子堆 積在通道208内。另外，該施加電壓可加強電子從源極21〇 引入通道208以及汲極212將電子從通道208抽出。在本揭示 内容之此具體例中，藉著使用一施加至閘極204的電壓來控 制汲極212與源極210之間的電流流動，通道2〇8可容許開/ 20 關操作。 在此’「錄氧化物」可包括含鎵薄膜的形式。本文所 述之嫁氧化物（特別是p_Ga2〇3)顯示出令人極為滿意的能隙

Eg (〜4·5_4·8 eV)。由於此增多的能隙，鎵氧化物不只在可 見光谱係透明的’而且一直到近-UV亦是透明的。因此，使 10 1357613 用鎵氧化物提供了在光電子電路設計（其中，對近_uv照射 的鈍感性係為所欲）中的一個有用部件。雖然鎵氧化物的遷 移率通常實質上小於其他氧化物（譬如Zn0、％〇2)的遷移率 ，但當鎵氧化物的uv-穿透性可供平衡的情況下，該現象係 5 為可接受的。作為通道之鎵氧化物的透明性提供了整個薄 膜電晶體在電磁光譜的可見區皆為光學透明的可能性。 使用例示於本揭示内容的具體例中的鎵氧化物係有利 於許多為積體電路結構的薄膜應用。舉例來說，該種應用 包括本文所討論的電晶體，例如薄模電晶體；水平、垂直 10 、共面電極；交錯電極；頂閘極、底閘極、單閘極與雙閘 極。在不同的具體例中，本揭示内容的電晶體（譬如薄膜電 晶體）可設置作為開關或放大器，其中施加電壓至電晶體的 閘極可使一電子流穿過鎵氧化物通道。熟習此藝者可理解 電晶體能以許多方式來操作。舉例來說，當電晶體用作為 15開關時’電晶體可在飽和區内操作，而當電晶體用作為放 大器時，電晶體可在直線區内操作β另外，在積體電路中 使用併有鎵氧化物通道的電晶體以及併有積體電路的結構 —例如目視顯示面板（譬如主動矩陣式LCD顯示器）係參照 第5圖來展示並說明於下。在顯示器應用及其他應用上由 20於鎵氧化物本身係光學透明的，所以通常所欲的是將薄膜 電晶體内剩餘的一或多層一譬如源極、汲極與閘極—製造 成至少部份地透明。 在第2圖中，源極210與汲極212包括厚度約2〇〇 〇爪的 ITO層。然而，在不同具體例中，該摩度可隨著包括材料種 11 1357613 類、應用種種因素及其他因素而有所改變。在不同具體例 中，電極210、212可包括透明導體，例如η型摻雜的寬能隙 半導體。例子包括但不限於η型摻雜Iri2〇3、Sn02、銦-錫氧 化物（ITO)或ZnO等等。電極110、112亦可包括例如ln、Sn 5 、Ga、Zn、A卜 Ti、Ag、Cu、Au、Pt、W或Ni等等的材料 。在本揭示内容的不同具體例中，所有電極204、210與212 可包括透明材料，俾使不同的電晶體具體例可被製為實質 上透明。 本文所描述的電晶體結構的不同層可使用各種技術來 1〇 形成。舉例來說，閘極介電層206可使用Ta(OC2H5)5與〇2於 約430°C以低壓CVD方法沈積且可接著退火以降低洩漏電 流特性。可運用的薄膜沈積技術係例如揮發（譬如熱、電子 束）、物理氣相沈積(PVD)(譬如直流反應式濺鍍、射頻磁控 濺鑛、離子東濺鍵）、化學氣相沈積(CVD)、原子層沈積(ALD) 、脈衝雷射沈積(PLD)、分子束磊晶（MBE)等等。此外， 其他任擇方法亦可運用於沈積本揭示内容具體例的不同電 晶體層。該種任擇方法可包括金屬薄膜電鍍（電化學氧化反 應)和母液沈積，例如旋轉塗佈與噴墨印刷（包括熱感應式喷 墨與壓電式任意點列印）。薄膜的圖案化可運用結合有蝕刻 20 或剝離(lift-off)製程的黃光微影法，或可使用例如蔽蔭遮罩 之任擇技術。一或多層（譬如第2圖例示的通道）的摻雜作用 亦可藉由導入氧空位及/或以異價元素一例如Si、Ge、Sn、 F與N—取代來完成。 本揭示内容之具體例亦包括一種在基材或基材總成的 12 1357613 表面上形成含金屬薄膜的方法，該基材或基材總成係例如 用來形成義電路㈣晶K(有/無薄層或結構㈣於其上) ’特別是本文所述之薄膜電晶體。需暸解到的是本揭示内 容的方法並不只限於沈積在矽晶圓上；而是亦可以使用其 5 他種類的晶圓（譬如石申化錄、玻璃等等）。 而且，其他基材亦可用於本揭示内容之方法中。舉例 來說，該等基材包括纖維、金屬線等。一般而言，薄膜可 直接形成在基材的最低表面上，或者薄膜可形成在一舉例 來說一圖案化晶圓内眾多層的任何層（即表面）上。 10 在一具體例中，一製造半導體結構的方法係例示於第3 圖。在本揭示内容的不同具體例中，一基材或基材總成可 用來形成半導體結構。本文所使用的r基材」一詞係指基 底材料層，譬如在玻璃晶圓中最底層的玻璃材料。「基材總 成」一詞係指具有一或多層或結構形成於其上之基材。基 15材種類的例子包括—但不限於一玻璃、塑膠與金屬，且包 括例如薄片、薄膜與塗層之物理形式，尤其是可為不透明 或實質上透明。 在方塊310中，可設置一汲極和一源極。舉例來說，一 汲極和一源極可設置在基材總成之基材上。 20 在方塊320中’―和該汲極與源極接觸且包括鎵氧化物 的通道可被沈積。舉例來說，通道可沈積在汲極與源極之 間，以便電性偶合該二電極。在不同具體例中，沈積和該 汲極與源極接觸的通道可包括提供一包括一或多個包括鎵 的前驅化合物之前驅組成物。本文所述之該等前驅化合物 13 1357613 的各種組合可用於前驅組成物中。因此，本文所使用的Γ 前驅組成物」係指一包括一或多個具本文所述化學式的前 驅化合物任擇地和一或多個具有除了該等本文所述者以外 的化學式的化合物混合的固體或液體❶舉例來說，鎵前驅 5化合物可包含於一前驅組成物中或包含於分別的組成物中 。本文所使用的「液體J係指溶液或淨液體(在室溫為液體 ’或是室溫時為固體而在lij溫時會溶化）。本文所使用的「 溶液」並不需要固體完全溶解；而是該溶液可含有一些未 溶解材料，然而，更所欲的是有足夠的材料量可被有機溶 10劑帶往氣相以供化學氣相沈積處理。鎵前驅化合物亦可包 括適用於化學氣相沈積系統的一或多種有機溶劑，以及協 助所欲化合物揮發的其他添加劑，例如游離配位子。 各式各樣適用於薄膜沈積技術的鎵前驅化合物可用於 本揭示内容之具體例。雖然本文例示特定的化合物，但可 15使用各式各樣的前驅化合物，只要其可用於沈積製程。在 本揭不内容之不同具體例中’鎵前驅化合物可包括天然化 合物且在室溫下可為液體或固體。若為固體，該前驅化合 物係充份溶解於有機溶劑以容許汽化，該化合物可從固態 揮發或昇華或者韌蝕（譬如藉由雷射剝蝕或濺鍍），或者該化 20合物係具有低於其分解溫度的熔點。因此，本文述及的許 多前驅化合物係適用於氣相沈積技術 ，例如化學氣相沈積 (CVD)技術(譬如閃火揮發技術、起泡技術及/或微型噴液技 術）。 本文所述之前驅化合物可使用在用於噴墨沈積、濺鍍 14 1357613 與氣相沈積技術（譬如化學氣相沈積（CVD)或原子層沈積 -· (ALD))的前驅組成物中。任擇地，本文所述之某些化合物 - 可用於其他沈積技術，例如旋轉塗佈等等。通常，該等含 有低碳原子數目之有機R基團（譬如每個R基團有卜4個碳原 5子）的化合物係適用於氣相沈積技術。該等含有高碳原子數 目之有機R基團（譬如每個R基團有5_12個碳原子）的化合物 則通常適用於旋轉或濕式塗佈。 $ 本文所使用的「有機R基團」意指烴基（具有除了碳與 氫以外的任擇元素，例如氧、氮、硫與矽），其分類為脂族 1〇基、環狀基或脂族基和環狀基的組合（譬如烷芳基與芳烷基 - )。在本揭示内容卡’有機基團係該等不會干擾含金屬薄膜 ·， 之形成者。該有機基團可以是不會干擾使用化學氣相沈積 技術形成含金屬薄膜的種類與大小。「脂族基」一詞意指飽 和或不飽和的直鏈或支鏈烴基。該詞係用來包含—舉例來 15說—烷基、烯基與炔基。「烷基」一詞意指飽和的直鏈或支 • 鏈煙基，包括有甲基、乙基、異丙基、三級丁基'庚基、 十二烷基、十八烷基、戊基、2-乙基己基等等。「烯基」一 詞意指具有一或多個碳-碳雙鍵的不飽和直鏈或支鏈烴基 2 ’例如乙稀基。「快基」-詞意相具有—或多個碳碳參鍵 20的不飽和直鏈或支鏈煙基。「環狀基」—詞意指封閉環烴基 ，其分類為脂環基、芳基或雜環基。「脂環基」—詞意指具 有與脂族基類似的特性的環狀烴基。「芳基」或「芳香基」 思指單核或多核芳族烴基。「雜環基」—詞意指—封閉環煙 基，其中環上一或多個原子係為除了碳以外的元素（譬如氮 15 1357613 、氧、硫等等）。 仍參照第3圖’由前驅組成物所形成的鎵氧化物通道可 沈積在基材或基材總成的表面上。舉例來說，鎵氧化物通 道可由前驅組成物沈積以接觸薄膜電晶體的汲極與源極， 5 藉此電性偶合汲極與源極。在不同具體例中，通道可運用 物理氣相沈積技術，例如濺鍍塗佈，其可包括使前驅組成 物揮發並將其導向基材或基材總成。其他用來沈積通道的 方法可包括一或多種物理氣相沈積技術，例如直流反應式 錢鍵、射頻濺鍍、磁控濺鍍、離子束濺鍍或該等之組合。 10 在不同的具體例中，包含於通道内的鎵氧化物可在整 個居度皆具有相同組成，儘管這並不是必要條件。舉例來 說，第一鎵前驅化合物可先沈積，然後在薄膜形成時，第一 與第二鎵前驅化合物的組合可以逐漸增多的第二前驅化合 物用里來沈積。可理解到的是，鎵氧化物的厚度將取決於其 15使用於何種應用。舉例來說，厚度可介於約1奈米至約1〇〇〇 奈米之間。在一任擇具體例中，厚度可介於約1〇奈米至約 200奈米之間。舉例來說，約1〇奈米至約2〇〇奈米的厚度範 圍係適用於將鎵氧化物形成薄膜電晶體100的通道1〇8。 在本揭示内容之具體例中，前驅化合物可包括一戋多 20個鎵前驅化合物。鎵前驅化合物係通常為單核（即每分子含 有一種金屬的單體），儘管弱鏈結二聚體（即含有兩個經由氫 鍵或配位鍵微弱鍵結在一起的單體之二聚體）亦是可能的。 如本文所討論者’使用於本揭示内容的具體例中的漱 鍍法之鎵氧化物的前驅化合物可包括Ga、Ga〇、Ga2〇、(}a2C) 16 及忒等的混合物。當藉由使用上述標靶（譬如基材總成）以濺 鍍來沈積如同一薄膜的通道時，可得到單相晶態的通道。 在不同的具體例中，單相晶態可包括具下式的化合物： G^2〇3 任擇地，鎵氧化物具體例可顯現一藉由使用上述標靶 以濺鍍所造成的混相晶態。舉例來說，混相晶態可包括— 但不限於—二或多個相，其可包括一舉例來說一Ga0、Ga20 ' Ga2〇3及該等的混合物且具有相相比例a : b : c(譬如Ga〇 •叫〇 :私⑻之範圍’其中a、8與〇係各介於約〇 〇25至 約〇·95之間。在另外的具體例中，鎵氧化物可具有實質上 非晶之形式。 在方塊330中，閘極及位於閑極與通道之間的閉極介電 層可k供用來形成本揭示内容的薄膜電晶體具體例。 提供下列實施例是為了更進—步例示描述於第3圖之 沈積電晶體内包括通道之不同層的技術，以便特別是得到 第4圖所繪之電特性。然而，應理解到的是許多變化與修飾 可在仍落於本揭示内容之範疇内進行。 一P型Si晶圓係受熱氧化以形成1〇〇 nm的Si02閘極介 電層’該p型晶圓亦作用為此電晶體結構的閘極。將以〇2從 晶圓背側磨掉，並沈積一Au閘極接觸層。鎵氧化物(TFT通 道)係從一Ga2〇3陶瓷標靶以2.5 W/cm2之RF濺鍍沈積在Si02 閘極介電層上。鎵氧化物的濺鍍係於5毫托的Ar/〇2 (95/50/0) 下進行；基材在沈積期間並未加熱。ITO源極與汲極係沈積 在鎵氧化物通道上。在沈積源極與汲極之前，該堆疊結構 係於空氣、600°C下退火1小時。所產生的TFT結構顯現出 〜10_3cm2/Vs之通道遷移率。p-Ga203結晶結構係由X光繞射 (XRD)分析確認。 濺鍍或化學氣相沈積法可在一惰性氣體氛及/或反應 氣體氛中進行，以形成相當純的鎵氧化物。惰性氣體通常 選自於包括氮、氦、氬及該等的混合物之群組。在本揭示 内容中，惰性氣體係一通常不會和本文描述的前驅化合物 反應且不會干擾鎵氧化物形成的氣體。 反應氣體可選自於各式各樣會和本文所述化合物一至 少在沈積條件下於表面—反應的氣體》反應氣體的例子包括 氫與氧化性氣體，例如〇2。攜帶氣體及/或反應氣體的各種 組合可使用於本揭示内容的具體例中，以形成鎵氧化物。 舉例來說，在用來形成鎵氧化物的濺鍍法中，可使用 一特定流速的氬/氧混合物作為濺鍍氣體，並應ffiRF功率以 在賤鐘沈積腔室内達到所欲的沈積。然而，應該很明顯的是 任何形成鎵氧化物的方式可根據本揭示内容而被預期到而 且鎵氧化物之形成絕不限於任何特定方法，譬如激鍍。 下列實施例—展示於第4 A - 4 B圖一係例示一具有鎵氧 化物通道的薄膜電晶體的電特性。在此實施例中p型以晶 圓係作用為電晶體閘極。閘極介電層係由厚度約為⑽邮的 &〇2層所顧。通道係由厚度約為5G nm的鎵氧化物層所構 成源極與;及極係由具有約200 nm之厚度的ITO層所構成。 第4A圖例示薄膜電晶體之汲極電流相對於沒極 電C(iD vDS)特性。在本具體财，通道寬度w與通道長度 1357613 L係s又疋成讓通道的寬度對長度比例為W/L= 1 〇。閘極_源極 電壓（Vgs)以每次增加10V從〇變化至40V以產生一組繪製的 ID-VDS曲線。用來產生該等曲線的汲極與閘極電壓係相當地 大一相較於通常用於某些場效電晶體(FETs)的電壓而言。 5使用較小電壓範圍並不會妨礙元件的操作，但會降低可達 到的最大驅動電流。任擇地，汲極與閘極電壓可藉由減少 閘極絕緣層厚度來降低。在此實施例中，閘極介電層（即閘 極絕緣層）係〜l〇〇nm厚。然而，若將另一相同絕緣層改成厚 度為20nm，則用來達到類似汲極電流的閘極與沒極電壓可 10 能降低成大約除以5倍。 第4B圖例示薄膜電晶體的場效遷移率，由在低（固定 )VDS下測量ID相對於vGS計算得到。具有鎵氧化物通道的薄 膜電晶體展現約10·3 cm2/Vs的最大場效遷移率。通道遷移 率隨著閘極-源極電壓加大而增加。 15 本文所描述的具艟例可用來製造晶片、積體電路、單 晶元件、半導體元件與微電子裝置，例如顯示裝置。舉例 來說，第5圖例示一例如主動矩陣式液晶顯示裝置(AMLCD) 580的顯示裝置具體例。在第5圖中，AMLCD 58〇可包括位 於顯示區域560矩陣内的像素元件（即液晶元件）54〇。位於矩 2〇陣内的像素元件540可偶合至亦位於顯示區域560内的薄膜 電晶體500。薄膜電晶體_可包括如本文所揭示的薄膜電 晶體具體例。此外，AMLCD 580可包括相互垂直的控制線 562與564 ’供應可尋址信號電壓至薄膜電晶體5〇〇以使薄膜 電晶體開啟/關閉並控制像素元件54〇—譬如一以在 19 1357613 AMLCD 580上提供一影像。 雖然特定例示具體例已例示並說明於本文中，但熟習 此藝者可理解到經過計算以達到同樣技術的改編可取代所 示的特定例示具體例。本揭示内容係企圖涵蓋本發明具體 5 例之修改或變化。亦可理解到上述說明係以例示方式而非 以限制方式呈現。 在閱讀過上述發明說明後，未明確描述於本文中上述 例示具體例的組合與其他具體例對於熟習此藝者而言將是 極為明顯的。本發明各種具體例之範疇係包括上述結構與 10 方法使用於其中的其他應用。因此，本發明各種具體例之 範疇應參照隨附申請專利範圍以及該申請專利範圍被賦予 的完整等效範圍來決定。 在前述詳細說明中，為了簡化揭示内容，不同特徵被 共同聚集在單一例示具體例裡。該種揭示方法不應被解讀 15 為反映本發明具體例需要比明確列舉於各項申請專利範圍 者更多特徵的意圖。而是如下列申請專利範圍所反映，發 明標的係在於比單一揭示的例示具體例内的所有特徵更 少。因此，下列申請專利範圍在此併入發明詳細說明内， 且各項申請專利範圍本身係作為分別的具體例。 20 【圖式簡單說明】 第1A-1F圖例示各種半導體元件的具體例，例如薄膜電 晶體。 第2圖例示一薄膜電晶體具體例的截面圖。 第3圖例示一製造薄膜電晶體具體例的方法具體例。 20 1357613 第4 A - 4 B圖例示第2圖所例示之薄膜電晶體具體例的電 特性。 第5圖例示一主動矩陣式顯示區域的具體例。

【主要元件符號說明】 100...半導體元件 208...通道 102...基材 210...源極 104...閘極 212...汲極 104-1...閘極 310...設置一汲極和一源極 104-2...閘極 320…沈積一和汲極與源極接 106...閘極介電層 觸並包括鎵氧化物的通道 106-1...閘極介電層 330...設置一閘極與一位於閘 106-2...閘極介電層 極與通道之間的閘極介 108...通道 電層 110...源極 500...半導體元件 112...汲極 540...像素元件 200...半導體元件 560...顯示區域 202...基材 562...控制線 204...閘極 564...控制線 206...閘極介電層 580...主動矩陣式液晶顯示裝置 21

Claims (1)

1357613 ' . _ 2 日修正本 [H4106256號申請案修正本 ΙΟΟ.ΙΟΓΤΓΠ 十、申請專利範圍： 1. 一種半導體元件，其包含： 一汲極； 一源極； 5 —通道和該汲極與源極接觸，其中該通道包括具 有摻雜物之鎵氧化物Ga2〇3，該摻雜物係選自於由氧空 位、矽與鍺所構成之群組； 一閘極；以及 一閘極介電層，其位於該閘極與通道之間。 10 2.如申請專利範圍第1項之半導體元件，其中鎵氧化物包 括一單相晶體具有摻雜物之冷-Ga203形式，該摻雜物係 選自於由氧空位、矽與鍺所構成之群組。 3. 如申請專利範圍第1項之半導體元件，其中鎵氧化物包 括一非晶體形式，其係來自選自於由GaO、Ga20與Ga203 15 及該等之混合物所構成的群組之化合物。 4. 如申請專利範圍第1項之半導體元件，其中該通道包括 被設置在該汲極與該源極之間並電性耦合該汲極與源 極。 5. 如申請專利範圍第1項之半導體元件，其中該汲極、 20 源極、通道、閘極、閘極介電層、及其組合的至少一 者係實質上透明。 6. 如申請專利範圍第1項之半導體元件，其中鎵氧化物包 括一混相晶體形式，其係來自選自於由GaO、Ga20與 Ga203及該等之混合物所構成的群組之化合物。 22 丄357613 \β~94106256 7·如申請專利範圍第6項之半導體元件，其中録氣化 括呈A : B : C比例的GaO ·· Ga2〇 : Ga2〇3，其中Α、物包 c各介於約0.025至約0.95之間。 、^與 8· —種半導體元件，其包含· 5 一汲極； 一源極； 用以攜載電子流來電性輕接該汲極與該 ，，其中該構剌於-通道，魏道包括於具有之構 乳空位、⑪與鍺所構狀群組之&2()3之構件；自由 一閘極；以及 ⑺蚀咒罨層，其位於該閘極與通道之間。 9.如申請專利範圍第8項之半導體it件，其中用於… 之该構件包括—單相晶體形式具有推雜物之通道 15 ΙΟΟΠΤ -亥摻雜物係、選自於由氧空位、#與鍺所 a2〇3 1〇.如申請專利範圍第8項之半導體元件，其^群級。 之該構件包括於形成_混相晶體形式之構件，I通道 於由GaO、Ga2(^Ga2〇3及該等之混合物=選自 之化合物。 構成的群組 U·如申請專利範圍第8項之半導體元件，其 、 之6亥裝置包括用以從選自於由GaO、Ga2〇^c/通道 等之混合物所構成的群組之化合物所形成之⑽3及該 形式之構件。 非晶體 12.如申請專利範圍第8項之半導體元件 源極、通道、閘極、間極介電層及 23 1357613 第94106256號申請案修正本 100.10.2f~ . 係實質上透明。 * 13. —種半導體元件，其係由下列步驟所形成： • 提供一汲極； 提供一源極； 5 提供包括一鎵前驅化合物之一或多個化合物之一 前驅組成物，其中用於一通道之構件包括用於具有摻雜 物之Ga2〇3之構件，該摻雜物係選自由氧空位、矽與鍺 所構成之群組； 由該前驅組成物沉積一鎵氧化物之通道，以接觸 10 該汲極及該源極； 提供一閘極；以及 提供位於該閘極與通道間之一閘極介電層。 v 14.如申請專利範圍第13項之半導體元件，其中沉積該通道 之步驟包括： 15 蒸發該前驅組成物以形成蒸汽化前驅組成物；以及 使用一物理氣相沉積技術來沉積該蒸汽化前驅組成物。 15.如申請專利範圍第14項之半導體元件，其中該物理氣相 沉積技術包括一或多個直流滅鑛、RF濺鍍、磁控賤鑛、 及離子束濺鍵。 20 16. —種顯示器裝置，其包含： 組配以共同操作來顯示影像之多個顯示元件，其中各個 顯示元件包括組配以控制由該顯示元件所發射之光的 一半導體元件；該半導體元件包括： 一汲極； 24 1357613 第94106256號申請案修正本 100. 10.2ΫΓ . 一源極； • 一通道和該汲極與源極接觸，其中該通道包括具 • 有摻雜物之鎵氧化物Ga2〇3，該摻雜物係選自於由氧空 位、矽與鍺所構成之群組； 5 一閘極；以及 一閘極介電層，其位於該閘極與該通道之間，及 組配以允許一電場施加於該通道。 17. 如申請專利範圍第16項之半導體元件，其中鎵氧化物包 括一單相晶體形式具有摻雜物之/5 - G a 2 Ο 3，該掺雜物係 10 選自於由氧空位、矽與鍺所構成之群組。 18. 如申請專利範圍第16項之半導體元件，其中鎵氧化物包 括非晶體形式，其係來自選自於由GaO、Ga20與Ga203 ； 及該等之混合物所構成的群組之化合物。 19. 如申請專利範圍第16項之半導體元件，其中該汲極、 15 源極、通道、閘極、閘極介電層、及其組合的至少一 者係實質上透明。 20. 如申請專利範圍第16項之半導體元件，其中鎵氧化物包 括一混相晶體形式，其係來自選自於由GaO、Ga20與 Ga203及該等之混合物所構成的群組之化合物。 20 21.如申請專利範圍第20項之半導體元件，其中鎵氧化物包 括呈A : B : C比例的GaO : Ga20 : Ga203，其中A、B與 C各介於約0.025至約0.95之間。 25