TWI357145B - Electrostatic discharge avoiding circuit - Google Patents
Electrostatic discharge avoiding circuit Download PDFInfo
- Publication number
- TWI357145B TWI357145B TW097100042A TW97100042A TWI357145B TW I357145 B TWI357145 B TW I357145B TW 097100042 A TW097100042 A TW 097100042A TW 97100042 A TW97100042 A TW 97100042A TW I357145 B TWI357145 B TW I357145B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrostatic discharge
- circuit
- conductive path
- coupled
- transistor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
i i 096011 254l7twf.doc/j 九、發明說明: 【發明所屬之技術領域】 一本發明是關於一種靜電放電迴避電路,且特別是關於 一種於靜電放電發生時,避免靜電放電電流通入核心電 路,且於正常操作模式時,提供工作電壓至核心電路之 電玫電迴避電路。 【先前技術】 電子產品於實際使用環境中可能會遭受靜電放電 (electrostatic discharge ’ ESD)的影響而導致損壞。由於靜 電放電電壓較一般所提供的電源電壓大出甚多’而當靜電 放電發生時,此靜電放電電流便很有可能將元件燒毁。因 此必須在電路中作一些靜電放電防護措施以有效隔離靜電 放電電流。 圖1繪示為傳統靜電放電保護裝置的電路圖。請參照 圖1,N型金氧半電晶體N0為使用厚氧化層(thick 〇xide) 之金氧半電晶體,且N型金氧半電晶體N〇的觸通電壓 (trigger-on voltage)Vt 約 6〜10 伏特(v),例如:vt=gv。在 正常操作模式下,核心電路12〇會依據規劃之程設電壓 (program voltage)運作,其中程設電壓可為時序變化之電 壓、擺動電壓或者固定之電源電壓等。在此假設程設電壓 為固定之電源電壓,例如:7V。 在靜電放電模式下’靜電放電之高電壓會從焊墊11〇 進入。此時’倘若N型金氧半電晶體no的觸通電壓Vt 較程設電壓尚,靜電放電電流便很有可能在N型金氧半電 1357145 i w 096011 25417twf.doc/n 曰曰曰體⑽未導通前已通入核心電路m。簡而言之,靜電放 ‘電電流無法透過N型金氧半電晶體则而導引至接地電壓 軌線VSS,反而通人核心電路12()仙部元件毁損。 圖2A繪示為傳統靜電放電防護裝置的電路圖夫 照'目2A,此靜電放電防護裝置為利用表面觸發㈣咖 tngger)技術來降低金氧半電晶體N〇的觸通電壓此金氧 半電晶體NG_通電壓約為1V。#在靜電放電模式下, # 靜電放電之高電壓從焊塾210進入時,高準位信號(焊塾 210之信號)透過P型金氧半電晶體汛耦合至金氧半 電晶體N0之閘極,使N型金氧半電晶體洲導通,進而 將靜電放電電流導引至接地電壓執線vss。 當在正常操作模式下,程設電壓從焊墊210進入時, 電阻器R及電容器C所構成之RC電路會提供高準位信號 至反相器230之輸入端,其中反相器二孙為卩型金氧半電 晶體P1及N型金氧半電晶體N1所組成之。此一高準位信 號經反相器230反相後會使N型金氧半電晶體1^1導通, 馨 進而將N型金氧半電晶體N0之閘極電壓拉低至接地電壓 VSS,而使N型金氧半電晶體N0不導通。如此一來,便 能防止N型金氧半電晶體]^0不正確的導通而產生漏電流。 然而’提供穩定的程設電壓須經過一段時間。在程設 電壓提升的這段時間’例如程設電壓從〇V提升至3.3V, 反相器230内部的p型金氧半電晶體]^很有可能會導通’ 進而使N型金氧半電晶體^^)導通。因此部分漏電流會通 過N型金氧半電晶體no而導引至接地電壓軌線vss。 6 096011 25417twf.doc/n 另外,在正$操作模式下,為了避免RC電路造成焊 墊210之信號延遲而使反相器23〇誤動作,因此焊墊21〇 不允許電性連接擺動電壓。圖2B繪示為圖2A之靜電放電 防護裝置的另一種輕接方式。請參照圖2B,將耗接RC電 路之焊塾240電性連接至穩定之電源電壓(例如:3 3V), 而焊塾21G為輸人焊塾或輸出焊墊。當在靜電放電模式 下,靜電放電之鬲電壓從焊墊21〇進入時,焊墊24〇可視 ,洋接,因此理論上反相器23〇之輸入端為低準位之信 號,此低準位之信號經反相器23〇反相後會使金氧半 電晶體NG導通’將靜電放電電流導引至接地電壓軌線 VSS。 如圖2B之耦接方式’雖然在正常操作模式下焊墊21〇 月b夠電性連接至擺動電壓,但是較高的程設電壓(與上述電 源電壓相比,在此假設程設電壓為7V)很有可能會使反相 器230内部的p型金氧半電晶體?1導通,進而使:^型金 氧半電晶體N0導通,也會有漏電流發生之疑慮。 此外,上述圖1、圖2A及圖2B之靜電放電防護裝置 所採用之N型金氧半電晶體N0為直接耦接於焊墊11〇、 210。在佈局設計中,一般會使用矽化物阻塞物(siHdde block)來阻止布植矽化物於N型金氧半電晶體N〇之汲極, 以增加汲極之表面電阻。如此一來,便能確保於靜電放電 發生時,靜電放電電流為通過N型金氧半電晶體N0内寄 生電晶體,被導引至接地電壓執線VSS,而非通過Ν型金 氧半電晶體N0之P型通道’導致n型金氧半電晶體N0 096011 25417twf.doc/n 壞。同理’核心電路12〇、22()直絲接於谭塾 〇、210 ’其内部電晶體之源/汲極也應當使时化物阻塞 物來阻止布植雜物,以保護内部電晶體之閘極。然而, 此矽化物阻塞物之布植影響佈局面積之大小。 【發明内容】 本發明提供-種靜電放電迴避電路。此靜電放電迴避 電路於靜電放電發生時,能及時地_靜電放電電流通入 核=電路,以避免核心電路内元件損壞。而在當核心電路 正常運作時,此靜電放電迴避電路可以作為核心電路與外 界電^連接之輸入/輸出介面,其不僅允許高於核心電路操 作電壓之工作電壓被提供至核心電路使其運作,也能有效 地避免漏電流的發生。 本發明提出一種靜電放電迴避電路包括第一靜電放 ,防護單元、靜電放電偵測單元、開關單元以及RC濾波 單元。第一靜電放電防護單元,用以傳導靜電放電電流於 第一導電路徑與第二導電路徑之間。靜電放電偵測單元耦 接第一導電珞徑’且具有一輸入端及耦接第一靜電放電防 護單元之輸出端,用以偵測靜電放電是否發生,並據以控 制第一靜電故電防護單元是否傳導靜電放電電流。開關單 元輕接第一導電路徑與核心電路之間,用以依據靜電放電 伯測單元之輸入端及輸出端信號,決定是否使第一導電路 經導通至核心電路。RC濾波單元耦接第二導電路徑與第 二導電路徑之間,用以將第一電壓耦合至輸入端。 上述之靜電放電迴避電路,在一實施例中RC濾波單 1357145 096011 25417twf.doc/n 元包括第一電阻及第一電容。第一電阻之第一端及第二端 分別耦接第三導電路徑及靜電放電偵測單元之輸入端。第 一電容之第一端及第二端分別耦接第一電阻之第二端及第 -導電路徑。 上述之靜電放電迴避電路,在一實施例中開關單元包 括第一及第二電晶體。第—電晶體之閘極、第一及第二源/ 汲極及基體分別耦接靜電放電偵測單元之輸入端、第一導 ,路徑、核心電路及第二導電路徑。第二電晶體之閘極、 第一及第二源/汲極及基體分別耦接靜電放電偵測單元之 輸出端、第—^體之第—及第二源/汲極及第三導電路 徑。 。上述之靜電放電迴避電路,在一實施例中靜電放電偵 測單7L包括第三及第四電晶體。第三電晶體之基體及第_ 源/没極_第_導電路徑,a第三電晶體之_及第二源 //及,分職為靜電放電侧單元之輸人端及輸㈣。第四 電aB,之閘極及第一源/汲極分別耦接第三電晶體之閑極 及第—電晶體之第二源/沒極,第四電晶體之基體及第二源 /汲極耦接第二導電路徑。 ^ ,述之靜電放電迴避電路,在一實施例中第一靜電放 電防。蒦單元包括第五電晶體。第五電晶體之閘極、第一源/ ,極^7別耦接靜電放電偵測單元之輸出端及第一導電路 役’第五電晶體之基體及第二源/及極祕第三導電路徑。 本發明採用靜電放電读測單元來彳貞測靜電放電是否 發生,藉以在當靜電放電發生時,控制第一靜電放電防護 9 1357145 096011 25417twf.doc/n 單元及時地導引靜電放電電流,且控制開關單元切斷第一 導電路徑與核心電路之傳輸路徑。而當核心電路正常運作 . 時,靜電放電偵測單元便控制開關單元將第一導電路經導 通至核心電路,以確保工作電壓能被提供至核心電路。另 外,RC濾波電路將第一電壓耦合至靜電放電偵測單元之 輸入端,以避免靜電放電偵測單元之誤動作而導致漏電流 的發生。 & 魯 為讓本發明之上述和其他目的、特徵和優點能更明顯 易懂,下文特舉本發明之較佳實施例,並配合所附圖式, 作詳細說明如下。 【實施方式】 圖3Α繪示為本發明之一實施例的靜電放電迴避電路 ,架構圖。請參照圖3Α,靜電放電迴避電路3〇〇包括第一 靜電放電防護單元330、靜電放電偵測單元34〇、開關單元 350以及rc據波單元36〇。第一靜電放電防護單元33〇用 φ 以傳導靜電放電電流於第一導電路徑3〇1與第二導電路徑 302之間,其中第一導電路徑301耦接焊墊310,而此焊墊 310 1為一輸入焊墊或—輸出焊墊。靜電放電偵測單元34〇 輕接第一導電路徑301及第二導電路徑302之間,且具有 山輸入端1Ν及耦接第一靜電放電防護單元330之一輸入 端out。靜電放電偵測單元34〇偵測靜電放電是否發生, 並且據以控制第一靜電放電防護單元330傳導靜電放電電 流。 開關單元350耦接第一導電路徑301與核心電路320 1357145 096011 25417twf.doc/n 之間’其依據輸入端IN之信號CONI以及輪出端〇听之 • 信號CON2,決定是否使第一導電路徑301導通至核心電 . 路320°RC濾波單元360耦接第二導電路徑3〇2及第二導 電路徑303之間,用以將第-電壓耗合至靜電放電偵ς單 元340之輸入端IN,以避免靜電放電偵測單元34〇誤動作 而產生漏電流。以下便詳細敘述各單元之運作。 圖3B繪示為本發明實施例圖3A的靜電放電迴避電路 φ 之電路圖。請參照圖3A與圖3B,RC濾波單元36〇包括 電阻器ri及電容器α ’其中電容器ci為以一 N型電晶 體實現之,而此N型電晶體之基體、源極及汲極耦接一起 形成電谷器C1之其一電極端。電阻器R1之第一端及第二 端分別耦接第三導電路徑303及靜電放電偵測單元340之 輸入端IN。電容器C1之第一端及第二端分別耦接電阻器 R1之第二端及第二導電路徑302。其中,在此假設第二導 電路徑302耦接接地電壓GND,且第三導電路徑3〇3耦接 系統電壓VDD。 •靜電放電偵測單元340包括電晶體T3-T4 ’其中電晶 體13為一 P型電晶體,且電晶體T4為一 N型電晶體。電 晶體之基體及第一源/汲極耦接第一導電路徑3〇1,且電晶 體T3之閘極及第二源/没極分別為靜電放電偵測單元340 之輸入端IN及輸出端out。電晶體T4之閘極及第一源/ 汲極分別耦接電晶體T3之閘極及第二源/汲極,且電晶體 T4之基體及第二源/汲極耦接第二導電路徑3〇2。 第一靜電放電防護單元330包括電晶體T5,其中電晶 11 1357145 096011 25417twf.d〇c/n 體T5為一 N型電晶體。電晶體T5之閘極及第一源/汲極 分別耦接靜電偵測單元340之輪出端OUT及第一導電路 徑301,且電晶體T5之基體及第二源/汲極耦接第二導電 路徑302。開關單元350包括電晶體Τ1〜Τ2,其中電晶體 Τ1為Ν型電晶體,且電晶體Τ2為ρ型電晶體。電晶體 τι之閘極耦接靜電放電偵測單元34〇之輸入端ΙΝ,用以 接收輸入端IN之信號C0N1,且電晶體Τ1之第一源/汲極 及第二源/汲極分別耦接第一導電路徑301及核心電路 320。電晶體丁2之閘極耦接靜電放電偵測單元340之輸出 端OUT ’用以接收輸入端out之信號CON2,且電晶體 T2之基體、第一源/汲極及第二源/汲極分別耦接第二電壓 (例如為系統電壓VDD)、電晶體T1之第一源/汲極及第二 源/没極。 當靜電故電之正脈衝從焊墊310進入時,第三導電路 徑303可視為浮接(floating),而透過電容器C1將接地電壓 GND耦合至靜電放電偵測單元340之輸入端IN。因此, 靜電放電偵測單元340之輸入端IN及輸出端OUT之信號 CON卜C0N2分別為邏輯低準位(即“〇”)及邏輯高準位 (即“Γ ),使得開關單元350内電晶體ΤΙ、T2不導通, 進而阻隔靜電放電電流通入核心電路320。而另一方面, 第一靜電放電防護單元330内電晶體T5之閘極接收邏輯 高準位之信號CON2而導通,進而導引靜電放電電流至第 二導電路徑302。 當正常操作模式下,假設核心電路320之最大系統電 1357145 096011 25417twf.d〇c/n 壓為3.3伏特時,RC濾波單元360將系統電壓轉人 . 至靜電放電偵測單元340之輸入端IN。因此,靜電玫電^ 測單元340之輸入端IN及輸出端OUT之信號C〇Nl、、 CON2分別為邏輯高準位(即“Γ )及邏輯低準位(即 “〇”),使得開關單元350内電晶體ΤΙ、Τ2導通,且透 過焊墊310將工作電壓提供至核心電路320,使其正常運 作’其中工作電壓允許為以核心電路320之最大系統電壓 鲁 VDD為上限之時序變化之電壓、擺動電壓或者固定之電源電 壓等。由於靜電放電偵測單元340之輸出端〇UT之信'號 CON2為邏輯低準位,因而能關閉第一靜電放電防護^ 330内電晶體Τ5,避免漏電流之發生。因此於正常操作模 式下,本實施例之靜電放電迴避電路300可以作為核心電 路之輸入/輸出介面。 值4^/主思的是,上述實施例之第一靜電放電防護單元 330為以電晶體Τ5實現之,並非用以限定範圍,本領域具 有通常知識者也可以二極體取代之。 馨圖4繪示為本發明之一實施例的靜電放電迴避電路之 電路圖叫參照圖3Β與圖4,實施例圖4與實施例圖3Β 不同之處在於第三導電路徑4〇3耦接至第一導電路徑 4〇1虽靜電放電之尚脈衝從焊塾進入時,必需經過一 时間本數r後’RC濾波單元460内電容器C2兩端的電壓 差才^達到焊墊41〇之電壓準位。而本實施例妥善設計RC 濾波單元460之時間常數(time constant) Γ,例如為o.i 微秒(micro-second) ’使Rc濾波單元46〇能在靜電放電發 13 1357145 096011 25417twf.doc/n 生時’於此時間常數^内將邏輯低準位之信號(在此為接地 電壓GND)耦合至靜電放電偵測單元44〇之輸入端m,使 . 電晶體P3導通。因此,邏輯高準位之信號(即焊墊410之 信號)透過導通之電晶體P3耦合至靜電放電偵測單元44〇 之輸出端out,使第—靜電放電防護單元43〇内電晶體 P5導通’及時地導引靜電放電電流至第二導電路徑gnd。 另外,在此時間常數>^;内,開關單元45〇内電晶體ρι〜ρ2 • 為不導通狀態,因而靜電放電電流不會通入核心電路 420。而本實施例於正常操作模式下之運作如圖3B之敘 述’故不加以資述。 圖5缘示為本發明之一實施例的靜電放電迴避電路之 電路圖。請參照圖3B與圖5,實施例圖5與實施例圖3B 不同之處在於開關單元550内電晶體Q2之基體為耦接至 第一導電路徑501 ’也就是耦接至焊墊51〇,而RC濾波單 凡560内電容器C3為以金屬絕緣-金屬 (metal-msulator-metal,MIM)結構實現之。如上述實施例圖 3B之敘述,當靜電放電發生時,靜電放電偵測單元54〇 之輪入端IN及輸出端out之信號c〇]vn、CON2分別控 制開關單元550内電晶體Q1、Q2不導通’以阻隔靜電放 電電流通入核心電路52〇,而且亦控制第一靜電放電防護 單το 530内電晶體q5導通,以及時地導引靜電放電電流。 在正常操作模式下,假設核心電路52〇之最大系統電 壓VDD為3.3伏特,且透過焊墊51〇提供至核心電路520 之工作電屢為7伏特時’靜電放電偵測單元54〇之輸入端 1357145 096011 25417twf.doc/n IN及輸出端OUT之信號CON卜CON2分別控制開關單元 550内電晶體Q卜Q2導通。由於電晶體Q2之基體耦接至 第一導電路徑501,因此高於核心電路520最大系統電壓 VDD之工作電壓可以透過電晶體Q2而被提供至核心電路 520»在本實施例中,靜電放電迴避電路500不僅可以於靜 電放電發生時,避免靜電放電電流通入核心電路520,也 可於正常操作模式下,允許提供高於核心電路520最大系 統電壓VDD之工作電壓至核心電路520。 然而,在此情況下,由於靜電放電偵測單元540内電 晶體Q3之閘極(即輸入端IN)耦接系統電壓VDD,且電晶 體Q3之第一源/汲極耦接第一導電路徑501,因此當提供 高於核心電路520最大系統電壓VDD之工作電壓至核心 電路520時,電晶體Q3其第一源/没極及閘極之間的電壓 大於觸通電壓,因而會有漏電流發生之疑慮。但也因為電 晶體Q3之面積較小,此漏電流於部分電路中仍可被接受。 圖6繪禾為本發明之一實施例的靜電放電迴避電路之 電路圖。請參照圖5與圖6,實施例圖6與實施例圖5不 同之處在於第三導電路徑603耦接至第一導電路徑601。 當靜電放電發生時,必須經過一時間常數r後(例如為〇.1 微秒)’ RC瀘波單元660内電容器C4兩端的電壓差才會 達到焊墊610之電壓準位》因此,rc濾波單元660於此 時間常數τ内將邏輯低準位之信號(在此為接地電壓GND) 耦合至靜電放電偵測單元660之輸入端IN,使電晶體03 導通。因此,邏輯高準位之信號(即焊墊61〇之信號)透過 15 °96011 25417twf.doc/n ^之電M Q3㊣合至靜電放電侧單元_之輪出端 使第-靜電放電防護單元63〇 導 及時地導引靜電故電電流至第二導電路徑6〇2。導通’ M 正模式下⑻_電路62G之最大系統電 之工作㈣^特’ f"透過焊塾⑽提供至核心電路620 電坠為7伏特時,靜電放電偵測單元66〇内 C4在經過上述假設之時間常數4,其兩端 充 電至焊塾610之電鮮位,也就是7伏特。-般而言j 供工作電!至核心電路㈣使其運作之程設時間 (programming time)會大於電容器C4充電之時間常數r, 例如程設時間為10微秒。因此在經過此時間常數^後靜 電放電偵測單it 640内電晶體03之閘極(即輸入端取)為7 伏特電BB體〇3之第一源/没極與閘極之間的電壓差不會 大於觸通電壓,也因此不會有漏電流發生之疑慮。 上述幾個實施例為假設靜電放電發生時,蔣靜雪放 電流從第一導電路徑導引至第二導電路徑,為使本領域具 有通常知識者能輕易施行本發明,以下另舉一實施例加以 說明。圖7緣示為本發明之一實施例的靜電放電迴避電路 之電路圖。請參照圖3B與圖7 ,實施例圖7與實施例圖 3B不同之處在於靜電放電迴避電路7〇〇更包括了第二靜 電放電防護單元770,用以傳導靜電放電電流於第二導電 路徑702與第三導電路徑703之間。第二靜電放電防護單 元770包括電晶體S6,其中電晶體S6為一N型電晶體。 電晶體S6之基體及第一源/沒極耦接第二導電路徑702, 16 1357145 096011 25417twf.doc/n 且電晶體S6之閘極耦接靜電放電偵測單元74〇之輪出端 . 〇UT。當靜電放電偵測單元740偵測到靜電放電發生時, • 其輸出端0UT之信號CON2控制電晶體S5、S6導通,以 及時地導引靜電放電電流至第三導電路徑<703。 值得一提的是,實施例圖7之第二靜電放電防護單元 770為以電晶體S6實現之’本領域具有通常知識者也可以 二極體取代之,其陽極及陰極分別耦接第二導電路徑7〇2 φ 及第二導電路徑703。另外,實施例圖7之開關單元75〇 可視其應用而採用上述實施例圖5及圖6之開關單元 550、650 ’亦即將電晶體S2之基體耦接至第一導電路徑 701,错以於正常操作模式下,允許高於核心電路π。最大 系統電壓之工作電壓被提供至核心電路720,使其運作。 综上所述,實施例圖3A、圖3B、圖4之靜電放電迴 避電路300、400為於靜電放電發生時,透過靜電放電偵測 單元340、440控制開關單元350、450切斷第一導電路徑 301、401與核心電路320、420之間的傳輸路徑,以避免 •靜電放電電流通入核心電路320、420。也因此本發明實施 例藉由採用開關單元350、450來阻隔、迴避靜電放電電流 通入核心電路320、420之方式’能節省以往於佈局設計中 需要布植碎化物阻塞物(silicide block)之面積。另一方面靜 電放電偵測單元340、440也控制第一靜電放電防護單元 330、430導引靜電放電電流。而在正常操作模式下,實施 例圖3A、圖3B、圖4透過靜電放電偵測單元340、440控 制開關單元350、450將第一導電路徑301、401導通至核 17 1357145 096011 25417twf.doc/n 心電路320、420,使工作電壓能被提供至核心電路32〇、 ’ 420,使其運作。 • 此外,實施例圖5之靜電放電迴避電路500除了可於 靜電放電發生時導引靜電放電電流之外,其透過將開關單 元550内電晶體Q2之基體耦接至第一導電路禋5〇1,藉以 於正常操作模式下,使高於核心電路52〇最大系統電壓之 工作電壓能被提供至核心電路52〇,使核心電路52〇運作。 •,實施例圖6為加以改善實施例圖5可能發生漏電流之問 題0 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明,任何所屬技術領域中具有通常知識者,在不 脫離本發明之精神和範圍内,當可作些許之更動與潤飾, 因此本發明之保護範圍當視後附之申請專利範圍所界定者 為準。 【圖式簡單說明】 0 圖1繪示為傳統靜電放電保護裝置的電路圖。 圖2A緣示為傳統靜電放電防護裝置的電路圖。 圖2B繪示為圖2A之靜電放電防護裝置的另一種耦接 方式。 圖3A緣示為本發明之一實施例的靜電放電迴避電路 之架構圖。 圖3B緣示為本發明實施例圖3a的靜電放電迴避電路 之電路圖。 圖4繪示為本發明之一實施例的靜電放電迴避電路之 電路圖。 18 1357145 096011 25417twf.doc/n 圖5繪示為本發明之一實施例的靜電放電迴避電路之 電路圖。 圖6繪示為本發明之一實施例的靜電放電迴避電路之 電路圖。 圖7繪示為本發明之一實施例的靜電放電迴避電路之 電路圖。 【主要元件符號說明】 VSS :接地電壓轨線 VDD :系統電壓 GND :接地電壓 CON卜CON2 :信號 N0〜NL·P卜T1 〜T5、ΟΙ〜05、P1〜P5、Q1 〜Q5、Sl S6 電晶體 * R、R1〜R5 :電阻器 C、C1〜C5 :電容器 IN :輸入端 OUT :輸出端 110'210、310、410、510 ' 610、710 :焊墊 120、220、320、420、520、620、720 :核心電$ 300、400、500、600、700 :靜電放電瘦避電& 330、430、530、630、730 :第一靜電故電防言曼單元 340、440、540、640、740 :靜電放電偵測單元 350、450、550、650、750 :開關單元 360、460、560、660、760 : RC 濾波單元 770 :第二靜電放電防護單元
Claims (1)
1357145
l〇〇-9 十、申請專年1範圍: L第種:電放電迴避電路,包括: 一第一導電Ϊ電Γ防護單元,用以傳導靜電放電電〜 一:》與一第二導電路徑之間; 於 導電路徑之間二輕接該第—導電路徑與該第二 護單元之一輪出端:用以二電放電防 控制該第—靜電放電並據以 一開關單元,搞接該第一導電路—電ς心 間,用以接收並依據該輸入 否使該第一導鳊及5亥輸出鳊之信號,決定是 否便这弟¥電路料通至該核心電路 一 RC濾波單元,轉接 路f之間,諸帛I 導電路徑與一第三導電 路仫之間用將一第一電壓耦合至該輸入端。 利範圍第1項所述之靜電放__路, 其中該RC濾波單元包括: 电、避电路
其第 一第一電阻,其第—端耦接該第 多而接該輸入端,以及 -第-電容’其第—端叙接該第 第二端耦接該第二導電路徑。 之弟一糕'、 3.如申請專利範圍第丨項所述 其中該開關單元包括: 之的放電迴避電路’ -第一電晶體,其閘極耦接該輪 耦接該第一導電路徑,其第 ,H/汲極 ^ 、弟一/原八及極耦接該核心電路;以 20 1357145 096011 25417twf.doc/n -第二電晶體’其閘極祕該輪出端,其第—源/沒極 該第-電晶體之第―源/没極,其第二源/没極輕接該 第一電晶體之第二源/汲極。 .如申明專利乾圍第3項所述之靜電放電迴避電路, /、中該第二電晶體之基體耦接該第一導電路徑。 1二d專:範3項所述之靜電放電迴避電路’ /、甲該弟一電晶體之基體耦接一第二電壓。 直中til?專職㈣1賴叙靜狀電迴避電路, 其中該靜電放電侧單元包括·· ㈣ 没_:=晶^其閉極為該輸入端,其基體及第-源/ 及輕接料—導電路彳i,其第二源你極為該輸出端;以 第-^11晶體’如極祕該第三電晶體之_,盆 j :=刺該第三電晶體之 二; 第-源魏第二導電路徑。 /、基體及 盆中圍第1項所述之靜電放電迴避電路, 4 = 备電放電防護單元包括: 砑电路 耦接該第-導電路徑輸二端,其第-源/沒極 電路徑。 ,、土體及第一源/汲極耦接該第二導 其令竽第1項所述之靜t^:f迴避電路, η弟二靜電放電防護單元包括: 避電路 陽極耦!於該=導j::耦接於該第-導電路徑,及其 21 1357145 096011 25417twf.doc/n 路,:包如:明專利乾圍第1項所述之靜電放電迴避電 與該第三導電路徑::的蒦;傳輪該第二導電路徑 路第二:電tdt之靜電放電迴避電 源/汲極極輕接該㈣端,其基體及第一 —導電路徑,其第二源/祕_該第三 路,並中9項所述之靜電放電迴避電 八弟一靜電放電防護單元包括: 陰_==2=線豪输徑,及其 路,Γ中範圍第1項所述之靜電放電迴避電 -中該第-導電路_接―輸入焊塾。 13.如申請專利範圍,i項所述之靜電放電迴避電 ’八中該第一導電路徑耦接一輸出焊墊。 路,二範圍胃1項所述之靜電放電迴避電 八中該第一導電路徑耦接一接地電壓。 如申專利範圍第1項所述之靜電放電迴避電 ,其中該第三導電路徑耦接一系統電壓。 16.如申請專利範圍第丨項所述之靜電放電迴避電 ,其中該第三導電路徑耦接該第一導電路徑。 22
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW097100042A TWI357145B (en) | 2008-01-02 | 2008-01-02 | Electrostatic discharge avoiding circuit |
US12/106,346 US7660087B2 (en) | 2008-01-02 | 2008-04-21 | Electrostatic discharge avoiding circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW097100042A TWI357145B (en) | 2008-01-02 | 2008-01-02 | Electrostatic discharge avoiding circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200931627A TW200931627A (en) | 2009-07-16 |
TWI357145B true TWI357145B (en) | 2012-01-21 |
Family
ID=40798005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097100042A TWI357145B (en) | 2008-01-02 | 2008-01-02 | Electrostatic discharge avoiding circuit |
Country Status (2)
Country | Link |
---|---|
US (1) | US7660087B2 (zh) |
TW (1) | TWI357145B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI587593B (zh) * | 2016-03-22 | 2017-06-11 | 世界先進積體電路股份有限公司 | 積體電路以及靜電放電保護電路 |
US10177135B2 (en) | 2016-05-18 | 2019-01-08 | Vanguard International Semiconductor Corporation | Integrated circuit and electrostatic discharge protection circuit thereof |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7706114B2 (en) * | 2007-10-04 | 2010-04-27 | Ememory Technology Inc. | ESD avoiding circuits based on the ESD detectors in a feedback loop |
JP5486962B2 (ja) * | 2009-04-28 | 2014-05-07 | 株式会社メガチップス | 半導体集積回路 |
KR101760886B1 (ko) * | 2010-05-31 | 2017-08-07 | 삼성전자주식회사 | 집적 회로 장치 및 그것의 정전기 방전 보호 회로 |
TWI401784B (zh) * | 2010-12-16 | 2013-07-11 | Ememory Technology Inc | 靜電放電防護裝置 |
US8976496B2 (en) | 2010-12-21 | 2015-03-10 | Infineon Technologies Ag | Electrostatic discharge blocking circuits |
US9197061B2 (en) | 2010-12-21 | 2015-11-24 | Infineon Technologies Ag | Electrostatic discharge clamping devices with tracing circuitry |
CN102623978B (zh) * | 2011-01-30 | 2014-11-05 | 新唐科技股份有限公司 | 防护电路模块及防护电路架构 |
TWI580000B (zh) * | 2011-04-20 | 2017-04-21 | United Microelectronics Corp | 靜電放電防護電路 |
TWI473429B (zh) * | 2011-04-29 | 2015-02-11 | Ememory Technology Inc | 晶片上的電源輸入輸出介面 |
KR101915961B1 (ko) | 2011-09-06 | 2019-01-31 | 삼성전자주식회사 | 전자 장치 및 그 전자 장치에 사용 가능한 보드 |
US9007054B2 (en) | 2012-04-04 | 2015-04-14 | Allegro Microsystems, Llc | Angle sensor with misalignment detection and correction |
US8896295B2 (en) | 2012-04-04 | 2014-11-25 | Allegro Microsystems, Llc | Magnetic field sensor having multiple sensing elements and a programmable misalignment adjustment device for misalignment detection and correction in current sensing and other applications |
US9081041B2 (en) * | 2012-04-04 | 2015-07-14 | Allegro Microsystems, Llc | High accuracy differential current sensor for applications like ground fault interrupters |
JP6227644B2 (ja) * | 2012-07-19 | 2017-11-08 | カーディアック ペースメイカーズ, インコーポレイテッド | 植込み型医療装置の静電気放電保護回路 |
DE102016111641A1 (de) * | 2016-06-24 | 2017-12-28 | Infineon Technologies Ag | Schalter |
US10090309B1 (en) * | 2017-04-27 | 2018-10-02 | Ememory Technology Inc. | Nonvolatile memory cell capable of improving program performance |
US10944258B2 (en) * | 2018-04-18 | 2021-03-09 | Ememory Technology Inc. | RC circuit triggered electrostatic discharge circuit |
US11025054B2 (en) * | 2018-04-18 | 2021-06-01 | Ememory Technology Inc. | Electrostatic discharge protection device |
US11031779B2 (en) * | 2019-06-14 | 2021-06-08 | Ememory Technology Inc. | Memory system with a random bit block |
CN112350290B (zh) * | 2019-08-06 | 2023-01-31 | 世界先进积体电路股份有限公司 | 操作电路 |
US11387649B2 (en) * | 2019-09-11 | 2022-07-12 | Vanguard International Semiconductor Corporation | Operating circuit having ESD protection function |
CN112786570A (zh) * | 2019-11-01 | 2021-05-11 | 立积电子股份有限公司 | 具有静电放电保护机制的集成电路 |
TWI785736B (zh) | 2020-11-16 | 2022-12-01 | 力旺電子股份有限公司 | 非揮發性記憶體之記憶胞 |
KR20230057681A (ko) * | 2021-10-22 | 2023-05-02 | 주식회사 디비하이텍 | 메모리용 입출력 패드 회로 및 그 제어방법 |
CN114744604B (zh) * | 2022-06-10 | 2022-09-13 | 深圳市单源半导体有限公司 | 一种钳位电路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI240404B (en) * | 2004-06-23 | 2005-09-21 | Novatek Microelectronics Corp | Separated power ESD protection circuit and integrated circuit using the same |
US7271988B2 (en) * | 2004-08-04 | 2007-09-18 | Taiwan Semiconductor Manufacturing Company | Method and system to protect electrical fuses |
-
2008
- 2008-01-02 TW TW097100042A patent/TWI357145B/zh active
- 2008-04-21 US US12/106,346 patent/US7660087B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI587593B (zh) * | 2016-03-22 | 2017-06-11 | 世界先進積體電路股份有限公司 | 積體電路以及靜電放電保護電路 |
US10177135B2 (en) | 2016-05-18 | 2019-01-08 | Vanguard International Semiconductor Corporation | Integrated circuit and electrostatic discharge protection circuit thereof |
Also Published As
Publication number | Publication date |
---|---|
US7660087B2 (en) | 2010-02-09 |
US20090168280A1 (en) | 2009-07-02 |
TW200931627A (en) | 2009-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI357145B (en) | Electrostatic discharge avoiding circuit | |
US7274546B2 (en) | Apparatus and method for improved triggering and leakage current control of ESD clamping devices | |
TW200908496A (en) | Electrostatic discharge avoiding circuit | |
TWI240404B (en) | Separated power ESD protection circuit and integrated circuit using the same | |
JP4401500B2 (ja) | 静電放電における寄生バイポーラ効果を低減する半導体装置および方法 | |
KR100835282B1 (ko) | 정전기 방전 보호 장치 | |
US7724485B2 (en) | N-channel ESD clamp with improved performance | |
US9184586B2 (en) | SiGe based gate driven PMOS trigger circuit | |
CN103001206B (zh) | 在混合电压芯片中使用低电压晶体管来钳住高电压电源的esd电源钳位 | |
US20090195951A1 (en) | Method and Apparatus for Improved Electrostatic Discharge Protection | |
TWI295101B (en) | Low voltage triggering silicon controlled rectifier and circuit thereof | |
US20090268359A1 (en) | Electrostatic discharge power clamp with improved electrical overstress robustness | |
TW200824214A (en) | Distributed electrostatic discharge protection circuit with varying clamp size | |
TW200531255A (en) | Device for electrostatic discharge protection and circuit thereof | |
TW200826291A (en) | ESD protection circuit | |
US20120176178A1 (en) | Switch circuit capable of preventing voltage spike, and control method and layout structure thereof | |
TWI514381B (zh) | 低漏洩之電路、裝置與技術 | |
US9035363B2 (en) | JFET ESD protection circuit for low voltage applications | |
WO2016017386A1 (ja) | 保護素子、保護回路及び半導体集積回路 | |
US9293451B2 (en) | Integrated circuit electrical protection device | |
US20040141267A1 (en) | Electrostatic discharge circuit and method therefor | |
TWI345300B (en) | Electrostatic discharge protection device | |
US8384124B2 (en) | Semiconductor device and semiconductor integrated circuit device for driving plasma display using the semiconductor device | |
US7362554B2 (en) | Electrostatic discharge (ESD) clamp using output driver | |
KR20110097506A (ko) | 하이브리드 정전기 방전 보호장치 |